JP2005321939A

JP2005321939A - 不揮発性メモリ保護回路

Info

Publication number: JP2005321939A
Application number: JP2004138371A
Authority: JP
Inventors: Tadayoshi Ishikawa; 忠義石川
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-05-07
Filing date: 2004-05-07
Publication date: 2005-11-17

Abstract

【課題】マイコンのソフト制御により、不揮発性メモリにアクセスしている途中でリセットが発生した場合、書き込み制御が中断するため、書き込みデータの保障ができない。
【解決手段】マイコンに内蔵のＥＥＰＲＯＭ１０１に対してリセット信号を与えるリセット回路１０２と、電源電圧を安定化して安定化電源電圧Ｖ０を生成し、書き込み保護用閾値電圧Ｖth１とこのＶth１より低レベルのリセット用閾値電圧Ｖth２を生成する安定化電源電圧生成回路１０４と、マイコンに対する印加電源電圧Ｖ１をＶth１と比較し、印加電源電圧がＶth１を下回るときに書き込み保護信号ＳｃをＥＥＰＲＯＭ１０１に出力する第１の比較回路１０６と、印加電源電圧をＶth２と比較し、印加電源電圧がＶth２を下回るときにリセット起動信号Ｓｒをリセット回路１０２に出力する第２の比較回路１０７とを備える。
【選択図】図１

Description

本発明は、マイクロコンピュータに内蔵されている不揮発性メモリの書き込み保護を行う不揮発性メモリ保護回路に関するものである。

不揮発性メモリ内蔵のマイコンにおいて、暴走に起因する書き込み誤りは、ウォッチドッグ回路の監視により防止している（例えば、特許文献１参照）。

不揮発性メモリ保護回路の従来技術を図７を用いて説明する。発振子７０１の発振を受けたクロック分周器７０２が所定の周波数のクロックを生成し、マイコンの各部に供給する。フリーランカウンタであるウォッチドッグカウンタ７０３は、クロック分周器７０２からのクロックをカウントする。ソフトリセット処理７０４は、一定間隔でウォッチドッグカウンタ７０３をリセットする。通常動作時は、ウォッチドッグカウンタ７０３はオアーバーフローしない。しかし、マイコンの暴走時は、ウォッチドッグカウンタ７０３のリセットができずオーバーフローする。オーバーフローすると書き込み保護信号Ｓｃが出力され、ＥＥＰＲＯＭ７０５に書き込み保護をかける。これにより、ＥＥＰＲＯＭ７０５の書き込み誤りを防止する。
特開平７−４４４６３号公報

減電圧時や停電時などには、マイコンのリセットが生じる。このとき、ＥＥＰＲＯＭで書き込み誤りが発生するおそれがある。しかし、上記の従来技術では、リセットに起因する書き込み誤りを防止できない。それは、ソフトウェアがリセットタイミングを認識できないためである。不揮発性メモリにアクセスしている途中でリセットが発生すると、書き込み制御を正常に完遂できない。その結果、書き込むべきデータの全てを書き込めなかったり、データ化けを生じたりする。

本発明は、このような事情に鑑みて創作したものであり、リセットが発生したときに書き込み誤りを防止できる不揮発性メモリ保護回路を提供することを目的としている。

本発明は、上記の課題を解決するために次のような手段を講じる。

本発明による不揮発性メモリ保護回路は、マイクロコンピュータに対してリセット信号を与えるリセット回路と、電源電圧を安定化して安定化電源電圧を生成し、前記安定化電源電圧に基づいて書き込み保護用閾値電圧とこの書き込み保護用閾値電圧より低レベルのリセット用閾値電圧を生成する安定化電源電圧生成回路と、前記マイクロコンピュータに対する印加電源電圧を前記書き込み保護用閾値電圧と比較し、前記印加電源電圧が前記書き込み保護用閾値電圧を下回るときに書き込み保護信号を前記不揮発性メモリに出力する第１の比較手段と、前記印加電源電圧を前記リセット用閾値電圧と比較し、前記印加電源電圧が前記リセット用閾値電圧を下回るときに前記リセット起動信号を前記リセット回路に出力する第２の比較手段とを具備したものである。

この構成による作用は次のとおりである。安定化電源電圧生成回路は、電源電圧を入力して安定性の高い書き込み保護用閾値電圧とリセット用閾値電圧とを生成し、それぞれ第１の比較手段と第２の比較手段とに供給する。第１の比較手段はマイコンに対する印加電源電圧を書き込み保護用閾値電圧と比較する。また、第２の比較手段はマイコンに対する印加電源電圧をリセット用閾値電圧と比較する。書き込み保護用閾値電圧はリセット用閾値電圧に対して高めに設定されている。したがって、電源電圧が降下すると、まず印加電源電圧は書き込み保護用閾値電圧を下回ることになる。この結果、第１の比較手段が活性化され、書き込み保護信号が不揮発性メモリに対して出力され、不揮発性メモリに対する書き込み動作の保護が行われる。そして、さらに印加電源電圧が降下し、今度はリセット用閾値電圧を下回ると、第２の比較手段が活性化され、リセット起動信号がリセット回路に対して出力され、リセット回路が起動されることにより、マイクロコンピュータ自身がリセットされ、その動作を停止する。

以上のように、リセット用閾値電圧と書き込み保護用閾値電圧との２つの閾値電圧を設け、リセット用閾値電圧に対して書き込み保護用閾値電圧を高いレベルとしてあるので、電源電圧降下に際しては、リセットレベルの検出に必ず先立って書き込み保護レベルを検出し、先に不揮発性メモリを保護し、続いてリセットが生じるとしても、そのリセットによる不揮発性メモリの書き込み誤りを防止することができる。

上記構成に代えて、次の構成の不揮発性メモリ保護回路も好ましい。すなわち、前記第１の比較手段の出力が前記不揮発性メモリに直接に与えられることに代えて、前記第１の比較手段と前記不揮発性メモリとの間に、前記第１の比較手段の前記書き込み保護信号を入力してラッチするレジスタと、前記レジスタの状態に応じて前記不揮発性メモリに対する書き込み保護の処理を実行するソフトウェアが介在された構成である。

この構成による作用は次のとおりである。電源電圧が降下して書き込み保護用閾値電圧を下回り、第１の比較手段が活性化されて書き込み保護信号が出力されると、この書き込み保護信号はレジスタにラッチされる。さらに、レジスタを介してソフトウェアに対し、書き込み保護信号が出力された旨の通知がなされる。ソフトウェアは不揮発性メモリに対する書き込み動作の保護を行う。そして、さらに電源電圧が降下し、今度はリセット用閾値電圧を下回ると、第２の比較手段が活性化され、リセット起動信号がリセット回路に対して出力され、リセット回路が起動されることにより、マイクロコンピュータ自身がリセットされ、その動作を停止する。

この場合、ソフトウェアによって不揮発性メモリに書き込み保護を行うため、書き込みの途中で印加電源検出電圧が書き込み保護用閾値電圧を下回るようなことがあっても、書き込み保護は、書き込みを完全に完了してからのものとなる。書き込みは完了されているから、復帰時にデータ修正をする必要がなくなる。

また、上記構成に代えて、次の構成の不揮発性メモリ保護回路も好ましい。すなわち、上記構成の不揮発性メモリ保護回路において、前記第１の比較手段の出力が前記不揮発性メモリに直接に与えられることに代えて、前記第１の比較手段と前記不揮発性メモリとの間に、前記第１の比較手段の前記書き込み保護信号を入力して起動する割り込み回路と、前記割り込み回路の起動に従って前記不揮発性メモリに対する書き込み保護の処理を実行する割り込み処理のソフトウェアが介在された構成である。

この構成による作用は次のとおりである。電源電圧が降下して書き込み保護用閾値電圧を下回り、第１の比較手段が活性化されて書き込み保護信号が出力されると、この書き込み保護信号は割り込み回路に入力され、割り込み回路からソフトウェアに対して割り込み処理の起動を行う。ソフトウェアは、書き込み完了を待つことなく、直ちに不揮発性メモリにおける書き込みを中断し、不揮発性メモリを保護する。これにより、最速で不揮発性メモリの保護を実行し、処理を中断することができる。書き込み保護用閾値電圧を検出したときの不揮発性メモリの保護処理を最速で行うことができ、停電発生時にも最速で保護をかけることが可能となる。

上記構成において、前記割り込み処理のソフトウェアについては、これを、前記不揮発性メモリに対する書き込み保護の処理をスロー命令で実行されるように構成してもよい。

ＳＬＯＷモードでは、マイコン自身の命令実行処理速度が低下するが、これに伴って消費電流の低減が可能である。この消費電流低減により、停電発生時に、電源電圧の降下が遅れ、リセット認識を遅らすことができる。この遅れの間に、不揮発性メモリの保護を行って動作を終了することにより、書き込み誤りを保護する。これにより、停電発生時においても、不揮発性メモリの保護処理を確実に行うことができる。

また、上記いずれかの不揮発性メモリ保護回路において、前記不揮発性メモリおよび前記リセット回路の電源として、前記安定化電源電圧生成回路による前記安定化電源電圧を供給するのでもよい。

これによれば、書き込み途中での電源変動が抑えられ、安定した書き込みが可能となる。

また、上記いずれかの不揮発性メモリ保護回路において、前記第２の比較手段に代えて、前記印加電源電圧がリセット用閾値電圧を下回るときにリセット起動信号を前記リセット回路に出力する外部リセット手段を備えた構成でもよい。

これによれば、外部リセット手段を用いてリセット起動することができる。

本発明によれば、マイコンに内蔵した不揮発性メモリに対し、書き込み途中でのリセットに起因する書き込み誤りの発生を防止することにより、書き込みデータの保護・保障を実現できる。

以下、本発明にかかわる不揮発性メモリ保護回路の実施の形態を図面に基づいて詳細に説明する。

（実施の形態１）
図１は、本発明の実施の形態１における不揮発性メモリ保護回路の構成を示す回路図である。図１において、１０１はマイコン（マイクロコンピュータ）に内蔵されているＥＥＰＲＯＭ（不揮発性メモリ）、１０２はマイコンに対してリセット信号を与えるリセット回路、１０３は不揮発性メモリ保護回路である。高電位側電源（ＶＣＣ）はＥＥＰＲＯＭ１０１とリセット回路１０２の電源となっている。

不揮発性メモリ保護回路１０３は、安定化電源電圧生成回路１０４、電源電圧検出回路１０５、第１の比較回路１０６および第２の比較回路１０７から構成されている。第１および第２の比較回路１０６，１０７は、コンパレータで構成されている。

安定化電源電圧生成回路１０４は、安定化電源回路（ＢＧＲ（バンドギャップリファレンス）回路）１０８と分圧用の３つの抵抗器Ｒ１，Ｒ２，Ｒ３を備えている。高電位側電源（ＶＣＣ）と低電位側電源（ＧＮＤ）との間で、安定化電源回路１０８と３つの抵抗器Ｒ１，Ｒ２，Ｒ３とが直列に接続されている。抵抗器Ｒ１と抵抗器Ｒ２との接続点が第１の比較回路１０６の非反転入力端子（＋）に接続され、抵抗器Ｒ２と抵抗器Ｒ３との接続点が第２の比較回路１０７の非反転入力端子（＋）に接続されている。

この安定化電源電圧生成回路１０４は、電源電圧を安定化して安定化電源電圧Ｖ０を生成し、安定化電源電圧Ｖ０に基づいて、抵抗器Ｒ１と抵抗器Ｒ２との接続点に書き込み保護用閾値電圧Ｖth１を生成し、抵抗器Ｒ２と抵抗器Ｒ３との接続点にリセット用閾値電圧Ｖth２を生成する。リセット用閾値電圧Ｖth２は書き込み保護用閾値電圧Ｖth１より低レベルに設定されている。

電源電圧検出回路１０５は、高電位側電源（ＶＣＣ）と低電位側電源（ＧＮＤ）との間に接続されて印加電源検出電圧Ｖ１を生成する分圧用の抵抗器Ｒ４，Ｒ５の直列接続体、同じく印加電源検出電圧Ｖ２を生成する分圧用の抵抗器Ｒ６，Ｒ７の直列接続体で構成されている。抵抗器Ｒ４と抵抗器Ｒ５との接続点が第１の比較回路１０６の反転入力端子（−）に接続され、抵抗器Ｒ６と抵抗器Ｒ７との接続点が第２の比較回路１０７の反転入力端子（−）に接続されている。

なお、抵抗器Ｒ６，Ｒ７を省略し、印加電源検出電圧Ｖ１を第２の比較回路１０７の反転入力端子（−）に印加するように構成してもよい。

そして、第１の比較回路１０６の出力端子がＥＥＰＲＯＭ１０１に接続され、第２の比較回路１０７の出力端子がリセット回路１０２に接続されている。

次に、以上のように構成された本実施の形態の不揮発性メモリ保護回路の動作を説明する。

マイコンに電源が印加されると、安定化電源電圧生成回路１０４は、電源電圧の変動に関係なく、安定化電源電圧Ｖ０を生成する。その安定化電源電圧Ｖ０の分圧によって生成された書き込み保護用閾値電圧Ｖth１が第１の比較回路１０６の非反転入力端子（＋）に印加されるとともに、同じく分圧によって生成されたリセット用閾値電圧Ｖth２が第２の比較回路１０７の非反転入力端子（＋）に印加される。リセット用閾値電圧Ｖth２は書き込み保護用閾値電圧Ｖth１よりも低いレベルとなっている。

一方、電源電圧検出回路１０５において、印加電源検出電圧Ｖ１と印加電源検出電圧Ｖ２が生成され、それぞれが第１の比較回路１０６と第２の比較回路１０７の反転入力端子（−）に印加される。

第１の比較回路１０６において、印加電源検出電圧Ｖ１が書き込み保護用閾値電圧Ｖth１と比較され、第２の比較回路１０７において、印加電源検出電圧Ｖ２がリセット用閾値電圧Ｖth２と比較される。電源電圧ＶＣＣが正常であれば、第１の比較回路１０６において、印加電源検出電圧Ｖ１は書き込み保護用閾値電圧Ｖth１以上であり、書き込み保護信号Ｓｃはインアクティブの“Ｌ”レベルを保つ。また、第２の比較回路１０７において、印加電源検出電圧Ｖ２はリセット用閾値電圧Ｖth２以上であり、リセット起動信号Ｓｒもインアクティブの“Ｌ”レベルを保つ。

次に、電源消費により電源電圧が低下したときの動作を説明する。

電源電圧ＶＣＣが降下すると、それに伴って、印加電源検出電圧Ｖ１，Ｖ２も降下する。第１の比較回路１０６において、印加電源検出電圧Ｖ１が書き込み保護用閾値電圧Ｖth１を下回ると、書き込み保護信号Ｓｃがアクティブにされ、これがＥＥＰＲＯＭ１０１に与えられるので、ＥＥＰＲＯＭ１０１が保護される。このとき、リセット用閾値電圧Ｖth２は書き込み保護用閾値電圧Ｖth１よりも低く設定されているので、第２の比較回路１０７では、印加電源検出電圧Ｖ２はリセット用閾値電圧Ｖth２以上の状態を保ち、したがって、リセット起動信号Ｓｒはインアクティブのままである。ＥＥＰＲＯＭ１０１の書き込み保護は、リセット回路１０２の起動に先立って実行される。

ここでさらに電源電圧が低下し、印加電源検出電圧Ｖ２がリセット用閾値電圧Ｖth２を下回ったとする。第２の比較回路１０７において、出力端子が反転し、リセット起動信号Ｓｒがアクティブとなる。アクティブのリセット起動信号Ｓｒが与えられたリセット回路１０２が起動し、マイコン自身がリセットされる。

ただし、上記において、第１の比較回路１０６による書き込み保護信号Ｓｃがアクティブになったのちに、電源電圧ＶＣＣが回復すれば、リセット回路１０２の起動は行われない。

以上をまとめると、リセット回路１０２が起動される前段階で、書き込み保護信号ＳｃによってＥＥＰＲＯＭ１０１が保護される。

本実施の形態においては、マイコンに印加されている電圧とマイコン内部で生成された安定した電圧とを比較することにより、リセット検出、書込み保護検出の双方を行っている。その際、書込み保護に用いる検出電圧を、リセット検出に用いる検出電圧よりも高く設定することにより、常に書込み保護がリセットに先行して行われる。したがって、従来の技術と異なり、書き込み途中にリセットがかかることがなく、リセットが発生してもデータの書き込み誤りが発生しない安定したマイコンが実現されている。

このように、マイコン自身のリセットが発生する前に不揮発性メモリへの書き込み保護が働き、書き込み途中でのリセットに起因する書き込み誤りを防止することができる。すなわち、ＥＥＰＲＯＭへの安定した書き込みが可能となる。

なお、ＥＥＰＲＯＭ１０１、リセット回路１０５の電源は、ＶＣＣ電源電圧を使用しているが、これに代えて、安定化電源電圧生成回路１０４で生成した安定化電源電圧Ｖ０を利用するのでもよく、その場合は、書き込み途中での電源変動が抑えられ、ＥＥＰＲＯＭへの書き込みにおいて安定した書き込みが可能となる。

（実施の形態２）
図２は、本発明の実施の形態２における不揮発性メモリ保護回路の構成を示す回路図である。図２において、実施の形態１の図１におけるのと同じ符号は同一構成要素を指しているので、詳しい説明は省略する。実施の形態１の場合は、第１の比較回路１０６の出力が直接的にＥＥＰＲＯＭ１０１に接続されている。これに対して、本実施の形態では、レジスタ１０９とソフトウェア１１０を介して第１の比較回路１０６がＥＥＰＲＯＭ１０１に関連付けられている。レジスタ１０９としては、マイコン自身の特殊レジスタを用いることができる。ソフトウェア１１０は、不揮発性メモリを保護する機能を含むものである。その他の構成については、実施の形態１の場合と同様である。

次に、以上のように構成された本実施の形態の不揮発性メモリ保護回路の動作を図３のフローチャートを用いて以下に説明する。ここでは、実施の形態１と異なる部分を中心に説明する。

マイコンのソフト処理においてＥＥＰＲＯＭ書き込みソフト３０１を実行している場合、次の処理が行われる。

ステップＳ１１において、ＥＥＰＲＯＭ１０１に対する書き込み保護を行うか否かを判断する。この判断は、レジスタ１０９からの書き込み保護要求通知に基づいて行う。ステップＳ１１の判断が否定的となるときはステップＳ１２に進んで、１Ｂｙｔｅ単位の書き込み処理を実行し、続いてステップＳ１３で書き込み完了の判定を行う。書き込み完了がまだであれば、ステップＳ１１に戻り、書き込み完了がなされれば、このフローに従う書き込みの処理を終了し、メインルーチンに戻る。以上は、電源電圧が正常の場合の一般的ルーチンである。

電源消費により電源電圧ＶＣＣが降下し、それに伴って印加電源検出電圧Ｖ１，Ｖ２も降下し、第１の比較回路１０６において、印加電源検出電圧Ｖ１が書き込み保護用閾値電圧Ｖth１を下回ったとする。この場合、書き込み保護信号Ｓｃがアクティブにされ、これがレジスタ１０９に与えられ、ラッチされる。そして、レジスタ１０９からソフトウェア１１０に対して書き込み保護信号Ｓｃがアクティブになったことが通知される。すると、ステップＳ１１の判断が肯定的となって、ステップＳ１４に移行する。

ステップ１４では、書き込み完了か否かを判断する。書き込み完了でなければ、ステップＳ１２→Ｓ１３→Ｓ１１→Ｓ１４のループを繰り返す。そして、書き込み完了となると、ステップＳ１５に進み、ＥＥＰＲＯＭ１０１における書き込みを保護する。これにより、書き込み途中でのリセットに起因する書き込み誤りを防止することができる。すなわち、ＥＥＰＲＯＭ１０１への安定した書き込みが可能となる。このＥＥＰＲＯＭ１０１の書き込み保護は、リセット回路１０２の起動に先立って実行される。

ここでさらに電源電圧が低下し、印加電源検出電圧Ｖ２がリセット用閾値電圧Ｖth２を下回れば、実施の形態１の場合と同様に、第２の比較回路１０７においてリセット起動信号Ｓｒがアクティブとなり、リセット回路１０２が起動してマイコン自身をリセットし、その動作を停止する。

以上をまとめると、リセット回路１０２が起動される前段階で、書き込み保護信号Ｓｃによってソフトウェア１１０を起動することにより、ＥＥＰＲＯＭ１０１を保護することができる。

本実施の形態２が実施の形態１と相違する点は次のとおりである。

実施の形態１の場合には、書き込み保護信号Ｓｃがアクティブになれば、直ちにＥＥＰＲＯＭ１０１が書き込み保護されるようになっている。すなわち、印加電源検出電圧Ｖ１が書き込み保護用閾値電圧Ｖth１を下回ると同時に書き込み保護を実行する。

これに対して、本実施の形態２の場合には、実際に書き込んでいるソフト処理で保護をかけることにより、印加電源検出電圧Ｖ１が書き込み保護用閾値電圧Ｖth１を下回り、書き込み保護信号Ｓｃがアクティブになっても、書き込み完了が達成されなければ書き込み保護に進まず、書き込み完了に達して初めて書き込み保護を実行する。

つまり、書き込みの途中で印加電源検出電圧Ｖ１が書き込み保護用閾値電圧Ｖth１を下回るようなことがあっても、書き込みを完全に完了してから保護をかけるようになっている。このように書き込みは完了されているから、復帰時にデータ修正をする必要がなくなる。

（実施の形態３）
図４は、本発明の実施の形態３における不揮発性メモリ保護回路の構成を示す回路図である。図４において、実施の形態１の図１におけるのと同じ符号は同一構成要素を指しているので、詳しい説明は省略する。実施の形態１の場合は、第１の比較回路１０６の出力が直接的にＥＥＰＲＯＭ１０１に接続されている。これに対して、本実施の形態では、マイコン自身の割り込み回路１１１と、不揮発性メモリ保護処理のための割り込み処理ソフトウェア１１２を介して第１の比較回路１０６がＥＥＰＲＯＭ１０１に関連付けられている。その他の構成については、実施の形態１の場合と同様である。

次に、以上のように構成された本実施の形態の不揮発性メモリ保護回路の動作を図５のフローチャートを用いて以下に説明する。ここでは、実施の形態１と異なる部分を中心に説明する。

保護割り込み処理５０１のステップＳ２１において、保護処理を行うための保護設定を行う。

ステップＳ３１において、１Ｂｙｔｅ単位の書き込み処理を実行し、次いでステップＳ３２において、ＥＥＰＲＯＭ１０１に対する書き込み保護を行うか否かを判断する。この判断は、割り込み回路１１１からの割り込みに基づいて行う。ステップＳ３２の判断が否定的となるときは、次いでステップＳ３３で書き込み完了の判定を行う。書き込み完了がまだであれば、ステップＳ３１に戻り、書き込み完了がなされれば、このフローに従う書き込みの処理を終了し、メインルーチンに戻る。以上は、電源電圧が正常の場合の一般的ルーチンである。

電源消費により電源電圧ＶＣＣが降下し、それに伴って印加電源検出電圧Ｖ１，Ｖ２も降下し、第１の比較回路１０６において、印加電源検出電圧Ｖ１が書き込み保護用閾値電圧Ｖth１を下回ったとする。この場合、書き込み保護信号Ｓｃがアクティブにされ、これが割り込み回路１１１に与えられ、割り込み回路１１１からソフトウェア１１２に対して書き込み保護信号Ｓｃがアクティブになったことが通知される。すると、ステップＳ３２の判断が肯定的となる。

ステップＳ３２において、割り込み回路１１１からの割り込みの通知を受けて、ＥＥＰＲＯＭ１０１が保護設定されているか否かを判断する。その保護設定は、ステップＳ２１において行われているものである。ステップＳ３２の判断が肯定的となるので、書き込み完了を待つことなく、ステップＳ３４に進み、直ちにＥＥＰＲＯＭ１０１における書き込みを中断し、ＥＥＰＲＯＭ１０１を保護する。これにより、最速でＥＥＰＲＯＭ１０１の保護を実行し、処理を中断することができる。書き込み途中でのリセットに起因する書き込み誤りを防止することができる。すなわち、ＥＥＰＲＯＭへの安定した書き込みが可能となる。このＥＥＰＲＯＭ１０１の書き込み保護は、リセット回路１０２の起動に先立って実行される。

すなわち、マイコン自身のリセットが発生する前に、ＥＥＰＲＯＭへの書き込み保護が働き、書き込み途中でのリセットに起因する書き込み誤りを防止することができる。すなわち、ＥＥＰＲＯＭへの安定した書き込みが可能となる。

実施の形態２との差は、書き込み保護用閾値電圧Ｖth１を検出したときのＥＥＰＲＯＭ１０１の保護処理を最速で行うことができるということである。例えば、停電発生時にも最速で保護をかけることが可能となる。

ところで、本実施の形態の変形の形態として、次のように構成するのも好ましい。

保護設定を割り込みソフトで行うときに、マイコン自身を低消費電流モードに設定にするものである。それには、一般的なマイコン機能のＳＬＯＷモードにすればよい。ＳＬＯＷモードでは、マイコン自身の命令実行処理速度が低下するが、これに伴って消費電流の低減が可能である。この消費電流低減により、停電発生時に、電源電圧の降下が遅れ、リセット認識を遅らすことができる。この遅れの間に、ステップＳ３４のＥＥＰＲＯＭ１０１の保護を行って動作を終了することにより、書き込み誤りを保護する。これにより、停電発生時においても、ＥＥＰＲＯＭ１０１の保護処理を確実に行うことができる。

なお、ＥＥＰＲＯＭ１０１、リセット回路１０２の電源として、電源電圧ＶＣＣを用いているが、これに代えて、ＥＥＰＲＯＭ１０１、リセット回路１０２の電源を安定化電源電圧生成回路１０４による安定化電源電圧Ｖ０を用いるようにしてもよい。この場合、書き込み途中での電源変動が抑えられ、安定した書き込みが可能となる。

（実施の形態４）
上記の各実施の形態においては、リセット用閾値電圧を検出する手段をマイコンの内部に有しているが、本実施の形態４は、その手段として、マイコンの外部に汎用的なリセットＩＣを有するものである。

図６は、本発明の実施の形態４における不揮発性メモリ保護回路の構成を示す回路図である。図６において、１１３はマイコン外部よりマイコンにリセットをかける外部リセットＩＣである。

本実施の形態は、実施の形態１において、リセット回路１０２に対してリセット起動信号Ｓｒを与える手段として、第２の比較回路１０７に代えて、外部リセットＩＣ１１３を用いたものに相当する。第２の比較回路１０７がなく、第１の比較回路１０６のみとなっている。抵抗器Ｒ６，Ｒ７もない。安定化電源電圧生成回路１０４においては、抵抗器Ｒ３がない。

外部リセットＩＣ１１３においては、そのリセット用閾値電圧Ｖth３がＥＥＰＲＯＭ１０１の書き込み保護用閾値電圧Ｖth１よりも低い値に設定されている。

電源電圧ＶＣＣが降下すると、それに伴って、印加電源検出電圧Ｖ１も降下する。比較回路１０６において、印加電源検出電圧Ｖ１が書き込み保護用閾値電圧Ｖth１を下回ると、書き込み保護信号Ｓｃがアクティブにされ、これがＥＥＰＲＯＭ１０１に与えられるので、ＥＥＰＲＯＭ１０１が保護される。このとき、リセット用閾値電圧Ｖth３は書き込み保護用閾値電圧Ｖth１よりも低く設定されているので、外部リセットＩＣ１１３はインアクティブのままである。ＥＥＰＲＯＭ１０１の書き込み保護は、外部リセットＩＣ１１３の起動に先立って実行される。

ここでさらに電源電圧が低下し、印加電源電圧がリセット用閾値電圧Ｖth３を下回ったとする。外部リセットＩＣ１１３が起動し、リセット起動信号Ｓｒがアクティブとなる。アクティブのリセット起動信号Ｓｒが与えられたリセット回路１０２が起動し、マイコン自身がリセットされる。

ただし、上記において、比較回路１０６による書き込み保護信号Ｓｃがアクティブになったのちに、電源電圧ＶＣＣが回復すれば、外部リセットＩＣ１１３の起動は行われない。

なお、ＥＥＰＲＯＭ１０１、リセット回路１０５の電源は、電源電圧ＶＣＣを使用しているが、これに代えて、安定化電源電圧生成回路１０４で生成した安定化電源電圧Ｖ０を利用するのでもよく、その場合は、書き込み途中での電源変動が抑えられ、ＥＥＰＲＯＭへの書き込みにおいて安定した書き込みが可能となる。

実施の形態４の外部リセットＩＣ１１３の形態は、上述の実施の形態２や実施の形態３に適用することも可能である。

本発明の不揮発性メモリ保護回路は、電源電圧変動に起因してデータ書き込みに影響を受けるＥＥＰＲＯＭなどの不揮発性メモリを内蔵したマイクロコンピュータ等における不揮発性メモリ保護回路として有用である。

本発明の実施の形態１における不揮発性メモリ保護回路を内蔵した半導体装置の構成を示す回路図本発明の実施の形態２における不揮発性メモリ保護回路を内蔵した半導体装置の構成を示す回路図本発明の実施の形態２における不揮発性メモリ保護回路を内蔵した半導体装置の動作説明に用いるフローチャート本発明の実施の形態３における不揮発性メモリ保護回路を内蔵した半導体装置の構成を示す回路図本発明の実施の形態３における不揮発性メモリ保護回路を内蔵した半導体装置の動作説明に用いるフローチャート本発明の実施の形態４における不揮発性メモリ保護回路を内蔵した半導体装置の構成を示す回路図従来の技術における不揮発性メモリ保護回路を内蔵した半導体装置の構成を示す回路図

符号の説明

１０１：ＥＥＰＲＯＭ（不揮発性メモリ）
１０２：リセット回路
１０３：不揮発性メモリ保護回路
１０４：安定化電源電圧生成回路
１０５：電源電圧検出回路
１０６：第１の比較回路
１０７：第２の比較回路
１０８：安定化電源回路（バンドギャップリファレンス回路）
１０９：マイコン特殊レジスタ
１１０：ソフトウェア
１１１：割り込み回路
１１２：ソフトウェア
１１３：外部リセットＩＣ
７０１：発振子
７０２：クロック分周器
７０３：ウォッチドッグカウンタ
７０４：ＥＥＰＲＯＭ
７０５：ソフトリセット

Claims

マイクロコンピュータに対してリセット信号を与えるリセット回路と、
電源電圧を安定化して安定化電源電圧を生成し、前記安定化電源電圧に基づいて書き込み保護用閾値電圧とこの書き込み保護用閾値電圧より低レベルのリセット用閾値電圧を生成する安定化電源電圧生成回路と、
前記マイクロコンピュータに対する印加電源電圧を前記書き込み保護用閾値電圧と比較し、前記印加電源電圧が前記書き込み保護用閾値電圧を下回るときに書き込み保護信号を前記不揮発性メモリに出力する第１の比較手段と、
前記印加電源電圧を前記リセット用閾値電圧と比較し、前記印加電源電圧が前記リセット用閾値電圧を下回るときに前記リセット起動信号を前記リセット回路に出力する第２の比較手段と、
を備えた不揮発性メモリ保護回路。
請求項１に記載の不揮発性メモリ保護回路において、前記第１の比較手段の出力が前記不揮発性メモリに直接に与えられることに代えて、
前記第１の比較手段と前記不揮発性メモリとの間に、前記第１の比較手段の前記書き込み保護信号を入力してラッチするレジスタと、前記レジスタの状態に応じて前記不揮発性メモリに対する書き込み保護の処理を実行するソフトウェアが介在されている不揮発性メモリ保護回路。
請求項１に記載の不揮発性メモリ保護回路において、前記第１の比較手段の出力が前記不揮発性メモリに直接に与えられることに代えて、
前記第１の比較手段と前記不揮発性メモリとの間に、前記第１の比較手段の前記書き込み保護信号を入力して起動する割り込み回路と、前記割り込み回路の起動に従って前記不揮発性メモリに対する書き込み保護の処理を実行する割り込み処理のソフトウェアが介在されている不揮発性メモリ保護回路。
請求項３に記載の不揮発性メモリ保護回路において、前記割り込み処理のソフトウェアは、前記不揮発性メモリに対する書き込み保護の処理をスロー命令で実行されるように構成されている不揮発性メモリ保護回路。
請求項１から請求項４までのいずれかに記載の不揮発性メモリ保護回路において、前記不揮発性メモリおよび前記リセット回路の電源として、前記安定化電源電圧生成回路による前記安定化電源電圧を供給する不揮発性メモリ保護回路。
請求項１から請求項５までのいずれかに記載の不揮発性メモリ保護回路において、前記第２の比較手段に代えて、
前記印加電源電圧がリセット用閾値電圧を下回るときにリセット起動信号を前記リセット回路に出力する外部リセット手段を備えた不揮発性メモリ保護回路。