TW202306325A - 可用於信號轉換器的控制電路與校正方法 - Google Patents
可用於信號轉換器的控制電路與校正方法 Download PDFInfo
- Publication number
- TW202306325A TW202306325A TW110127912A TW110127912A TW202306325A TW 202306325 A TW202306325 A TW 202306325A TW 110127912 A TW110127912 A TW 110127912A TW 110127912 A TW110127912 A TW 110127912A TW 202306325 A TW202306325 A TW 202306325A
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- signal converter
- control circuit
- analog
- converter
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/1023—Offset correction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/368—Analogue value compared with reference values simultaneously only, i.e. parallel type having a single comparator per bit, e.g. of the folding type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Abstract
本發明實施例提供一種可用於信號轉換器(例如,DAC)的控制電路與方法,其中控制電路可以是現有的控制電路,故不用額外增設校正電路以減少電路面積。進一步地,控制電路例如為嵌入式微控制器或其他類型的微控制器,一般來說微控制器具有類比比較器與運算單元等,透過運算單元執行韌體程式碼,加上類比比較器的使用,即可以使控制電路能夠對信號轉換器進行校正。
Description
本發明涉及一種信號轉換器(例如,數位類比轉換器(digital-to-analog converter,簡稱為DAC))的自動校正技術,且特別是一種可用於信號轉換器的控制電路與校正方法,其中控制電路可以是現有的控制電路,故不用額外增設校正電路以減少電路面積。
DAC會因為環境的溫度、元件使用時間等因素,使得其內部元件產生老化速度不一的現象,從而導致數位類比轉換出現偏移量(offset)。先前技術中對DAC校正的方式是額外地增設校正電路,且校正電路使用類比比較器來比較參考信號與DAC實際轉換的類比信號,並根據比較結果來校正DAC。由於需要額外增設具有類比比較器的校正電路,會導致整個晶片的電路面積增大。另外,額外地增設校正電路也將使得功率消耗會增加。
再者,現有校正電路並無法針對駭客攻擊,對DAC自動進行校正。其中一種常見的晶片攻擊方式是提高溫度或降低溫度,來使得晶片中的DAC輸出不正確的類比信號,以達到攻擊目的。因此,有需要提供一種可以減少電路面積、降低功率消耗與抵抗駭客攻擊的DAC校正技術方案。
根據本發明之目的,本發明實施例提出種可用於信號轉換器的控制電路,其包括:開關,其輸入端電性連接信號轉換器的輸出端,以接收信號轉換器根據數位信號轉換輸出的類比信號,其輸出端與輸入端根據事件觸發信號而導通,其中數位信號的初始值對應於類比參考信號;類比比較器,其第一輸入端接收類比參考信號,其第二輸入端電性連接開關的輸出端;以及信號轉換器控制單元,電性連接類比比較器的輸出端與信號轉換器的輸入端,根據事件觸發信號而被致能,用以將數位信號傳遞給信號轉換器的輸入端;其中若信號轉換器控制單元判斷類比比較器輸出的比較信號未有轉態,則根據比較信號增加或減少數位信號的數值,若信號轉換器控制單元判斷類比比較器輸出的比較信號有轉態,則記錄轉態後或轉態前的數位信號的數值,以藉此獲取信號轉換器的偏移量。
根據本發明之目的,本發明實施例另外還提出一種信號轉換系統以及一種可用於信號轉換器的方法,其中信號轉換系統係使用上述控制電路,以及可用於信號轉換器的方法係由上述控制電路所執行。
綜上所述,本發明實施例提供一種可用於信號轉換器的控制電路、方法與信號轉換系統,其不用額外增設校正電路,故能減少電路面積與功率消耗。
為了進一步理解本發明的技術、手段和效果,可以參考以下詳細描述和附圖,從而可以徹底和具體地理解本發明的目的、特徵和概念。然而,以下詳細描述和附圖僅用於參考和說明本發明的實現方式,其並非用於限制本發明。
現在將詳細參考本發明的示範實施例,其示範實施例會在附圖中被繪示出。在可能的情況下,在附圖和說明書中使用相同的元件符號來指代相同或相似的部件。另外,示範實施例的做法僅是本發明之設計概念的實現方式之一,下述的該等示範皆非用於限定本發明。
本發明實施例提供一種可用於信號轉換器(例如,DAC)的控制電路、方法與信號轉換系統,其中控制電路可以是現有的控制電路,故不用額外增設校正電路以減少電路面積。進一步地,控制電路例如為嵌入式微控制器或其他類型的微控制器,一般來說微控制器具有類比比較器與運算單元等,透過運算單元執行韌體程式碼,加上類比比較器的使用,即可以實現控制電路能夠對信號轉換器進行校正的目的。除此之外,在其他實施例中,控制電路也可以是純硬體電路,且並非僅用於對信號轉換器校正。據此,本發明便可以不用額外增設校正電路,以藉此減少電路面積,且使用控制控制電路進行信號轉換器校正還能夠不額外地去佔用處理器的資源。甚至透過僅在特定事件發生時,才對信號轉換器校正,本發明更可以額外地減少功率消耗。再者,特定事件可以設計成是偵測到駭客攻擊晶片的事件,以藉此實現防止駭客攻擊晶片的功效。
此外,本發明還可以應用在沒有信號轉換器的校正電路的情況下,透過將信號轉換器電性連接到既存的控制電路,即可以完成信號轉換器的校正。甚至,使用情境也可以是外部的信號轉換器校正電路失效不準時,使用控制電路來對信號轉換器進行校正。本發明對信號轉換器的校正可是每隔一段時間時,就進入自動校正模式,以藉此防止信號轉換器老化的問題,讓信號轉換器在長時間使用後,仍可以繼續正常使用。在其中一個實施例中,信號轉換器更可以是控制電路中的內部信號轉換器,如此便無須透過類比電路或和數位電路之間的整合訊號交換去去校正類比電路內的偏移量。當信號轉換器是DAC時,信號轉換器可以是控制電路中的內部DAC或控制電路外的外部DAC,且本發明不以信號轉換器的設置位置與類型為限制。
附帶一提的是,本發明所指的信號轉換器泛指輸入為數位信號而輸出為類比信號的各種電路,例如但不限於輸入與輸出為線性或線性關係。舉例來說,轉換器是將數位信號的數值線性地轉換為類比信號的DAC,也可能是根據數位信號產生不同類比射頻調變信號的調變電路等。
首先,請參照第1圖,第1圖是本發明實施例之可用於信號轉換器的控制電路的方塊圖。可用於校正信號轉換器10的控制電路1包括類比比較器ACMP、開關SW、信號轉換器控制單元11、濾波與控制電路12、事件觸發器13、參考信號供應器14、包裝電路(wrapper control circuit)15、計時觸發器16、匯流排界面17、直接記憶體存取器18與記憶體19。
類比比較器ACMP的第一輸入端電性連接參考信號供應器14的輸出端,開關SW的輸入端電性連接信號轉換器10的輸出端,開關SW的輸出端電性連接類比比較器ACMP的第二輸入端,其中類比比較器ACMP的第一輸入端與第二輸入端分別為非反向輸入端與反向輸入端,或者,類比比較器ACMP的第一輸入端與第二輸入端分別為反向輸入端與非反向輸入端,而以此實施例來說,類比比較器ACMP的第一輸入端與第二輸入端分別為非反向輸入端與反向輸入端。
信號轉換器控制單元11電性連接濾波與控制電路12、事件觸發器13、包裝電路15、計時觸發器16、直接記憶體存取器18與開關SW的控制端。事件觸發器13電性連接開關SW的控制端以及濾波與控制電路12。類比比較器ACMP的輸出端電性連接濾波與控制電路12。包裝電路15電性連接匯流排界面17與計時觸發器16。匯流排界面17電性連接信號轉換器10的輸入端。透過上述電性連接關係,可以知悉信號轉換器控制單元11透過包裝電路15與匯流排界面 17而電性連接信號轉換器10的輸入端。另外,直接記憶體存取器18電性連接記憶體19。
開關SW的控制端係接收事件觸發器13產生的事件觸發信號或信號轉換器控制單元11的控制信號,使得開關SW的輸入端與輸出端之間的導通係受控於或信號轉換器控制單元11。原則上,開關SW在產生事件觸發信號時,可以保持導通,但為了減省功率的消耗,才設計成額外地由信號轉換器控制單元11控制,使得開關SW配合信號轉換器10獲取更新的數位信號時,才被導通。開關SW的輸入端接收信號轉換器10根據數位信號轉換輸出的類比信號,並在開關SW的輸入端與輸出端之間導通時,將類比信號傳送給類比比較器ACMP的第二輸入端,其中數位信號的初始值對應於參考信號供應器14所提供的類比參考信號。類比比較器ACMP的第一輸入端接收類比參考信號,並且類比比較器ACMP的輸出端輸出類比比較器ACMP比較類比參考信號與類比信號所產生的比較信號。
在本發明實施例中,參考信號供應器14用以提供類比參考信號,其中類比參考信號自內部參考電壓Vref(如第3圖)、外部參考電壓Vext與能隙電壓Vbg(如第3圖)進行選擇,其中內部參考電壓Vref是指控制電路1自己產生的內部參考電壓,外部參考電壓Vext係來自於控制電路1外部的參考電壓,能隙電壓Vbg則是由能隙電壓產生器所產生。進一步地,參考信號供應器14是根據選擇信號SEL[1:0]進行選擇。參考信號供應器14更電性連接信號轉換器控制單元11,且選擇信號SEL[1:0]可以是由信號轉換器控制單元11所產生。需要說明的是,參考信號供應器14可以是非必要元件,類比參考信號可以是直接取用內部參考電壓Vref(如第3圖)、外部參考電壓Vext與能隙電壓Vbg(如第3圖)的其中一者來使用。
事件觸發器13用於偵測特定事件是否發生,以產生事件觸發信號,使得控制電路1進行用於信號轉換器10之校正的自動校正模式。特定事件包括周期性地計時至特定時間的周期事件、強制校正事件與/或溫度上升/下降事件,其中特定時間可以由信號轉換器控制單元11來設定,例如設定每隔10天就進行信號轉換器10的自動校正。溫度上升/下降事件可以是透過溫度感測器獲取的溫度變化來判斷,且通常駭客可能透過溫度的改變來攻擊晶片使信號轉換器10的偏移量與之前不同,使得信號轉換器10輸出的類比信號不正確,來實現攻擊的目的。強制校正事件則是指偵測到使用者、開發者或維修者透過除錯工具的使用來強制進行校正的事件。上述特定事件的類型僅是用於舉例,且本發明不以此為限制。
信號轉換器控制單元11根據事件觸發信號而被致能,並用以將數位信號傳遞給信號轉換器10的輸入端,通常來說,數位信號的初始值可以存在記憶體。如此,信號轉換器10可以接收在被計時觸發器16所產生的計時觸發信號致能時,根據數位信號進行信號轉換,以產生類比信號。計時觸發器16受控於信號轉換器控制單元11,其用於產生可以致能信號轉換器10的計時觸發信號,其中計時觸發信號的定期觸發時間之倒數即為信號轉換器10更新類比信號的頻率,且定期觸發時間可以透過信號轉換器控制單元11來設定。另外,信號轉換器控制單元11可以在被事件觸發信號致能後,相應對應於計時觸發信號而開啟,以藉此節省功率消耗。
當計時觸發信號致能信號轉換器10時,若信號轉換器控制單元11判斷類比比較器ACMP輸出的比較信號未有轉態,則根據比較信號增加或減少數位信號的數值,反之,若信號轉換器控制單元11判斷類比比較器ACMP輸出的比較信號有轉態,則記錄轉態後或轉態前的數位信號的數值,以藉此獲取信號轉換器10的偏移量。
進一步地說,當數位信號是初始值時,比較信號不會有轉態,且根據比較信號為邏輯高準位或邏輯低準位,可以知悉應該增加或減少數位信號的數值,以更新數位信號。接著,在下次計時觸發信號致能信號轉換器10時,信號轉換器10根據更新的數位信號產生類比信號,類比比較器ACMP重新比較,若產生的比較信號發生轉態,則記錄轉態前或轉態後的數位信號的數值,反之,若產生的比較信號發生轉態,則繼續增加或減少數位信號的數值,以更新數位信號,並在下次計時觸發信號致能信號轉換器10時,類比比較器ACMP重新進行比較。
假設類比參考信號為0 mV,且對應的數位信號的初始值為0,且在累加數位信號的數值為10時,便發生了比較信號的轉態,則記錄數位信號為9或10的數值,在數位信號的數值之單位代表1 mV的情況下,則可以算出信號轉換器10的偏移量為9 mV或10 mV。假設類比參考信號為300 mV,且對應的數位信號的初始值為150,且在累減數位信號的數值為145時,便發生了比較信號的轉態,則記錄數位信號為146或145的數值,在數位信號的數值之單位代表2 mV的情況下,則可以算出信號轉換器10的偏移量為-8 mV或-10 mV。
一般來說,類比比較器ACMP的比較信號可能會有雜訊影響,因此,若直接送到信號轉換器控制單元11直接判讀,可能會因為雜訊而誤判。在此實施例,濾波與控制電路12會根據事件觸發信號而被致能,用以對類比比較器ACMP輸出的比較信號進行雜訊濾波,以輸出經雜訊濾波後的比較信號給信號轉換器控制單元11。然而,若在雜訊影響較小的環境下,上述濾波與控制電路12則可以自控制電路1移除,以減少硬體成本。另外, 濾波與控制電路12可以在被事件觸發信號致能後,相應對應於計時觸發信號而開啟,以藉此節省功率消耗。再者,於此實施例中,信號轉換器控制單元11是經過濾波與控制電路12來設定事件觸發器13,但本發明不以此為限制。
直接記憶體存取器18係用於作為信號轉換器控制單元11對記憶體19存取的資料傳遞橋梁,如此,信號轉換器控制單元11不用透過處理單元來對記憶體19存取,故能減少佔用處理單元之資源。再者,記憶體19可以是靜態隨機存取記憶體、閃存或其他類型的記憶體,記憶體19也可以不一定是控制電路1裡面的內部記憶體,而是控制電路1之外的外部記憶體。直接記憶體存取器18例如可以是周邊裝置直接記憶體存取器(PDMA),且本發明不以此為限制。在此請注意,直接記憶體存取器18與記憶體19可以是非必要元件,雖然,透過記憶體19暫存此次校正的數位信號之數值,可以在下次校正時,直接取用,以減少校正時間,但在不考慮校正時間並需要減少電路成本的情況下,可以選擇移除直接記憶體存取器18與記憶體19。
於第1圖的實施例中,信號轉換器10可以為控制電路1之外的外部DAC,且控制電路1為單一顆晶片。因此,除非經過特殊設計,例如使用相同規格的時脈與資料格式,否則控制電路1通常需要與外部DAC之間有溝通的界面,即正常情況下需要有包裝電路15與匯流排界面17。包裝電路根據計時觸發信號而被致能,用於緩存與輸出數位信號,以及用於輸出計時觸發信號。匯流排界面17用於將數位信號與計時觸發信號傳送給控制電路1之外的信號轉換器10。匯流排界面17例如可以是I2C界面,但本發明則不以此為限制。
如前面所述,控制電路1係為包括類比比較器ACMP的任何類型之運算電路,例如嵌入式微控制器。運算電路運行韌體程式碼,以組態出開關SW、信號轉換器控制單元11、事件觸發器13、包裝電路15與計時觸發器16;或者,控制電路1的全部元件都是由多個硬體電路實現,而不是靠運行韌體程式碼來實現。
接著,請參照第2圖,第2圖是本發明另一實施例之可用於信號轉換器的控制電路的方塊圖。不同於第1圖的控制電路1,控制電路2雖然仍為單一顆晶片,但更包括信號轉換器20,亦即信號轉換器20為控制電路2的內部DAC。於此實施例中,參考信號供應器24、類比比較器ACMP、濾波與控制電路22、信號轉換器控制單元21、事件觸發器23、計時觸發器26、直接記憶體存取器28與記憶體29皆與第1圖的參考信號供應器14、類比比較器ACMP、濾波與控制電路12、信號轉換器控制單元11、事件觸發器13、計時觸發器16、直接記憶體存取器18與記憶體19相同,故不贅述。由於信號轉換器20為控制電路2的內部DAC,因此不需要有包裝電路15與匯流排界面17,因此,計時觸發器26與信號轉換器控制單元21將直接電性連接信號轉換器20。
另外,請參照第3圖,第3圖是本發明實施例之可用於信號轉換器的控制電路中的參考信號供應器的方塊圖。上述參考信號供應器可以包括兩個多工器MUX1與MUX2。多工器MUX1的兩個輸入端接收能隙電壓Vbg與內部參考電壓Vref,且多工器MUX1根據選擇信號SEL[1:0]的第一位元SEL[0]決定多工器MUX1的輸出端輸出能隙電壓Vbg與內部參考電壓Vref的其中一者。多工器MUX2的兩個輸入端接收多工器MUX1的輸出與外部參考電壓Vext,且多工器MUX2根據選擇信號SEL[1:0]的第二位元SEL[1]決定多工器MUX2的輸出端輸出多工器MUX1的輸出與外部參考電壓Vext的其中一者。
再者,請參照第4A圖與第4B圖,第4A圖是本發明實施例之信號轉換系統的方塊圖,以及第4B圖是本發明另一實施例之信號轉換系統的方塊圖。於此兩個實施例中,信號轉換系統包括數位資料來源41、控制電路、信號轉換器43或46以及類比信號處理裝置,其中數位資料來源41電性連接信號轉換器43或46與控制電路,以及類比信號處理裝置電性連接信號轉換器43或46與控制電路。於此兩個實施例中,控制電路為微控制器42、45,信號轉換器43為微控制器42之外的外部DAC,信號轉換器46為微控制器45之中的內部DAC,以及類比信號處理裝置為播放裝置44,例如影像或音訊播放裝置等。另外,在其他實施例中,類比信號處理裝置可能是信號品質增強裝置,例如真空管音頻增強裝置等。簡單地說,本發明不以類比信號處理裝置的類型為限制。
最後,請參照第5圖,第5圖是本發明實施例之可用於信號轉換器的方法的流程圖。可用於校正信號轉換器的方法係執行於具有類比比較器的運算電路中。首先,在步驟S51中,獲取信號轉換器進行信號轉換的數位信號的初始值,例如透過記憶體獲取前次校正的數值作為初始值,或者直接產生初始值,另外,在此步驟中,計時觸發信號的定期觸發時間與特定事件的設定也會同進行。然後,在步驟S52中,於偵測到特定事件時,進入自動校正模式。
然後,在步驟S53,於自動校正模式下,獲取信號轉換器根據數位信號輸出的類比信號,並透過類比比較器比較類比信號與類比參考信號,其中數位信號的初始值對應於類比參考信號。之後,在步驟S54中,根據比較信號增加或減少數位信號的數值,以更新數位信號。接著,產生計時觸發信號,以將更新的數位信號輸出給信號轉換器,以及讓信號轉換器接著根據更新的數位信號產生類比信號。然後,在步驟S55中,獲取對應於更新的數位信號所對應之比較信號,以判斷比較信號是否轉態。如果比較信號未轉態,則執行步驟S57,以根據比較信號繼續增加或減少數位信號的數值,從而更新數位信號的數值,且在步驟S57之後,繼續執行步驟S55。如果比較信號轉態,則儲存比較信號轉態前或轉態後的數位信號之數值,以獲取信號轉換器的偏移量。
綜合以上所述,本發明實施例提供一種可用於信號轉換器的控制電路、方法與信號轉換轉換系統,其除了能不用額外增設校正電路,以減少電路面積與功率消耗之外,更可以減少佔用處理器的資源、防止駭客攻擊晶片與防止信號轉換器老化。
應當理解,本文描述的示例和實施例僅用於說明目的,並且鑑於其的各種修改或改變將被建議給本領域技術人員,並且將被包括在本申請的精神和範圍以及所附權利要求的範圍之內。
1、2:控制電路
10、20、43、46:信號轉換器
ACMP:類比比較器
SW:開關
11、21:信號轉換器控制單元
12、22:濾波與控制電路
13、23:事件觸發器
14、24:參考信號供應器
15:包裝電路
16、26:計時觸發器
17:匯流排界面
18、28:直接記憶體存取器
19、29:記憶體
SEL[1:0]:選擇信號
Vbg:能隙電壓
Vref:內部參考電壓
Vext:外部參考電壓
MUX1、MUX2:多工器
41:數位資料來源
42、45:微控制器
44:播放裝置
S51~S58:步驟
提供的附圖用以使本發明所屬技術領域具有通常知識者可以進一步理解本發明,並且被併入與構成本發明之說明書的一部分。附圖示出了本發明的示範實施例,並且用以與本發明之說明書一起用於解釋本發明的原理。
第1圖是本發明實施例之可用於信號轉換器的控制電路的方塊圖。
第2圖是本發明另一實施例之可用於信號轉換器的控制電路的方塊圖。
第3圖是本發明實施例之可用於信號轉換器的控制電路中的參考信號供應器的方塊圖。
第4A圖是本發明實施例之信號轉換系統的方塊圖。
第4B圖是本發明另一實施例之信號轉換系統的方塊圖。
第5圖是本發明實施例之可用於信號轉換器的方法的流程圖。
1:控制電路
10:信號轉換器
ACMP:類比比較器
SW:開關
11:信號轉換器控制單元
12:濾波與控制電路
13:事件觸發器
14:參考信號供應器
15:包裝電路
16:計時觸發器
17:匯流排界面
18:直接記憶體存取器
19:記憶體
SEL[1:0]:選擇信號
Vext:外部參考電壓
Claims (10)
- 一種可用於校正一信號轉換器的控制電路,包括: 一開關,其一輸入端電性連接該信號轉換器的一輸出端,以接收該信號轉換器根據一數位信號轉換輸出的一類比信號,其一輸出端與該輸入端根據一事件觸發信號而導通,其中該數位信號的一初始值對應於一類比參考信號; 一類比比較器,其一第一輸入端接收該類比參考信號,其一第二輸入端電性連接該開關的該輸出端;以及 一信號轉換器控制單元,電性連接該類比比較器的一輸出端與該信號轉換器的一輸入端,根據該事件觸發信號而被致能,用以將該數位信號傳遞給該信號轉換器的該輸入端; 其中若該信號轉換器控制單元判斷該類比比較器輸出的一比較信號未有轉態,則根據該比較信號增加或減少該數位信號的一數值,若該信號轉換器控制單元判斷該類比比較器輸出的該比較信號有轉態,則記錄轉態後或轉態前的該數位信號的該數值,以藉此獲取該信號轉換器的一偏移量。
- 如請求項1所述之控制電路,更包括: 一濾波與控制電路,電性連接該信號轉換器的該輸出端與該信號轉換器控制單元之間,根據該事件觸發信號而被致能,用以對該類比比較器輸出的該比較信號進行雜訊濾波,以輸出經雜訊濾波後的該比較信號給該信號轉換器控制單元。
- 如請求項1所述之控制電路,更包括: 一直接記憶體存取器,電性連接該信號轉換器控制單元;以及 一記憶體,電性連接該直接記憶體存取器,用於儲存該數位信號的該數值; 其中該直接記憶體存取器做為該信號轉換器控制單元對記憶體存取的一資料傳遞橋梁。
- 如請求項1所述之控制電路,更包括: 一事件觸發器,電性連接該開關與該信號轉換器控制單元,並用於偵測一特定事件是否發生,以產生該事件觸發信號;以及 一計時觸發器,電性連接該信號轉換器控制單元,並受控於該信號轉換器控制單元,以根據一計時觸發信號致能該信號轉換器。
- 如請求項4所述之控制電路,其中該信號轉換器為該控制電路之外的一外部數位類比轉換器(digital analog converter,DAC),該控制電路為單一顆晶片,且更包括: 一包裝電路,電性連接該信號轉換器控制單元與該計時觸發器,根據該計時觸發信號而被致能,用於緩存與輸出該數位信號,以及用於輸出該計時觸發信號; 一匯流排界面,電性連接該包裝電路與該外部DAC,用於將該數位信號與該計時觸發信號傳送給該外部DAC。
- 如請求項4所述之控制電路,其中該控制電路為單一顆晶片,且該控制電路更包括一內部DAC,該信號轉換器為該內部DAC,且該內部DAC電性連接該計時觸發器。
- 如請求項4所述之控制電路,其中該信號轉換器控制單元更用以設定該特定事件與該計時觸發信號的一定期觸發時間,以及該信號轉換器控制單元更用於控制該開關的該輸入端與該輸出端之間的導通。
- 如請求項1所述之控制電路,更包括: 一參考信號供應器,電性連接該類比比較器的該第一輸入端,用以提供該類比參考信號,其中該類比參考信號選自一內部參考電壓、一外部參考電壓與一能隙電壓的其中之一。
- 如請求項4所述之控制電路,其中該控制電路係為包括該類比比較器的一運算電路,該運算電路運行一韌體程式碼,以組態出該開關、該信號轉換器控制單元、該事件觸發器與計時觸發器;或者,該開關、該信號轉換器控制單元、該事件觸發器與計時觸發器係透過多個硬體電路所實現者。
- 一種可用於校正一信號轉換器的方法,係在一自動校正模式下,執行於具有一類比比較器的一運算電路中,且該方法包括: 獲取該信號轉換器進行轉換的一數位信號的一初始值,其中該信號轉換器用於將該數位信號轉換,以產生一類比信號,; 獲取該信號轉換器根據該數位信號輸出的該類比信號,並透過該類比比較器比較該類比信號與一類比參考信號,其中該數位信號的該初始值對應於該類比參考信號; 根據比較信號增加或減少該數位信號的一數值,以更新該數位信號; 將更新的該數位信號輸出給該信號轉換器; 獲取對應於更新的該數位信號之該比較信號,以判斷該比較信號是否轉態; 如果該比較信號未轉態,則根據該比較信號繼續增加或減少數位信號的數值;以及 如果該比較信號轉態,儲存該比較信號轉態前或轉態後的該數位信號,以獲取該信號轉換器的一偏移量。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110127912A TWI774493B (zh) | 2021-07-29 | 2021-07-29 | 可用於信號轉換器的控制電路與校正方法 |
CN202111196192.4A CN115694488A (zh) | 2021-07-29 | 2021-10-14 | 可用于信号转换器的控制电路与校正方法 |
US17/687,858 US20230036211A1 (en) | 2021-07-29 | 2022-03-07 | Control circuit and method for calibrating signal converter, and signal conversion system using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110127912A TWI774493B (zh) | 2021-07-29 | 2021-07-29 | 可用於信號轉換器的控制電路與校正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI774493B TWI774493B (zh) | 2022-08-11 |
TW202306325A true TW202306325A (zh) | 2023-02-01 |
Family
ID=83807290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110127912A TWI774493B (zh) | 2021-07-29 | 2021-07-29 | 可用於信號轉換器的控制電路與校正方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230036211A1 (zh) |
CN (1) | CN115694488A (zh) |
TW (1) | TWI774493B (zh) |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000090549A (ja) * | 1998-09-16 | 2000-03-31 | Sony Corp | ディスク再生装置 |
US6310632B1 (en) * | 1998-10-19 | 2001-10-30 | International Business Machines Corporation | System and method for a graphical user interface including buddy dialogs |
US6667703B1 (en) * | 2002-08-30 | 2003-12-23 | Lsi Logic Corporation | Matching calibration for digital-to-analog converters |
US7573415B1 (en) * | 2008-02-01 | 2009-08-11 | Agere Systems Inc. | Area and power efficient analog to digital converter and methods for using such |
US8138822B1 (en) * | 2009-01-06 | 2012-03-20 | Marvell International Ltd. | Circuits and methods for calibrating switching current sources |
US8125360B1 (en) * | 2009-05-10 | 2012-02-28 | Cypress Semiconductor Corporation | On-chip calibration method |
US7978109B1 (en) * | 2010-02-18 | 2011-07-12 | Advantest Corporation | Output apparatus and test apparatus |
US8330632B2 (en) * | 2011-02-11 | 2012-12-11 | University Of Florida Research Foundation, Inc. | Self-healing analog-to-digital converters with background calibration |
JP6213570B2 (ja) * | 2013-10-01 | 2017-10-18 | 富士通株式会社 | A/d変換器およびa/d変換器の校正方法 |
US9356615B1 (en) * | 2015-11-06 | 2016-05-31 | Inphi Corporation | Systems and methods for comparator calibration |
TWI591969B (zh) * | 2016-04-15 | 2017-07-11 | 瑞昱半導體股份有限公司 | 數位類比轉換器之校正電路及校正方法 |
CN105978303B (zh) * | 2016-06-29 | 2018-09-25 | 成都芯源系统有限公司 | 恒定导通时间控制的开关变换器及其自动校准方法 |
US10305361B2 (en) * | 2017-06-09 | 2019-05-28 | Qualcomm Incorporated | Low voltage input calibrating digital to analog converter |
TWI645680B (zh) * | 2017-09-28 | 2018-12-21 | 瑞昱半導體股份有限公司 | 類比至數位轉換裝置及其類比至數位轉換器校正方法 |
US20190211861A1 (en) * | 2018-01-08 | 2019-07-11 | Sheng Yang International Technology Co., Ltd. | Screw Apparatus |
TWI653835B (zh) * | 2018-06-20 | 2019-03-11 | 新唐科技股份有限公司 | 循序漸進式類比數位轉換器和其校正方法 |
TWI666880B (zh) * | 2018-11-16 | 2019-07-21 | 瑞昱半導體股份有限公司 | 應用在數位類比轉換器的校正方法及相關的電路 |
EP4125219A1 (en) * | 2021-07-27 | 2023-02-01 | Socionext Inc. | Current-mode circuits and calibration thereof |
-
2021
- 2021-07-29 TW TW110127912A patent/TWI774493B/zh active
- 2021-10-14 CN CN202111196192.4A patent/CN115694488A/zh active Pending
-
2022
- 2022-03-07 US US17/687,858 patent/US20230036211A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
TWI774493B (zh) | 2022-08-11 |
US20230036211A1 (en) | 2023-02-02 |
CN115694488A (zh) | 2023-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10541700B2 (en) | Gain and memory error estimation in a pipeline analog to digital converter | |
JP6832777B2 (ja) | 半導体装置 | |
US7990184B2 (en) | Comparing device having hysteresis characteristics and voltage regulator using the same | |
US9087567B2 (en) | Method and apparatus for amplifier offset calibration | |
US20070069768A1 (en) | Signal detection circuit capable of automatically adjusting threshold value | |
US9344066B2 (en) | Digital open loop duty cycle correction circuit | |
US9496012B2 (en) | Method and apparatus for reference voltage calibration in a single-ended receiver | |
US10164620B1 (en) | Ringing suppression circuit | |
TW202306325A (zh) | 可用於信號轉換器的控制電路與校正方法 | |
US9413568B2 (en) | Method and apparatus for calibrating an input interface | |
TW201501468A (zh) | 位準轉換電路及其電壓位準轉換方法 | |
CN115268564A (zh) | 用于校准芯片电路的方法、系统、设备和介质 | |
US10763883B2 (en) | Digital-to-analog converter with integrated comb filter | |
TWI607222B (zh) | 半導體裝置 | |
JP3664387B2 (ja) | バストリガ回路とそれを用いた波形測定装置 | |
US11641160B1 (en) | Power providing circuit and power providing method thereof | |
US11750182B2 (en) | Integrated circuit | |
WO2023013118A1 (ja) | 情報処理装置、及び、情報処理方法 | |
JP5561836B2 (ja) | 非対称な遅延に関して通信システムを診断する方法及び装置 | |
JP2008125003A (ja) | 遅延補正システム。 | |
CN116419454A (zh) | 校正方法及电子装置 | |
KR20220019748A (ko) | 임피던스 캘리브레이션 회로 | |
US7512200B2 (en) | Circuit to detect clock delay and method thereof | |
KR20050032755A (ko) | 오디오 잭 감지 장치 | |
CN117879588A (zh) | 一种自适应电平切换电路、切换方法及切换系统 |