CN115694488A - 可用于信号转换器的控制电路与校正方法 - Google Patents
可用于信号转换器的控制电路与校正方法 Download PDFInfo
- Publication number
- CN115694488A CN115694488A CN202111196192.4A CN202111196192A CN115694488A CN 115694488 A CN115694488 A CN 115694488A CN 202111196192 A CN202111196192 A CN 202111196192A CN 115694488 A CN115694488 A CN 115694488A
- Authority
- CN
- China
- Prior art keywords
- signal
- control circuit
- signal converter
- analog
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/1023—Offset correction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/368—Analogue value compared with reference values simultaneously only, i.e. parallel type having a single comparator per bit, e.g. of the folding type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Abstract
本发明提供一种可用于信号转换器的控制电路与校正方法,其中控制电路可以是现有的控制电路,故不用额外增设校正电路以减少电路面积。进一步地,控制电路例如为嵌入式微控制器或其他类型的微控制器,一般来说微控制器具有模拟比较器与运算单元等,通过运算单元执行固件程序代码,加上模拟比较器的使用,即可以使控制电路能够对信号转换器进行校正。
Description
技术领域
本发明涉及一种信号转换器(例如,数字模拟转换器(digital-to-analogconverter,简称为DAC))的自动校正技术,且特别是一种可用于信号转换器的控制电路与校正方法,其中控制电路可以是现有的控制电路,故不用额外增设校正电路以减少电路面积。
背景技术
DAC会因为环境的温度、组件使用时间等因素,使得其内部组件产生老化速度不一的现象,从而导致数字模拟转换出现偏移量(offset)。先前技术中对DAC校正的方式是额外地增设校正电路,且校正电路使用模拟比较器来比较参考信号与DAC实际转换的模拟信号,并根据比较结果来校正DAC。由于需要额外增设具有模拟比较器的校正电路,会导致整个芯片的电路面积增大。另外,额外地增设校正电路也将使得功率消耗会增加。
再者,现有校正电路并无法针对黑客攻击,对DAC自动进行校正。其中一种常见的芯片攻击方式是提高温度或降低温度,来使得芯片中的DAC输出不正确的模拟信号,以达到攻击目的。因此,有需要提供一种可以减少电路面积、降低功率消耗与抵抗黑客攻击的DAC校正技术方案。
发明内容
根据本发明的目的,本发明实施例提出种可用于信号转换器的控制电路,其包括:开关,其输入端电连接信号转换器的输出端,以接收信号转换器根据数字信号转换输出的模拟信号,其输出端与输入端根据事件触发信号而导通,其中数字信号的初始值对应于模拟参考信号;模拟比较器,其第一输入端接收模拟参考信号,其第二输入端电连接开关的输出端;以及信号转换器控制单元,电连接模拟比较器的输出端与信号转换器的输入端,根据事件触发信号而被使能,用以将数字信号传递给信号转换器的输入端;其中若信号转换器控制单元判断模拟比较器输出的比较信号未有转态,则根据比较信号增加或减少数字信号的数值,若信号转换器控制单元判断模拟比较器输出的比较信号有转态,则记录转态后或转态前的数字信号的数值,以借此获取信号转换器的偏移量。
根据本发明的目的,本发明实施例另外还提出一种信号转换系统以及一种可用于信号转换器的方法,其中信号转换系统是使用上述控制电路,以及可用于信号转换器的方法是由上述控制电路所执行。
综上所述,本发明实施例提供一种可用于信号转换器的控制电路、方法与信号转换系统,其不用额外增设校正电路,故能减少电路面积与功率消耗。
为了进一步理解本发明的技术、手段和效果,可以参考以下详细描述和附图,从而可以彻底和具体地理解本发明的目的、特征和概念。然而,以下详细描述和附图仅用于参考和说明本发明的实现方式,其并非用于限制本发明。
附图说明
通过下面结合附图对实施例的详细描述,可以更全面地理解本发明,其中:
图1是本发明实施例的可用于信号转换器的控制电路的方块图;
图2是本发明另一实施例的可用于信号转换器的控制电路的方块图;
图3是本发明实施例的可用于信号转换器的控制电路中的参考信号供应器的方块图;
图4A是本发明实施例的信号转换系统的方块图;
图4B是本发明另一实施例的信号转换系统的方块图;
图5是本发明实施例的可用于信号转换器的方法的流程图。
图式中所标示的符号说明如下:1、2控制电路;10、20、43、46信号转换器;ACMP模拟比较器;SW开关;11、21信号转换器控制单元;12、22滤波与控制电路;13、23事件触发器;14、24参考信号供应器;15包装电路;16、26计时触发器;17总线接口;18、28直接内存访问器;19、29内存;SEL[1:0]选择信号;Vbg能隙电压;Vref内部参考电压;Vext外部参考电压;MUX1、MUX2多任务器;41数字数据源;42、45微控制器;44播放装置;S51~S58步骤。
具体实施方式
现在将详细参考本发明的示范实施例,其示范实施例会在附图中被绘示出。在可能的情况下,在附图和说明书中使用相同的组件符号来指代相同或相似的部件。另外,示范实施例的做法仅是本发明的设计概念的实现方式的一者,下述的该等示范皆非用于限定本发明。
本发明实施例提供一种可用于信号转换器(例如,DAC)的控制电路、方法与信号转换系统,其中控制电路可以是现有的控制电路,故不用额外增设校正电路以减少电路面积。进一步地,控制电路例如为嵌入式微控制器或其他类型的微控制器,一般来说微控制器具有模拟比较器与运算单元等,通过运算单元执行固件程序代码,加上模拟比较器的使用,即可以实现控制电路能够对信号转换器进行校正的目的。除此之外,在其他实施例中,控制电路也可以是纯硬件电路,且并非仅用于对信号转换器校正。据此,本发明便可以不用额外增设校正电路,以借此减少电路面积,且使用控制控制电路进行信号转换器校正还能够不额外地去占用处理器的资源。甚至通过仅在特定事件发生时,才对信号转换器校正,本发明还可以额外地减少功率消耗。再者,特定事件可以设计成是检测到黑客攻击芯片的事件,以借此实现防止黑客攻击芯片的功效。
此外,本发明还可以应用在没有信号转换器的校正电路的情况下,通过将信号转换器电连接到既存的控制电路,即可以完成信号转换器的校正。甚至,使用情境也可以是外部的信号转换器校正电路失效不准时,使用控制电路来对信号转换器进行校正。本发明对信号转换器的校正可是每隔一段时间时,就进入自动校正模式,以借此防止信号转换器老化的问题,让信号转换器在长时间使用后,仍可以继续正常使用。在其中一个实施例中,信号转换器还可以是控制电路中的内部信号转换器,如此便无须通过模拟电路或和数字电路之间的整合讯号交换去去校正模拟电路内的偏移量。当信号转换器是DAC时,信号转换器可以是控制电路中的内部DAC或控制电路外的外部DAC,且本发明不以信号转换器的设置位置与类型为限制。
附带一提的是,本发明所指的信号转换器泛指输入为数字信号而输出为模拟信号的各种电路,例如但不限于输入与输出为线性或线性关系。举例来说,转换器是将数字信号的数值线性地转换为模拟信号的DAC,也可能是根据数字信号产生不同模拟射频调变信号的调变电路等。
首先,请参照图1,图1是本发明实施例的可用于信号转换器的控制电路的方块图。可用于校正信号转换器10的控制电路1包括模拟比较器ACMP、开关SW、信号转换器控制单元11、滤波与控制电路12、事件触发器13、参考信号供应器14、包装电路(wrapper controlcircuit)15、计时触发器16、总线接口17、直接内存访问器18与内存19。
模拟比较器ACMP的第一输入端电连接参考信号供应器14的输出端,开关SW的输入端电连接信号转换器10的输出端,开关SW的输出端电连接模拟比较器ACMP的第二输入端,其中模拟比较器ACMP的第一输入端与第二输入端分别为非反向输入端与反向输入端,或者,模拟比较器ACMP的第一输入端与第二输入端分别为反向输入端与非反向输入端,而以此实施例来说,模拟比较器ACMP的第一输入端与第二输入端分别为非反向输入端与反向输入端。
信号转换器控制单元11电连接滤波与控制电路12、事件触发器13、包装电路15、计时触发器16、直接内存访问器18与开关SW的控制端。事件触发器13电连接开关SW的控制端以及滤波与控制电路12。模拟比较器ACMP的输出端电连接滤波与控制电路12。包装电路15电连接总线接口17与计时触发器16。总线接口17电连接信号转换器10的输入端。通过上述电连接关系,可以知悉信号转换器控制单元11通过包装电路15与总线接口17而电连接信号转换器10的输入端。另外,直接内存访问器18电连接内存19。
开关SW的控制端是接收事件触发器13产生的事件触发信号或信号转换器控制单元11的控制信号,使得开关SW的输入端与输出端之间的导通是受控于或信号转换器控制单元11。原则上,开关SW在产生事件触发信号时,可以保持导通,但为了减省功率的消耗,才设计成额外地由信号转换器控制单元11控制,使得开关SW配合信号转换器10获取更新的数字信号时,才被导通。开关SW的输入端接收信号转换器10根据数字信号转换输出的模拟信号,并在开关SW的输入端与输出端之间导通时,将模拟信号传送给模拟比较器ACMP的第二输入端,其中数字信号的初始值对应于参考信号供应器14所提供的模拟参考信号。模拟比较器ACMP的第一输入端接收模拟参考信号,并且模拟比较器ACMP的输出端输出模拟比较器ACMP比较模拟参考信号与模拟信号所产生的比较信号。
在本发明实施例中,参考信号供应器14用以提供模拟参考信号,其中模拟参考信号自内部参考电压Vref(如图3)、外部参考电压Vext与能隙电压Vbg(如图3)进行选择,其中内部参考电压Vref是指控制电路1自己产生的内部参考电压,外部参考电压Vext是来自于控制电路1外部的参考电压,能隙电压Vbg则是由能隙电压产生器所产生。进一步地,参考信号供应器14是根据选择信号SEL[1:0]进行选择。参考信号供应器14还电连接信号转换器控制单元11,且选择信号SEL[1:0]可以是由信号转换器控制单元11所产生。需要说明的是,参考信号供应器14可以是非必要组件,模拟参考信号可以是直接取用内部参考电压Vref(如图3)、外部参考电压Vext与能隙电压Vbg(如图3)的其中一者来使用。
事件触发器13用于检测特定事件是否发生,以产生事件触发信号,使得控制电路1进行用于信号转换器10的校正的自动校正模式。特定事件包括周期性地计时至特定时间的周期事件、强制校正事件与/或温度上升/下降事件,其中特定时间可以由信号转换器控制单元11来设定,例如设定每隔10天就进行信号转换器10的自动校正。温度上升/下降事件可以是通过温度传感器获取的温度变化来判断,且通常黑客可能通过温度的改变来攻击芯片使信号转换器10的偏移量与之前不同,使得信号转换器10输出的模拟信号不正确,来实现攻击的目的。强制校正事件则是指检测到使用者、开发者或维修者通过除错工具的使用来强制进行校正的事件。上述特定事件的类型仅是用于举例,且本发明不以此为限制。
信号转换器控制单元11根据事件触发信号而被使能,并用以将数字信号传递给信号转换器10的输入端,通常来说,数字信号的初始值可以存在内存。如此,信号转换器10可以接收在被计时触发器16所产生的计时触发信号使能时,根据数字信号进行信号转换,以产生模拟信号。计时触发器16受控于信号转换器控制单元11,其用于产生可以使能信号转换器10的计时触发信号,其中计时触发信号的定期触发时间的倒数即为信号转换器10更新模拟信号的频率,且定期触发时间可以通过信号转换器控制单元11来设定。另外,信号转换器控制单元11可以在被事件触发信号使能后,相应对应于计时触发信号而开启,以借此节省功率消耗。
当计时触发信号使能信号转换器10时,若信号转换器控制单元11判断模拟比较器ACMP输出的比较信号未有转态,则根据比较信号增加或减少数字信号的数值,反之,若信号转换器控制单元11判断模拟比较器ACMP输出的比较信号有转态,则记录转态后或转态前的数字信号的数值,以借此获取信号转换器10的偏移量。
进一步地说,当数字信号是初始值时,比较信号不会有转态,且根据比较信号为逻辑高准位或逻辑低准位,可以知悉应该增加或减少数字信号的数值,以更新数字信号。接着,在下次计时触发信号使能信号转换器10时,信号转换器10根据更新的数字信号产生模拟信号,模拟比较器ACMP重新比较,若产生的比较信号发生转态,则记录转态前或转态后的数字信号的数值,反之,若产生的比较信号发生转态,则继续增加或减少数字信号的数值,以更新数字信号,并在下次计时触发信号使能信号转换器10时,模拟比较器ACMP重新进行比较。
假设模拟参考信号为0mV,且对应的数字信号的初始值为0,且在累加数字信号的数值为10时,便发生了比较信号的转态,则记录数字信号为9或10的数值,在数字信号的数值的单位代表1mV的情况下,则可以算出信号转换器10的偏移量为9mV或10mV。假设模拟参考信号为300mV,且对应的数字信号的初始值为150,且在累减数字信号的数值为145时,便发生了比较信号的转态,则记录数字信号为146或145的数值,在数字信号的数值的单位代表2mV的情况下,则可以算出信号转换器10的偏移量为-8mV或-10mV。
一般来说,模拟比较器ACMP的比较信号可能会有噪声影响,因此,若直接送到信号转换器控制单元11直接判读,可能会因为噪声而误判。在此实施例,滤波与控制电路12会根据事件触发信号而被使能,用以对模拟比较器ACMP输出的比较信号进行噪声滤波,以输出经噪声滤波后的比较信号给信号转换器控制单元11。然而,若在噪声影响较小的环境下,上述滤波与控制电路12则可以自控制电路1移除,以减少硬件成本。另外,滤波与控制电路12可以在被事件触发信号使能后,相应对应于计时触发信号而开启,以借此节省功率消耗。再者,于此实施例中,信号转换器控制单元11是经过滤波与控制电路12来设定事件触发器13,但本发明不以此为限制。
直接内存访问器18是用于作为信号转换器控制单元11对内存19存取的数据传递桥梁,如此,信号转换器控制单元11不用通过处理单元来对内存19存取,故能减少占用处理单元的资源。再者,内存19可以是静态随机存取内存、闪存或其他类型的内存,内存19也可以不一定是控制电路1里面的内部存储器,而是控制电路1之外的外部内存。直接内存访问器18例如可以是周边装置直接内存访问器(PDMA),且本发明不以此为限制。在此请注意,直接内存访问器18与内存19可以是非必要组件,虽然,通过内存19暂存此次校正的数字信号的数值,可以在下次校正时,直接取用,以减少校正时间,但在不考虑校正时间并需要减少电路成本的情况下,可以选择移除直接内存访问器18与内存19。
于图1的实施例中,信号转换器10可以为控制电路1之外的外部DAC,且控制电路1为单一颗芯片。因此,除非经过特殊设计,例如使用相同规格的频率与数据格式,否则控制电路1通常需要与外部DAC之间有沟通的界面,即正常情况下需要有包装电路15与总线接口17。包装电路根据计时触发信号而被使能,用于缓存与输出数字信号,以及用于输出计时触发信号。总线接口17用于将数字信号与计时触发信号传送给控制电路1之外的信号转换器10。总线接口17例如可以是I2C界面,但本发明则不以此为限制。
如前面所述,控制电路1是包括模拟比较器ACMP的任何类型的运算电路,例如嵌入式微控制器。运算电路运行固件程序代码,以组态出开关SW、信号转换器控制单元11、事件触发器13、包装电路15与计时触发器16;或者,控制电路1的全部组件都是由多个硬件电路实现,而不是靠运行固件程序代码来实现。
接着,请参照图2,图2是本发明另一实施例的可用于信号转换器的控制电路的方块图。不同于图1的控制电路1,控制电路2虽然仍为单一颗芯片,但还包括信号转换器20,亦即信号转换器20为控制电路2的内部DAC。于此实施例中,参考信号供应器24、模拟比较器ACMP、滤波与控制电路22、信号转换器控制单元21、事件触发器23、计时触发器26、直接内存访问器28与内存29皆与图1的参考信号供应器14、模拟比较器ACMP、滤波与控制电路12、信号转换器控制单元11、事件触发器13、计时触发器16、直接内存访问器18与内存19相同,故不赘述。由于信号转换器20为控制电路2的内部DAC,因此不需要有包装电路15与总线接口17,因此,计时触发器26与信号转换器控制单元21将直接电连接信号转换器20。
另外,请参照图3,图3是本发明实施例的可用于信号转换器的控制电路中的参考信号供应器的方块图。上述参考信号供应器可以包括两个多任务器MUX1与MUX2。多任务器MUX1的两个输入端接收能隙电压Vbg与内部参考电压Vref,且多任务器MUX1根据选择信号SEL[1:0]的第一位SEL[0]决定多任务器MUX1的输出端输出能隙电压Vbg与内部参考电压Vref的其中一者。多任务器MUX2的两个输入端接收多任务器MUX1的输出与外部参考电压Vext,且多任务器MUX2根据选择信号SEL[1:0]的第二位SEL[1]决定多任务器MUX2的输出端输出多任务器MUX1的输出与外部参考电压Vext的其中一者。
再者,请参照图4A与图4B,图4A是本发明实施例的信号转换系统的方块图,以及图4B是本发明另一实施例的信号转换系统的方块图。于此两个实施例中,信号转换系统包括数字数据源41、控制电路、信号转换器43或46以及模拟信号处理装置,其中数字数据源41电连接信号转换器43或46与控制电路,以及模拟信号处理装置电连接信号转换器43或46与控制电路。于此两个实施例中,控制电路为微控制器42、45,信号转换器43为微控制器42之外的外部DAC,信号转换器46为微控制器45之中的内部DAC,以及模拟信号处理装置为播放装置44,例如影像或音频播放装置等。另外,在其他实施例中,模拟信号处理装置可能是信号质量增强装置,例如真空管音频增强装置等。简单地说,本发明不以模拟信号处理装置的类型为限制。
最后,请参照图5,图5是本发明实施例的可用于信号转换器的方法的流程图。可用于校正信号转换器的方法是执行于具有模拟比较器的运算电路中。首先,在步骤S51中,获取信号转换器进行信号转换的数字信号的初始值,例如通过内存获取前次校正的数值作为初始值,或者直接产生初始值,另外,在此步骤中,计时触发信号的定期触发时间与特定事件的设定也会同进行。然后,在步骤S52中,于检测到特定事件时,进入自动校正模式。
然后,在步骤S53,于自动校正模式下,获取信号转换器根据数字信号输出的模拟信号,并通过模拟比较器比较模拟信号与模拟参考信号,其中数字信号的初始值对应于模拟参考信号。之后,在步骤S54中,根据比较信号增加或减少数字信号的数值,以更新数字信号。接着,产生计时触发信号,以将更新的数字信号输出给信号转换器,以及让信号转换器接着根据更新的数字信号产生模拟信号。然后,在步骤S55中,获取对应于更新的数字信号所对应的比较信号,以判断比较信号是否转态。如果比较信号未转态,则执行步骤S57,以根据比较信号继续增加或减少数字信号的数值,从而更新数字信号的数值,且在步骤S57之后,继续执行步骤S55。如果比较信号转态,则存储比较信号转态前或转态后的数字信号的数值,以获取信号转换器的偏移量。
综合以上所述,本发明实施例提供一种可用于信号转换器的控制电路、方法与信号转换转换系统,其除了能不用额外增设校正电路,以减少电路面积与功率消耗之外,还可以减少占用处理器的资源、防止黑客攻击芯片与防止信号转换器老化。
将理解的是,上述实施例仅作为示例被引用,并且本发明不限于以上已经具体示出和描述的内容。取而代之地,本发明的范围包括上述各种特征的组合和子组合、本领域技术人员在阅读前述说明后将想到的这些变化及其变形和修饰,以及习知技术所未公开者。通过引用并入本专利申请的文件应被认为是本申请的组成部分,除了在这些并入文件中以与本说明书中明确或隐含的定义相抵触的方式定义任何术语的范围外,应该考虑本说明书中的定义。
Claims (10)
1.一种可用于信号转换器的控制电路,其特征在于,所述控制电路包括:
开关,其输入端电连接所述信号转换器的输出端,以接收所述信号转换器根据数字信号转换输出的模拟信号,其输出端与所述输入端根据事件触发信号而导通,其中所述数字信号的初始值对应于模拟参考信号;
模拟比较器,其第一输入端接收所述模拟参考信号,其第二输入端电连接所述开关的所述输出端;以及
信号转换器控制单元,电连接所述模拟比较器的输出端与所述信号转换器的输入端,根据所述事件触发信号而被使能,用以将所述数字信号传递给所述信号转换器的所述输入端;
其中若所述信号转换器控制单元判断所述模拟比较器输出的比较信号未有转态,则根据所述比较信号增加或减少所述数字信号的数值,若所述信号转换器控制单元判断所述模拟比较器输出的所述比较信号有转态,则记录转态后或转态前的所述数字信号的所述数值,以借此获取所述信号转换器的偏移量。
2.如权利要求1所述的控制电路,其特征在于,所述控制电路还包括:
滤波与控制电路,电连接所述信号转换器的所述输出端与所述信号转换器控制单元之间,根据所述事件触发信号而被使能,用以对所述模拟比较器输出的所述比较信号进行噪声滤波,以输出经噪声滤波后的所述比较信号给所述信号转换器控制单元。
3.如权利要求1所述的控制电路,其特征在于,所述控制电路还包括:
直接内存访问器,电连接所述信号转换器控制单元;以及
内存,电连接所述直接内存访问器,用于存储所述数字信号的所述数值;
其中所述直接内存访问器作为所述信号转换器控制单元对内存存取的数据传递桥梁。
4.如权利要求1所述的控制电路,其特征在于,所述控制电路还包括:
事件触发器,电连接所述开关与所述信号转换器控制单元,并用于检测一特定事件是否发生,以产生所述事件触发信号;以及
计时触发器,电连接所述信号转换器控制单元,并受控于所述信号转换器控制单元,以根据计时触发信号使能所述信号转换器。
5.如权利要求4所述的控制电路,其特征在于,其中所述信号转换器为所述控制电路之外的外部数字模拟转换器,所述控制电路为单一颗芯片,且所述控制电路还包括:
包装电路,电连接所述信号转换器控制单元与所述计时触发器,根据所述计时触发信号而被使能,用于缓存与输出所述数字信号,以及用于输出所述计时触发信号;
总线接口,电连接所述包装电路与外部DAC,用于将所述数字信号与所述计时触发信号传送给所述外部DAC。
6.如权利要求4所述的控制电路,其特征在于,其中所述控制电路为单一颗芯片,且所述控制电路还包括内部DAC,所述信号转换器为所述内部DAC,且所述内部DAC电连接所述计时触发器。
7.如权利要求4所述的控制电路,其特征在于,其中所述信号转换器控制单元还用以设定所述特定事件与所述计时触发信号的定期触发时间,以及所述信号转换器控制单元还用于控制所述开关的所述输入端与所述输出端之间的导通。
8.如权利要求4所述的控制电路,其特征在于,所述控制电路还包括:
参考信号供应器,电连接所述模拟比较器的所述第一输入端,用以提供所述模拟参考信号,其中所述模拟参考信号选自内部参考电压、外部参考电压与能隙电压的其中之一。
9.如权利要求4所述的控制电路,其特征在于,其中所述控制电路是包括所述模拟比较器的运算电路,所述运算电路运行固件程序代码,以组态出所述开关、所述信号转换器控制单元、所述事件触发器与计时触发器;或者,所述开关、所述信号转换器控制单元、所述事件触发器与计时触发器是通过多个硬件电路所实现者。
10.一种可用于信号转换器的校正方法,其特征在于,在自动校正模式下执行于具有模拟比较器的运算电路中,且所述方法包括:
获取所述信号转换器进行转换的数字信号的初始值,其中所述信号转换器用于将所述数字信号转换,以产生模拟信号;
获取所述信号转换器根据所述数字信号输出的所述模拟信号,并通过所述模拟比较器比较所述模拟信号与模拟参考信号,其中所述数字信号的所述初始值对应于所述模拟参考信号;
根据比较信号增加或减少所述数字信号的数值,以更新所述数字信号;
将更新的所述数字信号输出给所述信号转换器;
获取对应于更新的所述数字信号的所述比较信号,以判断所述比较信号是否转态;
如果所述比较信号未转态,则根据所述比较信号继续增加或减少数字信号的数值;以及
如果所述比较信号转态,存储所述比较信号转态前或转态后的所述数字信号,以获取所述信号转换器的偏移量。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110127912A TWI774493B (zh) | 2021-07-29 | 2021-07-29 | 可用於信號轉換器的控制電路與校正方法 |
TW110127912 | 2021-07-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115694488A true CN115694488A (zh) | 2023-02-03 |
Family
ID=83807290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111196192.4A Pending CN115694488A (zh) | 2021-07-29 | 2021-10-14 | 可用于信号转换器的控制电路与校正方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230036211A1 (zh) |
CN (1) | CN115694488A (zh) |
TW (1) | TWI774493B (zh) |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000090549A (ja) * | 1998-09-16 | 2000-03-31 | Sony Corp | ディスク再生装置 |
US6310632B1 (en) * | 1998-10-19 | 2001-10-30 | International Business Machines Corporation | System and method for a graphical user interface including buddy dialogs |
US6667703B1 (en) * | 2002-08-30 | 2003-12-23 | Lsi Logic Corporation | Matching calibration for digital-to-analog converters |
US7573415B1 (en) * | 2008-02-01 | 2009-08-11 | Agere Systems Inc. | Area and power efficient analog to digital converter and methods for using such |
US8138822B1 (en) * | 2009-01-06 | 2012-03-20 | Marvell International Ltd. | Circuits and methods for calibrating switching current sources |
US8125360B1 (en) * | 2009-05-10 | 2012-02-28 | Cypress Semiconductor Corporation | On-chip calibration method |
US7978109B1 (en) * | 2010-02-18 | 2011-07-12 | Advantest Corporation | Output apparatus and test apparatus |
US8330632B2 (en) * | 2011-02-11 | 2012-12-11 | University Of Florida Research Foundation, Inc. | Self-healing analog-to-digital converters with background calibration |
WO2015049720A1 (ja) * | 2013-10-01 | 2015-04-09 | 富士通株式会社 | A/d変換器およびa/d変換器の校正方法 |
US9356615B1 (en) * | 2015-11-06 | 2016-05-31 | Inphi Corporation | Systems and methods for comparator calibration |
TWI591969B (zh) * | 2016-04-15 | 2017-07-11 | 瑞昱半導體股份有限公司 | 數位類比轉換器之校正電路及校正方法 |
CN105978303B (zh) * | 2016-06-29 | 2018-09-25 | 成都芯源系统有限公司 | 恒定导通时间控制的开关变换器及其自动校准方法 |
US10305361B2 (en) * | 2017-06-09 | 2019-05-28 | Qualcomm Incorporated | Low voltage input calibrating digital to analog converter |
TWI645680B (zh) * | 2017-09-28 | 2018-12-21 | 瑞昱半導體股份有限公司 | 類比至數位轉換裝置及其類比至數位轉換器校正方法 |
US20190211861A1 (en) * | 2018-01-08 | 2019-07-11 | Sheng Yang International Technology Co., Ltd. | Screw Apparatus |
TWI653835B (zh) * | 2018-06-20 | 2019-03-11 | 新唐科技股份有限公司 | 循序漸進式類比數位轉換器和其校正方法 |
TWI666880B (zh) * | 2018-11-16 | 2019-07-21 | 瑞昱半導體股份有限公司 | 應用在數位類比轉換器的校正方法及相關的電路 |
EP4125219A1 (en) * | 2021-07-27 | 2023-02-01 | Socionext Inc. | Current-mode circuits and calibration thereof |
-
2021
- 2021-07-29 TW TW110127912A patent/TWI774493B/zh active
- 2021-10-14 CN CN202111196192.4A patent/CN115694488A/zh active Pending
-
2022
- 2022-03-07 US US17/687,858 patent/US20230036211A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230036211A1 (en) | 2023-02-02 |
TWI774493B (zh) | 2022-08-11 |
TW202306325A (zh) | 2023-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200028977A1 (en) | Image data transmission system and image data transmission method | |
JP6832777B2 (ja) | 半導体装置 | |
US8988268B2 (en) | Analog-digital converter and analog-digital conversion method | |
KR101543245B1 (ko) | 에러 교정 장치와 이를 포함하는 메모리 장치와 데이터 처리 시스템 | |
JP4932619B2 (ja) | A/dコンバータ | |
US9087567B2 (en) | Method and apparatus for amplifier offset calibration | |
JP2005228336A (ja) | 多重データ出力を有するセンサ | |
US9496012B2 (en) | Method and apparatus for reference voltage calibration in a single-ended receiver | |
WO1999004226A1 (fr) | Capteur dote d'une fonction de reglage | |
CN115694488A (zh) | 可用于信号转换器的控制电路与校正方法 | |
KR100892687B1 (ko) | 반도체 집적회로의 온 다이 터미네이션 보정 장치 및 방법 | |
JPH08298462A (ja) | 半導体装置 | |
US9413568B2 (en) | Method and apparatus for calibrating an input interface | |
CN108829417B (zh) | 一种cpld的升级装置、方法、设备及存储介质 | |
US20140325300A1 (en) | Semiconductor device | |
JP5061587B2 (ja) | 半導体集積回路 | |
KR100549916B1 (ko) | 오디오 잭 감지 장치 | |
CN116419454A (zh) | 校正方法及电子装置 | |
CN111338896B (zh) | 一种基于fpga的状态机状态监控处理方法及系统 | |
JP7176289B2 (ja) | 通信装置 | |
JP2012253717A (ja) | Ad変換回路 | |
JP2008125003A (ja) | 遅延補正システム。 | |
JP3963135B2 (ja) | 不揮発性メモリのテスト制御方法 | |
KR0186166B1 (ko) | 씨디-롬 드라이버의 에러 검출장치 | |
KR20220118930A (ko) | Mipi rffe 어드레스 할당을 위한 방법 및 mipi rffe 디바이스 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |