JP2005228336A - 多重データ出力を有するセンサ - Google Patents

Abstract

【課題】本発明は、高分解能のセンサでもセンサと受信機間で高速度で確実なデータ伝送を行う方法を提供することを目的としている。
【解決手段】もとのデータワードをそれぞれ２以上の短いデータワードＭＳＮ，ＬＳＮに分割して、それらの短いデータワードＭＳＮ，ＬＳＮをデジタルアナログ変換器によりアナログ疑似信号へ変換し、それらのアナログ疑似信号を多重モードで、センサの出力と伝送パスを介して受信機の信号入力部へ転送し、信号入力部はデジタルアナログ変換器へ結合されて短いデータワードＭＳＮ，ＬＳＮのアナログ疑似信号に変換し、ビット数はセンサの対応する短いデータワードＭＳＮ，ＬＳＮのビット数により予め定められ、共に属する短いデータワードＭＳＮ，ＬＳＮのビットは正確なシーケンスでもとのデータワードに対応する受信側のデータワードへ再度結合されることを特徴とする。
【選択図】 図１

Description

本発明はセンサから受信機へデータを伝送する方法に関する。

センサは通常、数量の測定される場所に位置される。これは測定原理により必要とされるか、測定エラーおよび不確定さを最小に維持するように動作する。センサでは、温度、磁界、圧力、力、流量、充填レベルなどの測定される量は物理的信号に変換され、それはその後、受信装置に供給される。一般に、電気信号への変換が行われ、それらは特に受信機が適切なインターフェースを有するプロセッサであるならば、発生、送信、受信するのが容易である。送信される信号は応用に応じて、アナログまたはデジタル信号であることができる。デジタル信号は伝送パス上における干渉に対する感応性が少ないという利点を有するが、これにかかる代償は送信および受信端部と伝送パスにおける複雑性を増すことである。他方では、デジタル信号はしばしば関連するプロセッサの“信号シーン”に良好に適合し、それは後者の信号処理は同様にほとんどデジタルであるからである。

伝送パスの並列データラインおよびセンサと受信機端部での対応する並列接続を避けるために、データは直列に、即ち連続するデータストリームとしてまたはデータパケットにより別々に伝送される。最も簡単な形態では、データの個々のビットは２つの容易に弁別可能な論理状態により符号化され、伝送される。多数の既知の方法が存在し、最も広く知られている方法はパルス−コード変調（ＰＣＭ）とパルス−幅変調（ＰＷＭ）であり、これらは両者とも２進変調方法である。付加されることができる任意の搬送波変調はこの基本的に２進の変調方式を変更しない。

より長いデータワードの場合、直列データ伝送の１つの欠点は、伝送速度が比較的遅いので、伝送に時間が必要とされることである。長い信号ラインはパルスのエッジを丸めるので、それによって確実な検出はプロセッサのクロック速度と比較して著しく減少されたデータ速度を必要とする。一般的に、受信機の少なくとも関連するデータ入力はこの時間中に他のデータに対してブロックされ、最悪の場合、ブロックはさらにプロセッサ部分まで延長し、その後、これは例えば中断を許容できなくなる。

高速度でのデータ伝送の別の可能性は、伝送前にデジタルアナログ変換器によりデータをディスクリートな値でアナログ信号へ再変換し、この信号を伝送することである。これは並列のデータ伝送に対応する。受信機端部では、データはその後アナログデジタル変換器により個々の信号範囲から回復されることができる。一見して、明白に実行することはセンサのもとのアナログ出力信号を伝送することであるので、これは複雑であるように見える。しかしながら、センサ信号の処理、例えば濾波、補間、補償、レベル適合、等化等がセンサで行われるならば、これは関連されるパラメータおよびプログラムステップがデジタルメモリから検索可能であり、デジタル処理はオンチップコンピュータ装置で実行されるので、デジタルレベルでは非常に容易に達成される。伝送パス上の妨害変数は有効な信号パターンのステップ幅に匹敵するかそれよりも大きいので、高分解能のセンサ出力信号の場合、この伝送方法では問題に遭遇する。

本発明の目的は、高分解能のセンサが使用される場合であっても、高速度で特に確実なデータ伝送をセンサと受信機の間で行うことのできる方法を提供することである。

本発明は、伝送において、全てのデータが同時にアナログ信号、疑似信号に変換されるのではなくデータはセクションで変換されるという認識の下で予測される。結果的なアナログ信号はその後、多重モードで連続して伝送される。受信機端部では、伝送された疑似信号から決定されるビットは正確なシーケンスで共に接合され、それによって完全なデータワードがさらに処理するために利用可能である。

各多重セクションで伝送される多重セクションの数とデータの数は含まれる機能ユニットのそれぞれの特性と、予測される干渉にしたがう。干渉の影響が低いならば、これは干渉の影響が高い場合よりもさらにディスクリートに弁別可能な状態を許容する。限定されているケースでは、干渉の影響は非常に高いため多重伝送はもはや可能ではなく、各ビットは別々に伝送される必要がある。しかしながらこれは純粋に順次モードである。

受信機端部で、多重モードで伝送されるデータパケットは正確に再度組立てられなければならない。異なるデータパケットの識別を可能にする確実な割当てが存在しなければならない。これは多数の方法で実現されることができる。非常に簡単な解決策は共に帰属する単一データワードの多重セクション間の短いインターバルと、異なるデータワードを弁別するように動作する長いインターバルとによる識別である。この場合、共に帰属するデータパケットのオーダーは固定されている。

説明した多重伝送の大きな利点は、高分解能のセンサ信号でさえもプロセッサの低分解能のアナログデジタル変換器により処理されることができることである。１４ビットデータワードが２つの７ビットセクションに分割されるならば、プロセッサ中の１０ビットアナログデジタル変換器はこの信号を分解し、関連される７ビットを決定することができる。データワードの高次または低次位置に割当てられた第１の７ビットは第１のレジスタ中に配置される。第２の受信された信号では、データワードの低次または高次位置に割当てられた７ビットが決定され、第２のレジスタまたは第１のレジスタのフリーの位置に正確なシーケンスで記憶される。１４ビットワードの伝送はしたがって２つのステップで実行される。その後、１４ビットのデータワードとしてプロセッサでさらに処理が行われる。高い正確度の伝送の要求の１例は内燃エンジンにおける正確なスロットル位置の感知であり、これは静かなアイドリングの調節で必要である。

電子装置の供給電圧を通常５ボルトと仮定すると、０．２５と４．７５Ｖの間の出力電圧範囲がセンサで利用可能である。１０ビットの分解能がこの電圧範囲で得られるならば、最小の分解ステップである１つのＬＳＢ（最下位ビット）は電圧ステップ４．８８ｍＶに対応する。しかしながら、この伝送範囲が本発明にしたがって５ビットの２倍の多重伝送で使用されるならば、最小の分解能ステップＬＳＢは６２．２５ｍＶの電圧ステップに対応する。これはもとの分解能よりも約３０係数の増加である。

通常、２ステップによる伝送が十分であり、これは２つのセクションを識別する方法を簡単にすることをこの実例が示している。例えば、０．２５と４．７５Ｖの間の利用可能な電圧は２つの部分、即ち０．２５から２．２５Ｖおよび２．７５から４．７５Ｖに分割されることができる。その後、高次のビットは一方の範囲で伝送され、低次のビットは他方の範囲で伝送される。雑音の不感性は半分にされるが、約１５の前述の１０ビット信号の伝送例と同程度である。

それぞれのデータ範囲の規定またはリクエストも制御装置自体により行われる。制御装置はそのＩ／Ｏポートの１つを介してＶＳＳまたはＶＤＤ電位へ伝送ラインの負荷抵抗を接続する。この切換えはセンサ出力の適切な評価回路の電流方向の変化により検出され、所望のデータセクションの転送をトリガーする。データパケットを規定し、必要ならばそれをトリガーする別の可能性は、供給ラインＶＤＤまたはセンサの別の端末における信号を使用することである。例えばDE 198 19 265 C1には外部制御装置からのコマンド信号が供給電圧端子ＶＤＤを介してどのようにしてセンサへ供給されるかが記載されている。最も簡単な場合には、比較的高いＶＤＤ電圧値は高次のデータ転送をトリガーし、比較的低いＶＤＤ電圧値は低次のデータ転送をトリガーする。

センサにより測定される数量の変化速度が比較的遅いならば、高次の範囲のデータは変化しないで、低次の範囲のデータだけが変化する。その場合、変化が高次のデータ範囲で生じるまで、低次のデータ範囲の変化だけを伝送することが適切である。伝送が２つの範囲で行われるならば、伝送されているデータセクションについての識別が保証され、そうでなければ他の種類の識別がこれを確実にしなければならない。この方法はさらに伝送速度を増加し、制御装置の占有を減少させる。

本発明および更に有効な特徴を添付図面を参照してさらに詳細に説明する。
図１は、表の形態で１４ビット出力信号を示している。２進数を規定する０から１３ビットのビット範囲は１６．３８４の弁別可能な信号範囲に対応する。示されている例では、センサ信号値は１０進数Ｄｅｃ．５２４１であると仮定され、関連される二進値は“値”の下で与えられている。この２進数が２つの７ビット範囲に分割されるならば、右側の“値”の列で与えられている新しい２進値ＭＳＮとＬＳＮが得られる。ＭＳＮは“最上位桁ニブル”を表し、ＬＳＮは“最下位ニブル”を表す。１０進数では、ＭＳＮは値４０に対応し、ＬＳＮは値１２１に対応する。以下の説明および特許請求の範囲では、これらのサブ範囲ＭＳＮとＬＳＮは“短いデータワード”として示される。右下部の式は、１０進数のＭＳＢ値４０が加重係数１２８の適用によりＬＳＢ値に関して前もって増加されるならば、２つの短いデータワードが加算的にもとの１０進数値Ｄｅｃ．５２４１に再度結合されることができることを示している。

図２では、１０進数値５２４１は０から５Ｖの範囲の出力電圧にマップされ、全範囲は１０進数値１６，３８４に対応している。０から５Ｖの電圧範囲はここでは簡単にするために示されているが、実際では勿論、これらの値はＶＤＤ＝５Ｖの供給電圧に到達しない。１０進数値５２４１では、１．６００Ｖの電圧値が得られる。図３は関連する短いデータワードＭＳＮとＬＳＮの電圧値を示している。１０進数の表記では、値はそれぞれＤｅｃ．＝４０と１２１である。分割の結果として、１２８ボルト値だけが各ケースで弁別される必要があるので、短いデータワードＭＳＮとＬＳＮの１０進数値４０と１２１はそれぞれ１．５６３Ｖと４．７２７Ｖに対応する。

図４は角度値を測定するためのセンサのアナログ出力信号Ｖ_out を示している。−６０゜から＋６０゜までの角度αは線形に電圧値に関連している。

図５はそれぞれ４．７２７Ｖと１．５６３Ｖの異なる電圧レベルＶ_out として図１の短いデータワードＬＳＮとＭＳＮの連続的な伝送を時間図で示している。約０．２ｍｓの信号の短い転移ではＬＳＮからＭＳＮへ変化する。この実施形態では、この変化はセンサ出力において伝送線上の電流の方向が逆になることを検出することにより開始され、これは例えばＶＳＳからＧＮＤまたはＶＤＤへの負荷抵抗ＲＬの切換えにより生じる。

これを実現する１例が図６に示されている。センサ１は伝送パス３に接続されているその信号出力２を有し、伝送バス３は例えば１０キロオームの負荷抵抗ＲＬを含んでいる。伝送パス３と反対側の負荷抵抗の端部は受信機４、例えば制御装置のＩ／Ｏポートに接続され、その出力電位をＶＳとＶＤＤ間で切換えることができ、したがってセンサ１でそれぞれの短いデータワードの出力をアナログ疑似信号として制御する。受信機４におけるアナログ疑似信号の評価、即ちそのデジタル化はアナログデジタル変換器５により実行される。

図７は別の、短いデータワードの外部トリガーを行う別の構成の概略を示している。制御は供給電圧ＶＤＤを介して行われ、これは適切な方法でＩ／Ｏポートを介して制御装置４により変調される。過電圧と不足電圧＋／−ΔＵまたは異なる過電圧のいずれが使用されるかはセンサ１の検出回路に依存している。この場合、負荷抵抗は固定した電位、例えばＶＤＤに結合されている。

短いデータワードＭＳＮとＬＳＮの区別が異なる電圧範囲Ｖ_out により行われるならば、図６または７による識別はもちろん、必要ではない。その場合、識別は検出される電圧範囲により受信機４で純粋に受動的に行われ、デジタル変換器５による場合とは異なっている。

図８はセンサ１の１実施形態の機能ユニットをブロック図の形態で示している。感知エレメント６はそのアナログ測定信号をアナログデジタル変換器７へ供給する。その後の処理は回路ブロック８でデジタル的に実行される。パラメータまたはプログラムのステートメントがこれに必要とされるならば、これらは中間結果等も保持するメモリ９から取出されることができる。処理の結果はブロック８のデジタル出力信号、即ちマルチビットデータワードであり、これは受信機（図示せず）へ伝送される。回路ブロック10では、このデータワードは２つの短いデータワードＭＳＮとＬＳＮへ分割され、レジスタ11と12に一時的に記憶される。電子スイッチ装置13により、２つのレジスタの内容は正確な時間にデジタルアナログ変換器15に切換えられ、このデジタルアナログ変換器15は短いデータワードＭＳＮとＬＳＮをそれぞれのアナログ疑似信号へ変換し、増幅器16を介してセンサ１の出力端末ヘ転送される。必要な電源および制御ラインとクロック発生器は図を簡単にする目的で示されていない。個々の機能ユニットが適切な回路またはプログラムにより全体的に構成されても、または部分的に構成されても本発明の技術的範囲内に含まれる。

１４ビットを２つの７ビットワードに分割することを示す説明図。 アナログ出力範囲を示す図。 関連するアナログ疑似信号の出力範囲を示す図。 角度測定に対するアナログセンサ信号の特性図。 図３の疑似信号の伝送のタイミング図。 切換え可能な負荷を有する伝送リンクを示す概略図。 電源を介するセンサの制御を示す概略図。 センサの機能ユニットを示すブロック図。

Claims (11)

1. センサから受信機へデータを伝送する方法において、
   もとのデータワードをそれぞれ２以上の別々の短いデータワード（ＭＳＮ，ＬＳＮ）に分割し、それによってそれぞれのビット数はもとのデータワードのビット数よりも小さくされており、
   別々の短いデータワード（ＭＳＮ，ＬＳＮ）は第１のデジタルアナログ変換器によりそれぞれのアナログ疑似信号へ変換され、
   それらのアナログ疑似信号は多重モードで、センサの出力および伝送パスを通って受信機の信号入力部へ転送され、
   信号入力部は第２のデジタルアナログ変換器へ結合され、この第２のデジタルアナログ変換器はアナログ疑似信号を受信側の短いデータワード（ＭＳＮ，ＬＳＮ）に変換し、ビット数は前記センサの対応する短いデータワード（ＭＳＮ，ＬＳＮ）のビット数により予め定められ、
   共に属する短いデータワード（ＭＳＮ，ＬＳＮ）のビットは正確なシーケンスでもとのデータワードに対応する受信側のデータワードへ再度結合されることを特徴とするデータ伝送方法。
2. 高次の短いデータワード（ＭＳＮ）のデータが連続するデータワード間で変化しない場合には、短いデータワード（ＭＳＮ，ＬＳＮ）は変更された多重モードで伝送されることを特徴とする請求項１記載の方法。
3. 変更された多重モードにおいて、低次の短いデータワード（ＬＳＮ）だけが伝送されることを特徴とする請求項２記載の方法。
4. 共に属するか共に属さない短いデータワード（ＭＳＮ，ＬＳＮ）の区別は異なる長さのインターバルによって行われることを特徴とする請求項１乃至３のいずれか１項記載の方法。
5. 区別のために、短いデータワード（ＭＳＮ，ＬＳＮ）は別々のセンサ出力範囲を割当てられていることを特徴とする請求項１乃至４のいずれか１項記載の方法。
6. 区別のために、短いデータワード（ＭＳＮ，ＬＳＮ）はセンサ出力中の電流の別々の方向を割当てられていることを特徴とする請求項１乃至４のいずれか１項記載の方法。
7. 電流の別々の方向は伝送パスの切換え可能な負荷抵抗（ＲＬ）により発生され、伝送パスから離れたその端部は上位電圧（ＶＤＤ）と下位電圧（ＶＳＳ）との間で切換え可能であることを特徴とする請求項１乃至６のいずれか１項記載の方法。
8. 負荷抵抗（ＲＬ）の切換えは受信機のＩ／Ｏポートにより行われることを特徴とする請求項１乃至７のいずれか１項記載の方法。
9. 短いデータワード（ＭＳＮ，ＬＳＮ）は制御信号により規定された方法で受信機から検索可能であることを特徴とする請求項１乃至４のいずれか１項記載の方法。
10. 制御信号は別々の入力または電源端子（ＶＤＤ）を通ってセンサに与えられることを特徴とする請求項１乃至９のいずれか１項記載の方法。
11. センサ信号から形成されるデータワードを受信機(4) へ送信するためデータ出力を有するセンサ(1) において、
    各もとのデータワードを２以上の別々の短いデータワード（ＭＳＮ，ＬＳＮ）に分割して、もとのデータワードよりも小さいビット数にする装置(10 、11、12) と、
    前記装置(10 、11、12) に接続され、制御装置(14)により制御されて時間的にアナログ疑似信号を分割する多重化装置(13)と、
    多重化装置(13)に後続する信号パス中に配置され、別々の短いデータワード（ＭＳＮ，ＬＳＮ）をそれぞれのアナログ疑似信号に変換するデジタルアナログ変換器(15)と、
    多重化装置(13)とセンサ(1) の出力との間に配置され、伝送に必要なパワーを供給するの増幅器(16)とを具備していることを特徴とするセンサ。

Images