JP2008104066A - 信号伝送装置 - Google Patents
信号伝送装置 Download PDFInfo
- Publication number
- JP2008104066A JP2008104066A JP2006286322A JP2006286322A JP2008104066A JP 2008104066 A JP2008104066 A JP 2008104066A JP 2006286322 A JP2006286322 A JP 2006286322A JP 2006286322 A JP2006286322 A JP 2006286322A JP 2008104066 A JP2008104066 A JP 2008104066A
- Authority
- JP
- Japan
- Prior art keywords
- station device
- slave station
- read
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Abstract
【課題】信号伝送装置を簡易な回路により構成し、且つ、省線化を図る。
【解決手段】1台の親局装置30と、端末に素子S、Aが接続される複数の子局装置40、42とがデータ線60によりバス型に接続された信号伝送装置20において、前記親局装置は、電圧値が鋸歯形状で周期的に漸増又は漸減するアドレス信号を発生させる鋸波発生器32を備え、前記子局装置は、前記鋸波発生器からのアドレス信号の漸増区間又は漸減区間における電圧値が自局に割り当てられた電圧範囲内であるか否かを判定する判定手段44と、該判定手段により前記アドレス信号の電圧値が自局に割り当てられた電圧範囲内であると判定された場合に、端末に接続された前記素子を、前記データ線を介して前記親局装置に対して応答させる手段46、48と、を備える。
【選択図】図2
【解決手段】1台の親局装置30と、端末に素子S、Aが接続される複数の子局装置40、42とがデータ線60によりバス型に接続された信号伝送装置20において、前記親局装置は、電圧値が鋸歯形状で周期的に漸増又は漸減するアドレス信号を発生させる鋸波発生器32を備え、前記子局装置は、前記鋸波発生器からのアドレス信号の漸増区間又は漸減区間における電圧値が自局に割り当てられた電圧範囲内であるか否かを判定する判定手段44と、該判定手段により前記アドレス信号の電圧値が自局に割り当てられた電圧範囲内であると判定された場合に、端末に接続された前記素子を、前記データ線を介して前記親局装置に対して応答させる手段46、48と、を備える。
【選択図】図2
Description
本発明は、信号伝送装置に関する。特に、簡易な回路構成で、省線化及び小型化を図ることができる信号伝送装置に関するものである。
一般に、ロボットや部品実装機(チップマウンタ)やNC等の機械では、システムの状態を検知するセンサや、駆動源としてエアの流れを制御する電磁弁等の駆動素子(アクチュエータ)がシステムの重要な部品として用いられている。これらの部品の動作情報はON又はOFFの1ビットのデータ(1と0)によって表されることが多く、これらセンサや駆動素子の一般的な配線は、図1に示すような信号伝送装置10において、各センサS又は駆動素子である各電磁弁Aが、これらをコントロールする制御回路12に対して1対1に接続されている。
このために機械に取付けられているセンサSや電磁弁Aの総数と同じ本数のデータ伝送用の束線6が必要となるため、省配線化する場合は、シリアル通信方式が用いられているのが一般的である。
例えば、特許文献1には、シリアル情報の中に、スタート信号と、出力ビット、応答ビット、入力ビットから構成されるデータを入力用又は出力用の子局の数だけアドレスの順に並べて構成されるデータ部とを設け、親局が子局に対して信号を伝送し、子局においてこれを解読して各子局に対応した入出力動作を行う技術が記載されている。
又、特許文献2には、複数のセンサのそれぞれを、各センサごとに固有の抵抗値を持ち、かつ、検知信号を出力しているセンサの組み合わせに応じて異なる合成抵抗値を示す抵抗器により重み付けをすることにより、センサとその設置位置との対応関係を抵抗器により識別する技術が記載されている。
しかしながら、シリアル通信方式を用いた省配線化では、通信プロトコルの制御方法が複雑であり、通信専用の制御回路を組み込んだカスタムICやCPLD(Complex Programmable Logic Device)などを実装した通信基板を各センサSや電磁弁A毎に取付けて通信を行う必要があるため、回路基板は高価になり、しかも小型化が難しいのが現状である。
更に、各センサSや電磁弁Aに使用する電源は24Vであるが、カスタムICやCPLDに使用する電源は1.5〜5Vであるため、信号線の他に、複数の電源と、そのための複数の電源線が必要になってしまう。
又、特許文献1の技術の場合は、センサ側にタイミング制御回路やカウンタ回路などを設ける必要があり、データ伝送の制御に専用のCPUを用いる必要があるために、高価で小型化が難しく実用面での問題があった。
又、特許文献2の技術の場合は、微小電圧の変化を検出してセンサのON/OFF状態を判定するため、アナログ信号のノイズ対策や高分解能で高精度精度の電圧変位の測定が要求され、高価なA/D変換器とシールドケーブルとが必要となり、実用面で問題があった。又、この特許文献2の方式では、センサの状態を読込むことはできるが、同一の信号線で電磁弁等の駆動素子への駆動信号を伝送できないという点もあった。
本発明は、前記従来の問題点を解消するべくなされたもので、信号伝送装置を簡易な回路により構成し、省線化及び小型化を図ることを課題とする。
本発明は、1台の親局装置と、端末に素子が接続される複数の子局装置とがデータ線によりバス型に接続された信号伝送装置において、前記親局装置は、電圧値が鋸歯形状で周期的に漸増又は漸減するアドレス信号を発生させる鋸波(又はランプ波)発生器を備え、前記子局装置は、前記鋸波(又はランプ波)発生器からのアドレス信号の漸増区間又は漸減区間における電圧値が自局に割り当てられた電圧範囲内であるか否かを判定する判定手段と、該判定手段により前記アドレス信号の電圧値が自局に割り当てられた電圧範囲内であると判定された場合に、端末に接続された前記素子を、前記データ線を介して前記親局装置に対して応答させる手段と、を備えたことで、前記課題を解決したものである。
前記素子は、センサ又は駆動素子とすることができる。
又、前記親局装置と子局装置とが、共通の電源により駆動されるようにしてもよい。
本発明によれば、親局装置の鋸波(又は、ランプ波)発生器から伝送されるアドレス信号の漸増区間又は漸減区間における電圧範囲を割り振ることで、複数のセンサからの信号や、複数の駆動素子への信号の伝送を1本のデータ線により実現することができるので、省配線化が容易になる。又、各子局装置に対して信号伝送のために個別のCPUや複雑なデジタル素子を使わなくても、基準クロックに同期した鋸波発生回路等で親局装置を構成でき、子局装置は簡易な回路構成で実現できる判定手段及び応答手段の構成になるので、基板の省スペース化が容易になる。
更に、親局装置及び子局装置を1つの電源で動作させることができるため、複数の電圧源を必要とする場合に比べ、電源用の配線が少なくて済む。
又、簡易な回路構成で実現できるため、安価な信号伝送方式を実現することができる。
以下、図面を参照して、本発明の実施形態について説明する。
図2に示す如く、本発明に係る信号伝送装置20は、親局装置30と、端末にセンサS等の素子が接続された読込型子局装置40と、電磁弁A等の駆動素子が接続された書込型子局装置42と、これらに電力を供給する共通の電源50とを備え、前記親局装置30と子局装置40、42とがデータ線60及びアドレス線62により各々バス型に接続されている。
前記親局装置30は、アドレス信号を発生させるための鋸波(又は、ランプ波)発生器(以下、単に鋸波発生器と称する)32を備え、アドレス線62に電圧値が鋸歯形状で周期的に漸増して急減するアドレス信号を伝送するようになっている。
前記読込型子局装置40には、各々アドレス信号の漸増区間における電圧値が自局に割り当てられた電圧範囲内であるか否かを判定する判定手段44と、この判定手段44により、アドレス信号の電圧値が自局に割り当てられた電圧範囲内であると判定された場合に、端末に接続されたセンサSを、データ線60を介して親局装置30に対して応答させる応答手段46とを有している。
又、前記書込型子局装置42には、前記読込型子局装置40と同様の判定手段44と、この判定手段44によりアドレス信号の電圧値が自局に割り当てられた電圧範囲内であると判定された場合に、端末に接続された電磁弁Aを、データ線60を介して親局装置30に対して応答させる応答手段48とを有している。
(第1実施形態)
次に、本発明に係る第1実施形態の信号伝送装置における親局装置30及び読込型子局装置40の具体的な回路構成について図3に基づき説明する。
次に、本発明に係る第1実施形態の信号伝送装置における親局装置30及び読込型子局装置40の具体的な回路構成について図3に基づき説明する。
図3は、10個の読込型子局装置40がバス型に接続された信号伝送装置22の場合の接続例で、親局装置30及び読込型子局装置40の回路例が示されている。親局装置30のコントロール基板は、信号伝送装置22の全体の同期を取るための基準クロック回路34と、鋸波発生器32と、部品実装機等の本体に備え付けられたCPUの専用ポートの一つに割り当てられたシフトレジスタのI/Oポート36とを備えている。
前記基準クロック回路34の出力は、鋸波発生器32及びI/Oポート36に入力され、この鋸波発生器32において、基準クロックに基づいたアドレス信号用の鋸波(ランプ波)を発生するようになっている。更に、I/Oポート36のシフトレジスタのビットをシフトさせる鋸波発生器32の出力は、アドレス線62を介して各子局装置40に伝送される。
前記I/Oポート36は、データ線60を介して読込型子局装置40からのデータを受信し、バッファに一時保持し、接続された部品実装機など機械の本体のCPUにより、センサSからの情報を読取れるようになっている。なお、シフトレジスタで構成されているI/Oポート36は、読込型子局装置40からのデータを読込むときは、ポート読込みデータ方向D1にシフトしてデータを記憶する。
図3に示される如く、読込回路に当たるREAD基板を備えた読込型子局装置40は、上述の判定手段44と応答手段46とを備え、前記判定手段44は、2つの基準電圧源52と、比較回路(コンパレータ回路)54と、EXOR(排他的論理和)回路56とを具備し、前記応答手段46は、オープンコレクタNAND回路(以下、NAND回路と称する)58を具備している。
前記比較回路54の入力端の各々に、2つの基準電圧源52とアドレス線62とが接続され、基準電圧源52の電圧値と、親局装置30の鋸波発生器32からのアドレス信号の電圧値とを比較できるようになっている。
前記比較回路54の各コンパレータの出力が、EXOR回路56に入力され、この出力がNAND回路58に入力されるようになっている。
前記NAND回路58には、前記EXOR回路56の出力と、センサSなどの読込み素子の出力とが接続されていて、センサSを親局装置30に対して応答させるゲートの機能を有している。
又、各読込型子局装置40に所定の電圧範囲が割り当てられており、例えば、図3に示される如く、「READ基板1」は基準電圧値V1及びV2の基準電圧源52を備え、「READ基板2」は基準電圧値V2及びV3の基準電圧源52を備えている。
前記基準電圧源52の基準電圧値は、電源50の電圧を抵抗で分圧する等により実現され、可変抵抗により基準電圧値が設定できるようになっている。なお、上述の各回路は、図2に示した共通の電源50により、駆動されている。
次に、読込型子局装置40の読込み回路の動作を、図4の読込みタイミングチャートに基づきで説明する。
図4で示される如く、鋸波は、基準クロック回路34の基準クロックに基づき、鋸波発生器32により発生させたものである。この図では最初の鋸波の漸増区間(A〜B)において、I/Oポート36のREADポート#1、#2、及び、#10に接続するセンサS1、S2、S10、がON(センサ出力信号がON)で、その他のREADポートに接続するセンサS3〜S9がOFF(センサ出力信号がOFF)の状態を示している。次に、図中2番目の鋸波の漸増区間(C〜D)では、READポート#1、及び、#10に接続するセンサS1、S10がONで、その他のREADポートに接続するセンサS2〜S9がOFFの状態を示している。なお、ポート番号0の位置で、鋸波は一度リセットされている。
鋸波発生器32において、電圧の上がり始めのスタート時点では、鋸波の電圧レベルが「READ基板1」の比較回路54の基準電圧値V1、V2よりも低いので、EXOR回路56の出力は0となり、センサSの出力が、“0”又は“1”であっても、NAND回路58の出力は“1”である。
次に、鋸波の電圧レベルが基準電圧値V1を超えると、EXOR回路56の出力は“1”になり、センサSの出力が“1”のとき、NAND回路58の出力は“0”となり、図4に示される如く、I/Oポート36のポート読込データの値は“1”から“0”になる。
更に、鋸波の電圧レベルが基準電圧値V2を超えるとEXOR回路56の出力は“0”に戻り、NAND回路58の出力は“1”となり、図4に示される如く、I/Oポート36のポート読込データの値は“0”から“1”に戻る。
なお、I/Oポート36の読込データを読込むタイミングは、信号値が安定している、例えば、各センサSに割り当てられている期間の中間のところで行う。図4においては、基準クロックが立ち上がるタイミングで読込む。
このように読込型子局装置40の2つの基準電圧源52の電圧値を鋸波の2点間の電圧レベルに割り当てることで、データ線60への応答が時間的に割り振られ、この期間が読込型子局装置40のアウトプットエネーブル期間になり、センサSの出力状態の読み出しが可能となるようになっている。
即ち、読込型子局装置40の「READ基板1」、「READ基板2」、・・・「READ基板10」の各々の基準電圧源52を、0<V1(=最小電圧値)<V2、V2<V3、・・・V10<V11(=最大電圧値)として鋸波の電圧勾配に対して割り当てることで、各読込型子局装置40のセンサSの状態を同一のデータ信号線60上で読出し、識別することができる。
又、共通の電源50により電力が供給されているので、電源50の電源電圧が変動しても、各回路が同じように影響を受けるので、アドレス信号の割り当てに対する影響が少なく、本実施形態の信号伝送装置22は、ノイズに対する頑健性を有している。
次に、ポート読込みのタイミングについて、図5に基づき説明する。
読込型子局装置40の各READ基板からのセンサ出力信号は、READ基板内部の基準電圧や比較回路54の誤差によりポート読込みデータにタイミング誤差を生じさせる。
図中Vrは、基準電圧の差Vn+1−Vnで、このVrにより生じるセンサ出力信号のタイミング幅をTrとする。TrはI/Oポート読込みデータのタイミング幅に一致している。ここで、Vrは基準電圧Vnの誤差及びVn+1の誤差を含んでおり、この誤差はTrのタイミング誤差Trn及びタイミング誤差Trn+1となる。
ポート読込みデータをI/Oポート36のシフトレジスタに書込むタイミングを、基準クロックの立ち上がりエッジで行うようにすれば、基準電圧Vnの誤差及びVn+1の誤差がそれぞれの基準電圧の±50%(1/2タイミング幅)未満になり、各READ基板からのセンサ出力信号をシフトレジスタにより正しく書込むことができる。
なお、基準クロックは基本クロックをn分周して作る。図5の基準クロックは基本クロックを2分周にした例である(後述の図8で詳説)。
(第2実施形態)
次に、本発明に係る第2実施形態の信号伝送装置における書込型子局装置42の具体的な回路構成について図6に基づき説明する。図6は、10個の書込型子局装置42がバス型に接続された信号伝送装置24の接続例で、書込型子局装置42の回路例が示されている。
次に、本発明に係る第2実施形態の信号伝送装置における書込型子局装置42の具体的な回路構成について図6に基づき説明する。図6は、10個の書込型子局装置42がバス型に接続された信号伝送装置24の接続例で、書込型子局装置42の回路例が示されている。
図6に示される如く、親局装置30は、第1実施形態のものと同様で、書込み回路に当たるWRITE基板を備えた書込型子局装置42は、第1実施形態の読込型子局装置40と、比較回路54等といった構成要素は同じであるが、主に接続の仕方が異なり、応答手段48のNAND回路58の入力端にNOT回路を介してデータ線60が接続され、出力端に電磁弁Aなどの駆動素子が接続されている点が異なる。
このように、通信の対象が書込型子局装置42の場合には、読込型子局装置40と共通のデータ線60を介してON/OFF情報を電磁弁Aに送信できるようになっている。
なお、親局装置30のI/Oポート36で動作させたい電磁弁Aの情報をパラレルデータとして基準クロックに同期したシフトレジスタに書込んでおき、図6のポート書込み方向D2にシフトしてデータを出力するようになっている。又、電磁弁AとNAND回路58の間には、図示しないがフリップフロップ回路又はラツチ回路等が挿入され、トリガ信号で電磁弁Aの開閉状態を切り換えるようになっている。
次に、前記書込型子局装置42の書込み回路の動作を図7の書込みタイミングチャートに基づき説明する。
まず、機械本体のCPUにより、動作させたい電磁弁Aなど駆動素子の情報をパラレルデータとして、基準クロックに同期したI/Oポート36のシフトレジスタに書込んでおく。
図7では最初の鋸波の漸増区間(A〜B)において、I/Oポート36のWRITEポート#1、#2、及び、#10に接続する電磁弁A1、A2、A10をON(ポート選択信号をON)にし、その他のWRITEポート#3〜#9に接続する電磁弁A3〜A9をOFF(ポート選択信号をOFF)にする。次に、図中2番目の鋸波の漸増区間(C〜D)において、WRITEポート#1及び#10に接続する電磁弁A1、A10をONにし、その他のWRITEポート#2〜#9に接続する電磁弁A2〜A9をOFFにしている。
鋸波発生器32において電圧の上がり始めでは、鋸波の電圧レベルが「WRITE基板1」の比較回路54の基準電圧値V1、V2よりも低いので、EXOR回路56の出力は0となり、データ線60の信号が“0”又は“1”であっても、NAND回路58の出力は“1”である。
次に、鋸波の電圧レベルが基準電圧値V1を超えると、EXOR回路56の出力は“1”になり、データ線60の信号が“0”になって、NAND回路58の入力端が“1”となると、NAND回路58の出力が“1”から“0”になる。
更に、鋸波の電圧レベルが基準電圧値V2を超えると、EXOR回路56の出力は“0”にもどり、データ線60の信号によらず、NAND回路58の出力は“1”となる。例えば、電磁弁Aの入力端に、トリガフリップフロップが挿入されている場合は、このタイミングで、電磁弁Aの状態が切り換わる。
このように書込型子局装置42の2つの基準電圧源52を鋸波の漸増区間の2点間の電圧レベルに割り当てることで、データ線60への応答が時間的に割り振られ、この間が書込型子局装置42のアウトプットエネーブル期間になり、基準クロックに同期し、I/Oポート36の書込みデータに従って電磁弁Aの開閉状態の切り換えが可能となる。
即ち、書込型子局装置42の「WRITE基板1」、「WRITE基板2」、・・・「WRITE基板10」の各々の基準電圧源52を0<V1(=最小電圧値)<V2、V2<V3、・・・V10<V11(=最大電圧値)として鋸波の電圧勾配に割り当てることで、各基板の電磁弁Aの開閉状態を同一のデータ線60を通して切り換えることができる。
又、第1実施形態と同様に電源50の電圧が変動しても、影響を受けにくい。
次に、ポート書込みのタイミングについて図8に基づいて説明する。
書込型子局装置42の各WRITE基板からのポート選択信号は、WRITE基板内部の基準電圧や比較回路の誤差によりタイミング誤差を生じさせる。
図中のVwは基準電圧の差Vn+1−Vnで、このVwにより生じるポート選択信号のタイミング幅をTwとする。TwはI/Oポート書込みデータのタイミング幅に一致している。ここで、Vwは基準電圧のVnの誤差及びVn+1の誤差を含んでおり、この誤差はTwのタイミング誤差Twn及びタイミング誤差Twn+1となる。基準クロックは基本クロックをn分周して作る。図8の基準クロックは基本クロックを2分周した例である。
I/Oポート36のシフトレジスタから書込型子局装置42のWRITE基板に出力されるポート書込み信号のタイミングを、基準クロックの立ち上がりエッジに同期させたポート書込み信号として出力し、タイミング幅を基本クロックの半周期にとれば、基準電圧Vnの誤差及びVn+1の誤差が、それぞれ基準電圧の±25%(1/4タイミング幅)未満になり、各WRITE基板へのポート書込みをより正しく行うことができる。
なお、基準クロックは基本クロックをn分周して作るが、このn数を上げて4分周、8分周、・・・にすることで、更に基準電圧の誤差のマージンを向上させることができる。
(第3実施形態)
次に、本発明に係る第3実施形態の信号伝送装置について図9に基づき説明する。
次に、本発明に係る第3実施形態の信号伝送装置について図9に基づき説明する。
図9は、第1及び第2実施形態と同様の回路構成である読込型子局装置40と書込型子局装置42とが、例えば、各5個ずつ親局装置30にバス型に接続された信号伝送装置26の場合の様子を示すブロック図である。
このように、1本のデータ線60及び1本のアドレス線62に、読込型子局装置40と書込型子局装置42とが混在して接続されている。そして、読込型子局装置40の「READ基板1」には、基準電圧値V1及びV2の基準電圧源52が、・・・「READ基板5」には、基準電圧値V5及びV6の基準電圧源52が、書込子局装置42の「WRITE基板1」には、基準電圧値V6及びV7の基準電圧源52が、・・・「WRITE基板5」には、基準電圧値V10、V11の基準電圧源52が、各々備えられ、アドレス信号の電圧値が自局に割り当てられた電圧範囲内であると判定できるようになっている。
次に、本実施形態における動作を図10のタイミングチャートに基づき説明する。
図10で示される如く、最初の鋸波の漸増区間(A〜B)即ち、READ基板専用期間において、I/Oポート36のREADポート#1、#2に接続するセンサS1、S2がONで、その他のREADポートに接続するセンサS3〜S5がOFFの状態を示している。
次に、図中2番目の鋸波の漸増区間(C〜D)即ち、WRITE基板専用期間において、WRITEポート#5に接続する電磁弁A5をONにし、その他のWRITEポート#1〜#4に接続する電磁弁A1〜A4をOFFにしている。なお、READ基板専用期間及びWRITE基板専用期間を交互又は任意に繰り返す。
各回路の基本動作は、第1及び第2実施形態と同じであるが、図10に示される如く、データ線60上のセンサSからの信号と電磁弁Aの駆動信号とを、鋸波の電圧値により時間的に、割り振ることができ、1本のデータ線60により、信号を伝送できる。
なお、本発明に係る実施形態の比較回路54やEXOR回路56等は、数個のトランジスタ等で実現できるので、読込型子局装置40及び書込型子局装置42の回路は、簡易に構成でき、小型化も図れる。
又、鋸波発生器32からのアドレス信号は、第1及び第2実施形態のように漸増区間及び急減区間を備えた信号の他に、漸減区間及び急増区間を備えた信号でもよい。
20、22、24、26…信号伝送装置
30…親局装置
32…鋸波発生器
40…読込型子局装置(子局装置)
42…書込型子局装置(子局装置)
44…判定手段
46、48…応答手段(応答させる手段)
50…電源
60…データ線
S…センサ(素子)
A…電磁弁(駆動素子、素子)
30…親局装置
32…鋸波発生器
40…読込型子局装置(子局装置)
42…書込型子局装置(子局装置)
44…判定手段
46、48…応答手段(応答させる手段)
50…電源
60…データ線
S…センサ(素子)
A…電磁弁(駆動素子、素子)
Claims (3)
- 1台の親局装置と、端末に素子が接続される複数の子局装置とがデータ線によりバス型に接続された信号伝送装置において、
前記親局装置は、電圧値が鋸歯形状で周期的に漸増又は漸減するアドレス信号を発生させる鋸波発生器を備え、
前記子局装置は、前記鋸波発生器からのアドレス信号の漸増区間又は漸減区間における電圧値が自局に割り当てられた電圧範囲内であるか否かを判定する判定手段と、該判定手段により前記アドレス信号の電圧値が自局に割り当てられた電圧範囲内であると判定された場合に、端末に接続された前記素子を、前記データ線を介して前記親局装置に対して応答させる手段と、を備えたことを特徴とする信号伝送装置。 - 前記素子が、センサ又は駆動素子であることを特徴とする請求項1に記載の信号伝送装置。
- 前記親局装置と子局装置とが、共通の電源により駆動されることを特徴とする請求項1に記載の信号伝送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006286322A JP2008104066A (ja) | 2006-10-20 | 2006-10-20 | 信号伝送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006286322A JP2008104066A (ja) | 2006-10-20 | 2006-10-20 | 信号伝送装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008104066A true JP2008104066A (ja) | 2008-05-01 |
Family
ID=39438032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006286322A Pending JP2008104066A (ja) | 2006-10-20 | 2006-10-20 | 信号伝送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008104066A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106054845A (zh) * | 2016-07-15 | 2016-10-26 | 常州灵骏机器人科技有限公司 | 基于工业以太网的服务机器人控制系统 |
-
2006
- 2006-10-20 JP JP2006286322A patent/JP2008104066A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106054845A (zh) * | 2016-07-15 | 2016-10-26 | 常州灵骏机器人科技有限公司 | 基于工业以太网的服务机器人控制系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3086236B1 (en) | Bus communications with multi-device messaging | |
JP4745679B2 (ja) | 多重データ出力を有するセンサ | |
KR0161668B1 (ko) | 단일 가요성 와이어 버스를 갖는 마스터-슬레이브 데이타 전송 시스템 | |
US7260657B2 (en) | Serial data transferring apparatus | |
US20060181944A1 (en) | Daisy chained multi-device system and operating method | |
KR100225717B1 (ko) | 시리얼 데이터 전송 장치 | |
JP2008104066A (ja) | 信号伝送装置 | |
KR19980046101A (ko) | 버스트 모드 신호를 제공하기 위한 반도체 메모리 장치 | |
JP3068394B2 (ja) | センサシステム | |
EP1965608A1 (en) | Control circuit for automatically generating latch signal to control LED device according to input data signal and clock signal | |
JP5665364B2 (ja) | 記録素子基板 | |
US6249152B1 (en) | Data storage control circuit | |
US6505304B1 (en) | Timer apparatus which can simultaneously control a plurality of timers | |
JP2010049356A (ja) | パラレル−シリアル変換装置、パラレル−シリアル変換システム、パラレル−シリアル変換制御方法、パラレル−シリアル変換制御プログラム及び記録媒体 | |
JP4899563B2 (ja) | 電源制御回路 | |
TW200513073A (en) | Interface circuit, data processing circuit, data processing system, integrated circuit, and method of outputting clock signals from the interface circuit | |
TWI817359B (zh) | 線性影像感測器以及影像感測方法 | |
JP5359081B2 (ja) | 画像形成装置 | |
JP4931727B2 (ja) | データ通信システム | |
CN102693197B (zh) | 内存控制器读选通使能微调寄存器的最小单元计算方法 | |
JP2010101961A (ja) | 画像形成装置 | |
JP2005352352A (ja) | シリアル通信による制御システム | |
US7656113B2 (en) | Device of pulse width modulation type for load drive | |
KR100622943B1 (ko) | 자동적으로 타이밍 스펙 제어가 가능한 컨트롤러 및 그타이밍 스펙 제어방법 | |
JP2004192074A (ja) | メモリ制御装置 |