JP5359081B2 - 画像形成装置 - Google Patents

Description

本発明は、複数の検出手段のデータ信号を１つの信号線に載せ共有（多重）化することで、検出手段のデータ信号線数を削減した画像形成装置に関する。

従来技術として、特許文献１には、検出データを画像形成制御手段へ供給する１つのデータ線と、複数の検出手段のうち１つの検出手段を特定する識別信号を画像形成制御手段から供給する１つの識別信号線と、識別信号の有効期間と検出データの有効期間を特定する期間信号を画像形成制御手段から供給する１つの期間信号線と、識別信号と期間信号に基づき該当する検出手段を識別し、識別した検出手段の検出データのみを有効として画像形成制御手段にデータ線を介して供給する検出識別制御手段とを設けた画像形成装置が開示されている。
また特許文献２には、パラレル信号をシングルエンド信号に変換するパラレル／シリアル変換部と、パラレル／シリアル変換部からのシングルエンド信号をＬＶＤＳ出力に変換するＬＶＤＳドライバと、ＬＶＤＳ信号をシングルエンド信号に変換するＬＶＤＳレシーバと、ＬＶＤＳレシーバからのシングルエンド信号をパラレル信号に変換するパラレル／シリアル変換部と、を有する機能ブロックを備え、データ送信はパラレル／シリアル変換部とＬＶＤＳドライバを用い、データ受信はＬＶＤＳレシーバとシリアル／パラレル変換部を用い、機能ブロックを１つのパッケージに搭載し、機能ブロックの伝送方向機能を切り替える伝送方向制御信号によって、パラレル信号のＬＶＤＳによる双方向通信を実現するインターフェース装置及びそれを備えた画像形成装置が開示されている。
また特許文献３には、印字ヘッドデータ転送装置からは、ＦＰＣケーブルを介して、記録ヘッドに搭載される各印字ヘッドに対応するドライバＩＣに対し、転送クロック及びシリアル転送データを転送し、ドライバＩＣ側にシリアル転送クロックをリセット信号、及びシリアル転送データをシリアルデータラッチ信号反転トリガとして用いて、シリアルデータラッチ信号を内部生成するシリアルデータラッチ信号生成回路を設け、画像シリアルデータと制御信号を共通のデータ信号線で転送するヘッドデータ転送装置が開示されている。
特開２００８−０１２８３０公報 特開２００７−２４９９４２公報 特開２００６−２１８６８２公報

ところで、上記したような画像形成装置では、画像を形成するにあたり、装置の多くの個所の状態や動作状態を検出し、それに応じて装置内のアクチュエータを細かく制御する必要がある。
画像形成装置をそのような状態にするために、ボードに入力される信号線、及びボードから出力される信号線数は膨大となり装置が複雑化し小型化が困難になっている。
そこで、複数のセンサからの信号、または複数のアクチュエータへの駆動制御信号を１つの信号線を共有化して載せるＩ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）制御法を用いることで、膨大となる画像形成装置のデータ入出力線を削減すると同時に、センサ並びにアクチュエータの増減により画像形成システム構成が変更になった場合でも信号線数を増大させることなく対応できるよう、汎用性を持たせることが考えられる。

しかしながら、Ｉ／Ｏ制御法は、複数のＩ／Ｏ識別制御手段と接続する可能性があり、信号線路長が長くなり浮遊容量、並びに負荷容量が増大するという問題点があった。
また、ある基準周波数の制御信号を用いた場合、あるシステム（装置）では動作しても異なるシステムでは動作しないという問題が生じるおそれがあった。
また、それら容量を見込んで制御信号の周波数を予め下げた場合は、不要な低速化を招く問題点があった。
本発明は上記した問題点を鑑みてなされたものでありＩ／Ｏ識別制御手段の異なる装置搭載時の制御不良、及びＩ／Ｏ識別制御の不要な低速化を防ぎ、汎用性を持たせることができる画像形成装置を提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明は、状態を検出する複数の検出手段と、複数の駆動手段と、を有する画像形成装置において、画像形成制御を行う画像形成制御手段と、前記複数の検出手段及び前記複数の駆動手段の識別制御を行う識別制御手段と、前記画像形成制御手段と前記識別制御手段との間に一つ設けられると共に、前記識別制御手段と前記各検出手段との間及び前記識別制御手段と前記各駆動手段との間に各々一つ設けられ、前記複数の検出手段から前記画像形成制御手段へ入力される検出信号または前記画像形成制御手段から前記複数の駆動手段へ出力される駆動制御信号を伝達するデータ線と、前記複数の検出手段及び前記複数の駆動手段から１つの検出手段、または１つの駆動手段を特定する識別信号を伝達する識別信号線と、前記データ線のデータ有効期間、前記識別信号線における前記識別信号の有効期間、及び前記データ有効期間における前記データ線のデータが前記検出手段から前記画像形成制御手段への入力であるか、または前記画像形成制御手段から前記駆動手段への出力であるかを特定する入出力特定期間を定める期間信号を伝達する期間信号線と、前記識別制御手段を制御するための制御信号として、前記識別信号及び前記期間信号を生成して送出するコントローラと、を備え、前記識別制御手段は、前記入出力特定期間における前記コントローラからの前記識別信号により前記データ有効期間における前記データ線のデータの入出力を特定すると共に、前記識別信号から該当する前記検出手段または前記駆動手段を識別し、前記データ線上のデータを該当する前記検出手段又は前記駆動手段のデータとして有効にし、前記コントローラは、ＣＰＵと、異なる周波数が割り当てられた複数のレジスタを有し前記制御信号を生成する制御信号生成部と、を備え、前記ＣＰＵは、前記制御信号を生成するのに必要なパラメータを前記複数のレジスタに設定し、前記制御信号生成部は、基準信号発生器と、該基準信号発生器からの基準信号を分周する分周器と、を備え、前記分周器において前記基準信号を分周した複数の分周信号の中から、前記レジスタに設定された前記パラメータに基づいて前記制御信号を生成することを特徴とする。
請求項２に記載の発明は、前記識別制御手段の数と、前記識別信号線、期間信号線及びデータ線の各信号線の信号線長とに応じて、前記コントローラが送出する制御信号の周波数を予め変更することを特徴とする。
請求項３に記載の発明は、前記識別制御手段に接続された前記検出手段、又は前記駆動手段に応じて、前記識別信号線のデータ有効期間内に生成する信号の周波数を変化させることを特徴とする。

本発明では、搭載された装置に最適な制御信号を生成できるので、識別制御手段の異なる装置に搭載した場合でも制御不良が発生することがない。また、識別制御の不要な低速化を防ぎ汎用性を持たせることができる。

以下、本発明の画像形成装置の実施形態について説明する。
図１は本実施形態の画像形成装置の基本的なエンジン周りのシステム構成の一例を示す図である。
この図１に示す画像形成装置は、ＣＰＵ３１を備える画像形成制御ボード（以下、単に「制御ボード」と称する）５１に定着ユニット５２、給紙カセット５３、トナー濃度センサ５４、紙サイズセンサ５５、中間転写ユニット５６、感光体ユニット５７、現像ユニット５８、温湿度センサ５９及び接離センサ６０等が接続されている。
制御ボード５１には、複数の着脱（交換）ユニット、例えば定着ユニット５２や現像ユニット５８等があり、ユニットと装置本体との着脱状態を示す信号が、各ユニットに設けられたセンサ（検出手段）から制御ボード５１へＩｎｐｕｔ信号（入力信号）として入力される。他の入力信号としては、装置内外の温湿度を検出する温湿度センサ５９、画像形成時に駆動される接離機構並びに記録媒体などの位置／状態情報を検出する接離センサ６０、あるいはトナー濃度センサ５４などからの検出信号がある。
紙サイズセンサ５５や給紙カセット５３のセンサなどは、信号線が複数ビットにもなり、信号線数を大きく増大させる。図示していないが、高圧電源からのフィードバック信号等もある。
また、各ユニットには、モータ、ソレノイドやクラッチなどのアクチュエータが複数あり、制御ボード５１からは、それらを駆動する駆動信号が駆動手段へＯｕｔｐｕｔ信号（出力信号）として出力される。

近年、画像形成装置のカラー化や高性能／多機能化で、センサ（検出手段）からの入力信号やアクチュエータ（駆動手段）の増大でこれら信号線数は増大する傾向にある。また、これらセンサやアクチュエータを使用するには、検出結果信号や駆動信号（データ信号）のほかに電源供給も必要となる。これら多数のセンサからの検出信号及びアクチュエータへの駆動信号を制御ボード５１に入出力するために、多数の信号線及び電源線が必要であり、制御ボード５１が大型化してしまう。
また、制御ボード５１は、これら各ユニットや各種センサとは離れた位置に設置されるため、多数の信号線が装置内を這いまわり、装置の簡素化／小型化並びに低コスト化に対する大きな障壁となっている。
そこで、本実施形態の画像形成装置においては、画像形成装置内を這い回るセンサ等の検出手段の検出結果、またはアクチュエータ等の駆動手段への駆動信号を伝送するデータ信号線を削減した上で、装置の違いによるセンサやアクチュエータ（以下、これらを総称して「Ｉ／Ｏ手段」と言う）の制御不良及び時間の不要な長期化を防ぐようにした点に特徴がある。

図２は、本実施形態の画像形成装置の主要な構成を示した図である。
本実施形態の画像形成装置では、画像形成装置のエンジン周りの制御を司る制御ボード５１とＩ／Ｏ識別制御手段１０とが３つの信号線（期間信号線、識別信号線、データ線）により接続される。制御ボード５１からは識別信号と期間信号がＩ／Ｏ識別制御手段１０に入力される。また、データ線を介して複数の検出手段Ａ、Ｂ、・・・Ｘの検出結果が検出データとしてＩ／Ｏ識別制御手段１０から制御ボード５１に入力され、複数の駆動手段１、２、・・・Ｎの駆動制御信号が駆動制御データとして制御ボード５１からＩ／Ｏ識別制御手段１０に出力される。
また、複数の検出手段Ａ、Ｂ、・・・Ｘ及び駆動手段１、２、・・・Ｎと、その近傍に設置されたＩ／Ｏ識別制御手段１０との間では、複数の検出手段Ａ、Ｂ、・・・Ｘの夫々が検出すべき対象の状態を検出した結果である２値データ（「１」または「０」）、またはＡＤコンバータ（ＡＤＣ）の複数ビットのシリアルデータと、複数の駆動手段１、２・・・Ｎの夫々が駆動すべき対象への駆動信号が送受信される。

図３は、Ｉ／Ｏ識別制御手段の制御信号のタイミングの一例を示した図である。
Ｉ／Ｏ識別制御手段１０では、期間信号のｐ１〜ｐ４の間でＩ／Ｏ手段の識別制御を行う。また、期間信号ｐ１〜ｐ２の間で識別信号の状態を判定し、データの入出力を特定するためのＩｎ／Ｏｕｔ判定期間を定める。また、期間信号ｐ２〜ｐ３の間でＩ／Ｏ手段を識別するための識別信号のパルスを有効とする識別有効期間、期間信号ｐ３〜ｐ４の間でデータ線のデータを有効とする期間をそれぞれ定める。
Ｉ／Ｏ識別制御手段１０は、Ｉｎ／Ｏｕｔ判定期間における識別信号線の状態によって、データ線のデータ有効期間におけるデータの入出力を制御する。
Ｉｎ／Ｏｕｔ期間における識別信号線にパルス信号を生成した場合は、識別信号で識別された該当駆動手段の駆動データ（出力信号）として制御ボード５１がデータ線のデータを該当駆動手段に出力する。パルスを生成しない場合は、データ線のデータは制御ボード５１への入力信号で該当手段は検出手段となり、データ有効期間に制御ボード５１が該当検出手段の検出信号としてデータを取り込む。
また、Ｉ／Ｏ識別制御手段１０は、識別有効期間内に発生する識別信号のパルス数をカウントすることで識別を要するＩ／Ｏ手段群の中から該当するＩ／Ｏ手段を識別する。

図４は、Ｉ／Ｏ識別制御手段における識別の一例を示した図である。
例えば、識別有効期間Ａにおいて識別信号のパルス数がｐｎＡであった場合、第１のＩ／Ｏ手段を識別選択し、有効期間Ｂにおいてパルス数がｐｎＢの場合は第２のＩ／Ｏ手段を選択するといったように、予め制御ボード５１とＩ／Ｏ識別制御手段１０との間で、Ｉ／Ｏ手段に対応したパルス数を定めておく。
図３に示すように、Ｉｎ／Ｏｕｔ判定期間を識別期間の直前に設けることで、識別信号（識別するためのパルス数）を検出手段と駆動手段で共用することができる。識別信号のパルス数を抑え識別期間を短くできると同時に、制御ブロックのカウンタ規模を小さく出来る。例えば、識別パルス数がｎの時、検出手段は「ｎ」、または駆動手段は「ｎ」となり、Ｉｎ／Ｏｕｔ期間の識別信号によって、検出手段ｎまたは駆動手段ｎのどちらかを識別する。

図５は、本実施形態のＩ／Ｏ識別制御手段の機能ブロックを示した図である。
この図５に示すコントローラ１１は、期間信号を受けて、図３に示す／Ｒｅｓｅｔ信号、Ｄｅｔｅｃｔ信号、Ｉｎ／Ｏｕｔ期間信号を生成する。また図示していないがコントローラ１１は、検出手段のデータを有効とするアウトプットイネーブル信号（Ｏ．Ｅ）等も生成する。
判定手段（ｊｕｄｇｅ）１２は、Ｉｎ／Ｏｕｔ期間における識別信号線のパルスの有無によって、データ線のデータ有効期間におけるデータの入出力を制御する。
カウンタ１３は、コントローラ１１で生成された／Ｒｅｓｅｔ信号、Ｄｅｔｅｃｔ信号で定まる識別信号有効期間内に、識別線の識別データであるパルス数をカウントしカウント値をデコーダ１４へ出力する。
判定手段１２がデータ線のデータを入力と判定した場合には、デコーダ１４はカウンタ値に従い複数のデータ線（ｉｎＡ〜ｉｎＸ）から予め定められた１つの検出手段のデータを識別選択する。選択された検出データは、前述のＯ．Ｅ信号によって制御ボード５１に接続されたデータ線上にデータ有効期間出力される。
Ｉ／Ｏ識別制御手段１０は、上述のようにデータ線を共有することで、複数のＩ／Ｏ手段のデータを制御ボード５１と授受する。つまりデータ線を共有するために、識別選択されたＩ／Ｏ手段のデータ線のみをデータ線と接続するようにしている。

図６は、本実施形態のＩ／Ｏ識別制御手段に備えられているデータ共有制御の機能図である。
本実施形態のＩ／Ｏ識別制御手段１０には多重化制御回路２１が備えられている。
多重化制御回路２１は、制御ボード５１のコントローラ３０から送出される識別信号によって識別選択されるＩ／Ｏ手段のデータ線のみをデータ線に接続する。例えば、Ｓｅｎｓ１が識別選択されるとスイッチＳＷ０をＯＮする。識別選択しない時は全てのＩ／Ｏ手段の接続スイッチをＯｆｆする。

[第１の実施の形態]
図７はＩ／Ｏ識別制御手段の制御信号を生成するコントローラの構成を示した図である。
この図７に示すコントローラ３０は、識別対象とするＩ／Ｏ手段を指示するＣＰＵ３１と、ＣＰＵ３１によって設定されるパラメータに基づいて、ＣＰＵ３１が指示したＩ／Ｏ手段を制御するのに必要な制御信号を生成するＩ／Ｏ識別制御信号生成部３２から成る。
ＣＰＵ３１は、指示するＩ／Ｏ手段を識別制御するための制御信号を生成するのに必要なパラメータを、識別制御開始と同時にＩ／Ｏ識別制御信号生成部３２に設けた複数のレジスタ３３に順次設定する。全てのパラメータ設定が終了すると設定完了をＩ／Ｏ識別制御信号生成部３２に通知する。
Ｉ／Ｏ識別制御信号生成部３２には、複数のレジスタ３３が用意され、ＣＰＵ３１が設定するパラメータをレジスタ３３に保持する。レジスタ３３の設定が終了すると、レジスタ値に基づいてＩ／Ｏ識別制御手段１０の制御信号を生成して出力する。
そして、本実施形態では、Ｉ／Ｏ識別制御信号生成部３２に設けたレジスタ３３に周波数の設定パラメータを保持するためのレジスタを割り当てておき、割り当てられたレジスタ３３に書き込まれた値に従い、Ｉ／Ｏ識別制御信号生成部３２は、周波数（識別制御期間）の異なる制御信号を生成するようにした点に特徴がある。

Ｉ／Ｏ識別制御信号生成部３２は、基準クロックと分周器を有しており、基準クロックを分周した複数の基準信号（クロック）の中から、周波数を設定するレジスタ３３により設定された基準信号に基づいて制御信号を生成する。
このようにＩ／Ｏ識別制御信号生成部３２は、選択した基準クロックを用いて計数を行い、予め設定されたカウント値に従いパルスを生成することで、図３に示すような各制御信号（パルス）を生成する。
例えば、周波数設定パラメータ格納用のレジスタ３３は、２ビットで構成され、レジスタ３３の値によって、図８に示すように基準クロックを変更して制御信号を生成する。このとき、基準クロックの周波数は、ＣＬＫ０＞ＣＬＫ１＞ＣＬＫ２＞ＣＬＫ３となっており、ＣＰＵ３１が周波数設定レジスタ３３に設定した値に基づいて選択したＣＬＫを用いて制御信号を生成する。

図９は、本実施形態のＩ／Ｏ識別制御手段の制御信号のタイミングの一例を模式的に示した図であり、（ａ）はＣＬＫ１を、（ｂ）はＣＬＫ０を、（ｃ）はＣＬＫ３を用いた例が示されている。実験ではＣＬＫ０＝１２ＭＨｚ、ＣＬＫ１＝６ＭＨｚ、ＣＬＫ２＝３ＭＨｚ、ＣＬＫ３＝１．５ＭＨｚとした。
このように本実施形態ではＩ／Ｏ識別制御手段１０の制御信号を生成するコントローラ３０に信号周波数可変機能を設けることで、搭載された装置に最適な制御信号を生成することができるようになる。
なお、本実施形態では、基準クロックを変更することで制御信号の周波数変更を実現しているが、基準クロックはそのままで制御信号パルスを生成するためのカウント値を変更することで、制御信号の周波数変更を行うようにしてもよい。

[第２の実施の形態]
また本実施形態では、Ｉ／Ｏ識別制御手段１０のＡＤＣ２２を識別制御する場合、期間信号のＰ３〜Ｐ４（データ有効）期間に生成する識別信号のパルスをＡＤＣ転送パルスとして用い、転送パルスでデータ線上にＡＤＣのデータを読み出す。
コントローラ３０は、転送パルスとして用いたパルスの立下りエッジでデータ線上のデータを読取る。
図１０は、ＡＤＣ（パラレル型）データ読み取り時の制御信号タイミングの一例を示した図である。
Ｉ／Ｏ識別制御手段１０が、データ有効期間における識別信号パルスから図１０に示すｓｃｌｋを抽出し、転送パルスとして生成、接続されたＡＤＣ２２に出力する。
ＡＤＣはリーディングパルス（ここでは３パルス）の後データを出力する。Ｉ／Ｏ識別制御手段１０は、リーディングパルスの後のパルスでＡＤＣ２２のパラレルデータ（ｍビット）を出力データ用レジスタにラッチする。
レジスタにラッチされたＡＤＣデータは、ラッチ後のｓｃｌｋパルスの立ち上がりエッジに同期して上位ビットより順次データ線に読み出される。データ線に読み出されたデータをコントローラ３０がデータ有効期間における識別信号パルスの立下りエッジで読み込むことで、ＡＤＣのデータを取得する。このとき線路長によってデータ到達までの遅延量に違いが発生する。

図１０に示すＲ１＿ｓｉｇ＿ｄａｔａのように識別信号のデータ有効期間での転送パルス（データ読み込みパルス）幅＞遅延量Ｄ１の時は、データを正確に読取ることができる。線路長が長く、コントローラが識別信号パルスを出力し、そのパルスを用いてＩ／Ｏ識別制御手段１０が転送パルスを生成し、データ線上にＡＤＣデータを出力した後コントローラ側のデータ線端にＡＤＣデータが到達するまでの時間（遅延量Ｄ２）＞転送パルス幅の場合は、正しいデータを読取ることが出来ない。
そこで、本実施形態では、Ｉ／Ｏ識別制御手段１０が識別信号から抽出した転送パルス（Ｒ＿ｓｃｌｋ）をコントローラ３０へ出力する制御線（帰還信号線）を設けるようにしている。
図１１に示すように、Ｉ／Ｏ識別制御手段１０から画像形成手段５１のコントローラへ出力する。帰還信号は図１２に示すように、データ有効期間のみパルスを生成する。
帰還信号線のパルスとデータ線のデータは位相の遅れが同じなので、例えば線路長が長く、Ｒ２＿ｓｉｇ＿ｄａｔａのような大きな遅延が発生したＡＤＣデータに対しても帰還信号線のパルス（Ｒ＿ｓｃｌｋ）を用いることで図１０に示すように帰還信号線のパルスの立下りエッジでコントローラがＡＤＣ出力データを正確に読み込むことができる。つまり線路長に関係なく、検出手段のデータを正確に読み取ることができる。
なお、コントローラ３０は、識別制御対象がＡＤＣ以外の場合には、帰還信号を用いない。

[第３の実施の形態]
本実施形態のＩ／Ｏ識別制御手段１０は、画像形成装置の構成または配置レイアウトに応じて機能ユニット毎または配置レイアウト毎にＩ／Ｏ手段をある程度まとめた状態で設ける。
Ｉ／Ｏ手段をある程度まとめた結果、図１３に示すように、装置内をＩ／Ｏ識別制御手段１０ａ、１０ｂ、１０ｃがシリーズに繋がるような構成、或いは図１４に示すようにＩ／Ｏ識別制御手段１０ａ、１０ｂ、１０ｃがスター状に繋がる構成の場合、またＩ／Ｏ数が少ない場合は、一つのＩ／Ｏ識別制御手段で間に合う場合もある。このように画像形成装置によってＩ／Ｏ識別制御手段の構成ならびに接続形態が異なるので、線路長及びＩ／Ｏ識別制御手段の接続数の違いによる信号線の容量ばらつきで、制御信号受信端（Ｉ／Ｏ識別制御手段側）での制御信号劣化が生じる。
そこで、信号劣化の影響を低減するために、構成配置に適した制御信号周波数に予め変更すると共に、周波数設定用レジスタの値を装置の構成ならびに接続形態によって固定する。
上記第１及び第２の実施の形態では、コントローラ３０がダイナミック（Ｉ／Ｏ識別制御を実行するたび）に周波数設定レジスタ３３の値を変更するのに対して、第３の形態では、周波数設定レジスタ３３の値を変更することなく識別制御を行うようにした（装置起動時に設定、もしくはＩ／Ｏ識別制御のたびに同じ値を設定）。
このように構成すれば、画像形成装置の構成／規模に適したＩ／Ｏ制御を行うことができる。

[第４の実施の形態]
本実施形態のＩ／Ｏ識別制御手段１０には、制御対象としてＡＤＣが接続可能である。ＡＤＣは適正な変換をするために必要な転送パルス周波数が定められている。現状の装置構成におけるＡＤＣの読み出しが正しく行える最高周波数以下の制御信号から生成される転送パルスで駆動できるＡＤＣを選択使用する。使用ＡＤＣの適正転送パルス周波数が、初期設定で定められた周波数よりも低い場合は、初期値よりも周波数の低い基準ＣＬＫを用いて制御信号周波数を変化させて（落として）生成するようにする。
この場合、識別信号のデータ有効期間（Ｐ３〜Ｐ４）のパルスのみＡＤＣに適した周波数に変化させる。ＡＤＣのデータ転送パルス生成は前述したように識別信号を用いるので、ＡＤＣに見合った識別信号の周波数に変化させる。
例えば、ＡＤＣ１の転送パルス周波数ｆ１、ＡＤＣ２の転送パルス周波数ｆ２とした（ｆ１＞ｆ２）場合、ＡＤＣ１を識別制御するときは、ＣＬＫ１を用いて、ＡＤＣ２を識別制御するときはＣＬＫ２を用いて識別信号におけるデータ有効期間内（Ｐ３〜Ｐ４）のパルスを生成する。
Ｉ／Ｏ識別パルスは、パルス数が認識できれば識別可能であるが、ＡＤＣの転送パルスには５０％デューティのパルスが要求される。制御信号パルスデューティが略５０％となる周波数をデータ期間のみ設定する。
このように構成すれば、Ｉ／Ｏ手段を確実に識別し、Ｉ／Ｏ識別制御手段１０に接続されたＩ／Ｏ手段に適した周波数で制御し、適正なデータを得ることができる。

本実施形態の画像形成装置の基本的なエンジン周りのシステム構成の一例を示す図である。 本実施形態の画像形成装置の主要な構成を示した図である。 Ｉ／Ｏ識別制御手段の制御信号のタイミングの一例を模式的に示した図である。 Ｉ／Ｏ識別制御手段における識別の一例を示した図である。 Ｉ／Ｏ識別制御手段の機能ブロックを示した図である。 本実施形態のＩ／Ｏ識別制御手段に備えられているデータ共有制御の機能図である。 Ｉ／Ｏ識別制御手段の制御信号を生成するコントローラの構成を示した図である。 レジスタの値と基準クロックとの関係を示した図である。 本実施形態のＩ／Ｏ識別制御手段の制御信号のタイミングの一例を模式的に示した図であり、（ａ）はＣＬＫ１、（ｂ）はＣＬＫ０、（ｃ）はＣＬＫ３を用いた例が示されている。 ＡＤＣ（パラレル型）データ読み取り時の制御信号タイミングの一例を示した図である。 駆動手段の設定判別を行う際に用いる制御信号の一例を示した図である。 帰還信号を含む制御信号の一例を示した図である。 本実施形態の画像形成装置の配置レイアウトの一例を示した図である。 本実施形態の画像形成装置の配置レイアウトの一例を示した図である。

符号の説明

１０…Ｉ／Ｏ識別制御手段、１１…コントローラ、１２…判定手段、１３…カウンタ、１４…デコーダ、２１…多重化制御回路、２２…ＡＤＣ、３０…コントローラ、３１…ＣＰＵ、３２…Ｉ／Ｏ識別制御信号生成部、３３…レジスタ、５１…画像形成手段（制御ボード）、５２…定着ユニット、５３…給紙カセット、５４…トナー濃度センサ、５５…紙サイズセンサ、５６…中間転写ユニット、５７…感光体ユニット、５８…現像ユニット、５９…温湿度センサ、６０…接離センサ

Claims (3)

1. 状態を検出する複数の検出手段と、複数の駆動手段と、を有する画像形成装置において、
   画像形成制御を行う画像形成制御手段と、
   前記複数の検出手段及び前記複数の駆動手段の識別制御を行う識別制御手段と、
   前記画像形成制御手段と前記識別制御手段との間に一つ設けられると共に、前記識別制御手段と前記各検出手段との間及び前記識別制御手段と前記各駆動手段との間に各々一つ設けられ、前記複数の検出手段から前記画像形成制御手段へ入力される検出信号または前記画像形成制御手段から前記複数の駆動手段へ出力される駆動制御信号を伝達するデータ線と、
   前記複数の検出手段及び前記複数の駆動手段から１つの検出手段、または１つの駆動手段を特定する識別信号を伝達する識別信号線と、
   前記データ線のデータ有効期間、前記識別信号線における前記識別信号の有効期間、及び前記データ有効期間における前記データ線のデータが前記検出手段から前記画像形成制御手段への入力であるか、または前記画像形成制御手段から前記駆動手段への出力であるかを特定する入出力特定期間を定める期間信号を伝達する期間信号線と、
   前記識別制御手段を制御するための制御信号として、前記識別信号及び前記期間信号を生成して送出するコントローラと、を備え、
   前記識別制御手段は、
   前記入出力特定期間における前記コントローラからの前記識別信号により前記データ有効期間における前記データ線のデータの入出力を特定すると共に、前記識別信号から該当する前記検出手段または前記駆動手段を識別し、前記データ線上のデータを該当する前記検出手段又は前記駆動手段のデータとして有効にし、
   前記コントローラは、
   ＣＰＵと、異なる周波数が割り当てられた複数のレジスタを有し前記制御信号を生成する制御信号生成部と、を備え、
   前記ＣＰＵは、前記制御信号を生成するのに必要なパラメータを前記複数のレジスタに設定し、
   前記制御信号生成部は、
   基準信号発生器と、該基準信号発生器からの基準信号を分周する分周器と、を備え、前記分周器において前記基準信号を分周した複数の分周信号の中から、前記レジスタに設定された前記パラメータに基づいて前記制御信号を生成することを特徴とする画像形成装置。
2. 前記識別制御手段の数と、前記識別信号線、期間信号線及びデータ線の各信号線の信号線長とに応じて、前記コントローラが送出する制御信号の周波数を予め変更することを特徴とする請求項１に記載の画像形成装置。
3. 前記識別制御手段に接続された前記検出手段、又は前記駆動手段に応じて、前記識別信号線のデータ有効期間内に生成する信号の周波数を変化させることを特徴とする請求項１又は２に記載の画像形成装置。

Images