JP5471472B2

JP5471472B2 - 画像形成装置

Info

Publication number: JP5471472B2
Application number: JP2010005233A
Authority: JP
Inventors: 吉幸津金澤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2010-01-13
Filing date: 2010-01-13
Publication date: 2014-04-16
Anticipated expiration: 2030-01-13
Also published as: JP2011143591A

Description

本発明は、画像形成技術に関し、特に、モノクロ２ビーム方式の画像形成技術に関する。

プリンター、コピー機、複合機等の画像形成装置においては、印刷速度を上げるため、複数のラインを並列的に同時に印刷する技術が提案されている。例えば、レーザープリンターには、モノクロ印刷時に２ラインを同時に印刷するモノクロ２ビーム方式のものがある。

モノクロ２ビーム方式では、最終的に印刷エンジンが２ラインを同時に出力できるように、データが印刷エンジンに出力される必要がある。そのため、例えば、印刷エンジンにデータを出力する回路は、２ライン分のデータを蓄積するためのラインバッファーを備える（例えば、特許文献１）。また、例えば、印刷エンジンにデータを出力する回路は、最終的に同時に出力すべき２ラインのうち２ライン目のデータをＦＩＦＯメモリーに蓄積しておき、印刷エンジンへの出力タイミングを調整する（例えば、特許文献２）。

特開平４−２００６６号公報特開２００３−３２４７９号公報

ところで、近年、開発・製造等のコストを低減するため、印刷エンジンにデータを出力する、カラータンデム方式用の回路（例えばＡＳＩＣ（Application Specific Integrated Circuit））を、モノクロ２ビーム方式にも使用できるようにしたいという要望がある。

カラータンデム用の回路は、例えば、Ｋ（ブラック）、Ｃ（シアン）、Ｍ（マゼンタ）、Ｙ（イエロー）それぞれについてビームを出力する、４シングルビーム方式である。２ビームを同時に出力する構造を有さない。従って、カラータンデム用の回路をモノクロ２ビーム方式にも使用できるようにするためには、データを蓄積するためのラインバッファー等を追加的に設ける必要がある。

例えば、上述の特許文献１の技術を用いる場合、２ライン分のデータを格納するラインバッファーをカラータンデム用の回路に新たに設ける必要がある。また、例えば、上述の特許文献２の技術を用いる場合、タイミング調整のためのＦＩＦＯメモリーを新たに設ける必要がある。

しかしながら、ラインバッファーやＦＩＦＯメモリーを追加すると、回路規模が大きくなるとともに、開発・製造コストが増加してしまう。

また、上記の様にラインバッファーやＦＩＦＯメモリーを追加する場合、モノクロ２ビーム方式において印刷速度を低下させないためには、ラインバッファー等にデータを格納する速度をカラータンデム時の２倍（例えば、２倍のクロック）の速度に変更する必要がある。一方で、ラインバッファー等からの出力の速度は、２ライン同時であるため、１倍の速度でよい。そのため、ラインバッファーやＦＩＦＯメモリーの前後で処理速度を変化させる仕組みが必要となり、より複雑で不具合が発生し易くなってしまう。

本発明は、カラータンデム用の回路をより簡単にモノクロ２ビーム方式で使用可能とする技術を提供することを目的とする。

上記の課題を解決するための本発明の一態様は、モノクロ２ビーム方式の印刷を行う印刷エンジンを備える画像形成装置であって、画像データを取得するＤＭＡ処理部と、画像データの解像度をラインバッファーを用いて変換するスムージング処理部と、画像データに基づいてパルス信号を生成して前記印刷エンジンに出力するパルス幅変調処理部とを、それぞれ第１〜第４の４系統備え、前記第１及び第３のＤＭＡ処理部は、互いに隣接する印刷対象のラインの画像データをそれぞれ取得して後段の処理部に出力し、前記第２及び第４のＤＭＡ処理部は、前記印刷対象のラインの画像データに対するスムージング処理に使用される所定のラインの画像データをそれぞれ取得して後段の処理部に出力し、前記第１及び第３のスムージング処理部は、前記第１及び第３のＤＭＡ処理部の後段で処理された前記印刷対象のラインの画像データと、前記第２及び第４のＤＭＡ処理部の後段で処理された前記所定のラインの画像データとを、前記第１及び第３のラインバッファーにそれぞれ格納して、スムージング処理後に後段の処理部に出力し、前記第１及び第３のパルス幅変調処理部は、前記第１及び第３のスムージング処理部の後段で処理された前記印刷対象のラインの画像データに基づいて、前記印刷エンジンにパルス信号をそれぞれ出力する、ことを特徴とする。

また、上記のいずれかの画像形成装置であって、前記第１のＤＭＡ処理部は、奇数ラインの画像データを１ラインずつ取得して後段の処理部に出力し、前記第３のＤＭＡ処理部は、偶数ラインの画像データを１ラインずつ取得して後段の処理部に出力する、ことを特徴としていてもよい。

また、上記のいずれかの画像形成装置であって、前記スムージング処理部の前段の処理と後段の処理では動作周波数が同一である、ことを特徴としていてもよい。

また、上記のいずれかの画像形成装置であって、前記第１のパルス幅変調処理部と、前記第３のパルス幅変調処理部とでは、ラインの画像データの出力タイミングがずれている、ことを特徴としていてもよい。

また、上記のいずれかの画像形成装置であって、スムージング処理のオン／オフを設定可能であり、スムージング処理の設定がオフである場合、前記第２及び第４のＤＭＡ処理部は処理を停止し、前記第１及び第３のスムージング処理部は、前記第１及び第３のＤＭＡ処理部から出力されたラインの画像データを前記ラインバッファーに格納せずにそれぞれ出力する、ことを特徴としていてもよい。

本発明の一実施形態であるプリンター１の概略構成例を示すブロック図。モノクロ２ビーム方式におけるＡＳＩＣ１５の構成及び処理を説明する図。モノクロ２ビーム方式におけるＡＳＩＣ１５のラインバッファーの使用方法を説明する図。スムージング処理を説明する図。カラータンデム（４シングルビーム）方式の従来のＡＳＩＣの構成及び処理を説明する図。本実施形態の特徴を有さないモノクロ２ビーム方式におけるＡＳＩＣの構成及び処理を説明する図。

本発明の一実施形態について、図面を参照しながら説明する。

図１は、本発明の一実施形態であるプリンター１の概略構成例を示すブロック図である。

プリンター１は、モノクロ２ビーム方式のレーザープリンターである。詳細は後述するが、ＡＳＩＣ１５は、カラータンデム用のＡＳＩＣをモノクロ２ビーム方式で使用できるように変更した構成である。

プリンター１は、コントローラー１０と、操作パネル２０と、印刷エンジン３０とを備える。コントローラー１０は、ＣＰＵ１１と、ＲＡＭ１２と、ＲＯＭ１３と、ネットワークインターフェイス（Ｉ／Ｆ）１４と、ＡＳＩＣ１５とを備える。

ＣＰＵ１１は、ＲＯＭ１３からＲＡＭ１２に読み出した各種プログラムを実行して、コントローラー１０およびプリンター１全体を制御して、プリンター１の各種機能を実現するメインの演算装置である。ＣＰＵ１１は、例えば、ネットワークＩ／Ｆ１４を介して受信した印刷データに基づいて、各種の画像処理を行う。

ＲＡＭ１２は、データおよびプログラム等を一時的に記憶する揮発性メモリーであり、例えば、ＤＤＲ−ＳＤＲＡＭである。ＲＯＭ１３は、データやプログラム等を格納している不揮発性メモリーであり、例えば、フラッシュＲＯＭである。

ネットワークＩ／Ｆ１４は、ネットワーク上の装置と通信を行うユニットである。ネットワークＩ／Ｆ１４は、例えば、イーサネット（登録商標）による通信を行うＮＩＣ（Network Interface Card）である。

ＡＳＩＣ１５は、ＣＰＵインターフェイス、メモリーインターフェイス、他のデバイスを制御するインターフェイス、印刷のための各種の画像処理回路を有し、各種デバイスからＲＡＭ１２およびＲＯＭ１３へのアクセス制御、印刷のための各種画像処理、印刷エンジン３０による印刷の制御等を行うユニットである。

ＡＳＩＣ１５は、例えば、ネットワークＩ／Ｆ１４を介してネットワークから送られてきた印刷データ（ビットマップ、ページ記述言語などのデータ）をＲＡＭ１２に格納する。また、ＡＳＩＣ１５は、例えば、ＣＰＵ１１による所定の画像処理後の印刷データをＲＡＭ１２からを読み出し、所定の画像処理（例えば、解凍、スクリーン、スムージング、色調整、位置調整など）を施して、印刷エンジン３０が解釈可能なデータを生成する。そして、生成したデータを印刷エンジン３０に送信して印刷を実行させる。

詳細は後述するが、本実施形態では、ＡＳＩＣ１５は、モノクロ２ビーム方式の印刷エンジン３０に対して、２ラインのデータを並列的に同時に出力して印刷を実行させる。

また、ＡＳＩＣ１５は、Ｉ／Ｏ装置やＩ／Ｆ装置の制御を行う。本実施形態では、ＡＳＩＣ１５は、Ｉ／Ｏ装置としての操作パネル２０と、Ｉ／Ｆ装置としてのネットワークＩ／Ｆ１４とに接続されている。もちろん、ハードディスクドライブ、パラレルＩ／Ｆ、ＵＳＢＩ／Ｆ等が接続されていてもよい。

ＡＳＩＣ１５は、例えば、ネットワークＩ／Ｆ１４を介して、外部装置から送信されたデータをＣＰＵ１１に転送したり、ＣＰＵ１１から送信されたデータを外部装置に転送したりする。また、例えば、操作パネル２０から出力される信号をＣＰＵ１１に転送したり、ＣＰＵ１１から送られた描画データを操作パネル２０に転送したりする。

操作パネル２０は、ユーザーとプリンター１との間の入出力インターフェイスとして、プリンター１の筐体に設けられているユニットである。操作パネル２０は、例えば、液晶ディスプレイ（Liquid Crystal Display）や有機ＥＬディスプレイ（Organic Electro-Luminescence Display）などのディスプレイと、タッチパネルと、ハードスイッチ等を有する。

印刷エンジン３０は、ＡＳＩＣ１５から供給されたデータに基づいて、印刷媒体に印刷するユニットである。印刷エンジン３０は、例えば、トナーカートリッジ、感光体ドラム、レーザー光照射機構、転写機構、紙送り機構、給排紙機構などを有するレーザー方式のエンジンである。

本実施形態では、印刷エンジン３０は、モノクロ２ビーム方式のエンジンである。すなわち、印刷エンジン３０のレーザー光照射機構は、ＡＳＩＣ１５から２ライン並列的に同時に出力されるデータ（パルス信号）に従って各ラインのレーザーをオン／オフして出力することにより、感光体ドラムの帯電面に静電画像を形成する。

以上の図１のプリンター１の構成は、本願発明の特徴を説明するにあたって主要構成を説明したのであって、上記に限られない。また、一般的なプリンター１が備える他の構成を排除するものではない。

例えば、ＡＳＩＣ１５は、メモリーの制御を行うＡＳＩＣ、Ｉ／Ｏ装置やＩ／Ｆ装置を制御するＡＳＩＣ、印刷エンジンの制御を行うＡＳＩＣ、画像処理を行うＡＳＩＣ、のように複数のＡＳＩＣに分けられていてもよい。また、ネットワークＩ／Ｆ１４は、コントローラー１０と別体となっていてもよい。

図２は、モノクロ２ビーム方式におけるＡＳＩＣ１５の構成及び処理を説明する図である。

本実施形態のＡＳＩＣ１５は、カラータンデム用のＡＳＩＣ（図５参照）を、モノクロ２ビームで使用できるように変更した構成である。従って、図２では、変更に関連する部分以外の構成は省略されている。

ＡＳＩＣ１５は、４系統の、ＤＭＡ（Direct Memory Access）部（ｄ１〜ｄ４）、スムージング部（ｓ１〜ｓ４）、ＰＷＭ（Pulse Width Modulation）部（ｐ１〜ｐ４）を有する。なお、図示していないが、ＡＳＩＣ１５は、スムージング部ｓ１〜ｓ４の前後に、各種処理（例えば、解凍、スクリーン、色調整、位置調整）を行う処理部を有していてもよい。

ＤＭＡ部ｄ１〜ｄ４は、ＣＰＵ１１を介さずにＲＡＭ１２にアクセスするユニットである。ＤＭＡ部ｄ１〜ｄ４は、ＲＡＭ１２に格納されたＫ色のビットマップデータの所定のラインを読み出し、後段の処理部に出力する。

ＤＭＡ部ｄ１は、スムージング処理対象の注目画素が含まれる奇数ラインのデータをＲＡＭ１２から順次読み出し、スムージング部ｓ１又は他の後段の処理部に出力する。後段の処理部がスムージング部ｓ１でない場合、ＤＭＡ部ｄ１から出力されたデータは、ＤＭＡ部ｄ１の後段の各処理部で順次処理され、スムージング部ｓ１の直前の処理部によりスムージング部ｓ１に出力される。

ＤＭＡ部ｄ２は、奇数ラインの注目画素をスムージング処理するために必要な当該注目画素の周囲の画素が含まれる所定のライン（例えば、注目画素が含まれるラインの上下のライン）をＲＡＭ１２から順次読み出し、スムージング部ｓ１又は他の後段の処理部に出力する。後段の処理部がスムージング部ｓ１でない場合、ＤＭＡ部ｄ２から出力されたデータは、ＤＭＡ部ｄ２の後段の各処理部で順次処理され、スムージング部ｓ２の直前の処理部によりスムージング部ｓ１に出力される。

ＤＭＡ部ｄ３は、スムージング処理対象の注目画素が含まれる偶数ラインのデータをＲＡＭ１２から順次読み出し、スムージング部ｓ３又は他の後段の処理部に出力する。後段の処理部がスムージング部ｓ３でない場合、ＤＭＡ部ｄ３から出力されたデータは、ＤＭＡ部ｄ３の後段の各処理部で順次処理され、スムージング部ｓ３の直前の処理部によりスムージング部ｓ３に出力される。

ＤＭＡ部ｄ４は、偶数ラインの注目画素をスムージング処理するために必要な当該注目画素の周囲の画素が含まれる所定のライン（例えば、注目画素が含まれるラインの上下のライン）をＲＡＭ１２から順次読み出し、スムージング部ｓ３又は他の後段の処理部に出力する。後段の処理部がスムージング部ｓ３でない場合、ＤＭＡ部ｄ４から出力されたデータは、ＤＭＡ部ｄ４の後段の各処理部で順次処理され、スムージング部ｓ４の直前の処理部によりスムージング部ｓ３に出力される。

スムージング部ｓ１〜ｓ４は、注目画素に対して当該注目画素の周囲の画素を用いてスムージング処理を行う。すなわち、主操作方向の解像度変換処理を行う。例えば、スムージング部ｓ１〜ｓ４は、６００ｄｐｉ×６００ｄｐｉの解像度の注目画素とその周辺の画素を用いて、６００ｄｐｉ以上の主走査方向の解像度の画素を出力し、２４００ｄｐｉ×６００ｄｐｉ相当の解像度を得る。スムージング部（ｓ１〜ｓ４）はそれぞれ、注目画素のスムージング処理を行うため、注目画素を含むラインと当該注目画素の周囲の画素が含まれる所定のラインのデータを格納するラインバッファー（ｂ１〜ｂ４）を有する。ラインバッファーｂ１〜ｂ４の容量は、少なくとも注目画素のラインとその上下のラインのデータを格納することができる大きさであり、例えば、３ライン、５ラインなどである。

本実施形態では、プリンター１は２ビーム方式であり、２系統で足りるため、スムージング部ｓ２及びスムージング部ｓ４は使用されない。

スムージング部ｓ１は、ＤＭＡ部ｄ１又は前段の処理部から出力された、注目画素が含まれる奇数ラインのデータを順次受け取り、ラインバッファーｂ１に格納する。また、スムージング部ｓ１は、ＤＭＡ部ｄ２又はスムージング部ｓ２の直前の処理部から出力された、奇数ラインの注目画素の周囲の画素が含まれる所定のライン（例えば、注目画素が含まれるラインの上下のライン）のデータを順次受け取り、ラインバッファーｂ１に格納する。

また、スムージング部ｓ１は、ラインバッファーｂ１に格納した奇数ラインのデータおよびその上下のラインのデータを用いて、注目画素に対するスムージング処理を実行し、ＰＷＭ部ｐ１又は他の後段の処理部に順次出力する。後段の処理部がＰＷＭ部ｐ１でない場合、スムージング部ｓ１から出力されたデータは、スムージング部ｓ１の後段の各処理部で順次処理され、ＰＷＭ部ｐ１の直前の処理部によりＰＷＭ部ｐ１に出力される。

例えば、図３に示すように、スムージング部ｓ１のラインバッファーｂ１には、ＤＭＡ部ｄ１によりＲＡＭ１２から読み出された、スムージング処理対象のＫ色の奇数ラインのデータが格納される。また、ＤＭＡ部ｄ２によりＲＡＭ１２から読み出された、スムージング処理を行うために必要な奇数ラインの上下のラインのデータが格納される。

処理対象の奇数ラインの処理が終わった場合（終わる前でもよい）には、ラインバッファーｂ１には、ＤＭＡ部ｄ１によりＲＡＭ１２から読み出された、次の処理対象の奇数ラインのデータが格納される。また、ＤＭＡ部ｄ２によりＲＡＭ１２から読み出された、次の処理対象の奇数ラインの上下のラインのデータが格納される。

図２に戻って、スムージング部ｓ３は、ＤＭＡ部ｄ３又は前段の処理部から出力された、注目画素が含まれる偶数ラインのデータを順次受け取り、ラインバッファーｂ３に格納する。また、スムージング部ｓ３は、ＤＭＡ部ｄ４又はスムージング部ｓ４の直前の処理部から出力された、偶数ラインの注目画素の周囲の画素が含まれる所定のライン（例えば、注目画素が含まれるラインの上下のライン）のデータを順次受け取り、ラインバッファーｂ３に格納する。

また、スムージング部ｓ３は、ラインバッファーｂ３に格納した偶数ラインのデータおよびその上下のラインのデータを用いて、注目画素に対するスムージング処理を実行し、ＰＷＭ部ｐ３又は他の後段の処理部に順次出力する。後段の処理部がＰＷＭ部ｐ３でない場合、スムージング部ｓ３から出力されたデータは、スムージング部ｓ３の後段の各処理部で順次処理され、ＰＷＭ部ｐ３の直前の処理部によりＰＷＭ部ｐ３に出力される。

例えば、図３に示すように、スムージング部ｓ３のラインバッファーｂ３には、ＤＭＡ部ｄ３によりＲＡＭ１２から読み出された、スムージング処理対象のＫ色の偶数ラインのデータが格納される。また、ＤＭＡ部ｄ４によりＲＡＭ１２から読み出された、スムージング処理を行うために必要な偶数ラインの上下のラインのデータが格納される。

処理対象の偶数ラインの処理が終わった場合（終わる前でもよい）には、ラインバッファーｂ３には、ＤＭＡ部ｄ３によりＲＡＭ１２から読み出された、次の処理対象の偶数ラインのデータが格納される。また、ＤＭＡ部ｄ４によりＲＡＭ１２から読み出された、次の処理対象の偶数ラインの上下のラインのデータが格納される。

図２に戻って、ＰＷＭ部ｐ１〜ｐ４は、前段の処理部から出力されたデータを受け付け、当該データに基づくパルス幅のパルス信号に生成して、印刷エンジン３０に出力する。

本実施形態では、プリンター１は２ビーム方式であり、２系統で足りるため、ＰＷＭ部ｐ２及びＰＷＭ部ｐ４は使用されない。

ＰＷＭ部ｐ１は、スムージング部ｓ１又は前段の処理部から出力された、注目画素が含まれる奇数ラインのデータを順次受け付けて、当該データに基づいてパルス信号を生成し、印刷エンジン３０へ出力する。

ＰＷＭ部ｐ３は、スムージング部ｓ３又は前段の処理部から出力された、注目画素が含まれる偶数ラインのデータを順次受け付けて、当該データに基づいてパルス信号を生成し、印刷エンジン３０へ出力する。

なお、印刷エンジン３０の構造上、図４に示すように、２ラインの各ドットが出力されるタイミングはわずかにずれる。そのため、２つのラインのデータを１つのスムージング部で処理することはできない。従って、上述したように、奇数ラインと偶数ラインをそれぞれ別のスムージング部で処理している。

以上に説明したように、本実施形態のＡＳＩＣ１５は、基本の構成はカラータンデム用のＡＳＩＣ（図５参照）であるが、モノクロ２ビームで使用できる構成となっている。

本実施形態のＡＳＩＣ１５の特徴を分かり易くするため、カラータンデム用のＡＳＩＣについて図５を参照して説明する。図５は、カラータンデム（４シングルビーム）方式の従来のＡＳＩＣの構成及び処理を説明する図である。

ＡＳＩＣは、４系統の、ＤＭＡ部（ｄ１〜ｄ４）、スムージング部（ｓ１〜ｓ４）、ＰＷＭ部（ｐ１〜ｐ４）を有する。各系は、順にＫＣＭＹに対応し、１ラインずつ処理を行う。

これに対して、本実施形態のＡＳＩＣ１５（図２参照）では、Ｋについて、２系統のスムージング部が使用されるようになっている。すなわち、スムージング部ｓ１のラインバッファーｂ１に、前段の２つの処理部又はＤＭＡ部ｄ１及びＤＭＡ部ｄ２により所定のラインのデータの書き込みができる回路構成になっている。また、スムージング部ｓ３のラインバッファーｂ３に、前段の２つの処理部又はＤＭＡ部ｄ３及びＤＭＡ部ｄ４により所定のラインのデータが書き込みできる回路構成になっている。また、スムージング部ｓ１のラインバッファーｂ１からは、１ラインおきに奇数ラインのデータが出力される回路構成なっている。また、スムージング部ｓ３のラインバッファーｂ３からは、１ラインおきに偶数ラインのデータが出力される回路構成になっている。

従って、ＡＳＩＣ１５の構成によれば、カラータンデム用のＡＳＩＣにラインバッファーやＦＩＦＯメモリーを追加的に設けることなく、より簡単にモノクロ２ビーム方式を実現することができる。

参考のため、本実施形態のＡＳＩＣ１５の特徴を有さないＡＳＩＣの構成について図６を参照して説明する。図６は、本実施形態の特徴を有さないモノクロ２ビーム方式におけるＡＳＩＣの構成及び処理を説明する図である。

ＡＳＩＣは、４系統の、ＤＭＡ部（ｄ１〜ｄ４）、スムージング部（ｓ１〜ｓ４）、ＰＷＭ部（ｐ１〜ｐ４）を有する。ＡＳＩＣでは、Ｋについて、１系統の処理部（ＤＭＡ部ｄ１、スムージング部ｓ１、その他処理部）が使用される。一方、２ラインを並列的に出力するため、ＰＷＭ部ｐ１及びＰＷＭ部ｐ２の２系統が使用される。

ここで、ＰＷＭ部ｐ１及びＰＷＭ部ｐ２は、並列的に２ラインのデータ（パルス信号）を印刷エンジンに出力する必要がある。そのため、これらの前段に、少なくとも２ライン分のデータを蓄積するラインバッファーｂ５が設けられている。スムージング部ｓ１又はラインバッファーｂ５の前段の処理部から１ライン毎に順次出力されたデータは、当該ラインバッファーｂ５に書き込まれる。２ラインを並列的に出力可能なデータがラインバッファーｂ５に蓄積されたところで、ＰＷＭ部ｐ１及びＰＷＭ部ｐ２に出力される。

また、上記のＡＳＩＣでは、１系統のスムージング部ｓ１が使用される。そのため、所定の印刷速度を保つためには、ラインバッファーｂ５よりも前段の処理部は、ＰＷＭ部ｐ１及びＰＷＭ部ｐ２による出力処理の２倍のクロックで動作して、データをラインバッファーｂ５に書き込む必要がある。

以上のＡＳＩＣでは、カラータンデム用のＡＳＩＣにラインバッファーやＦＩＦＯメモリーを追加的に設ける必要があり、回路規模、開発・製造コストが増大する。また、回路内部でクロック数を切り替える仕組みであるため、より複雑で不具合が発生し易い。

これに対して、ＡＳＩＣ１５では、上述したとおり、ラインバッファーやＦＩＦＯメモリーを追加的に設ける必要がない。また、ＡＳＩＣ１５では、２系統のＰＷＭ部により２ラインのデータが出力される。また、２系統のスムージング部により２ラインのスムージング処理が実行される。従って、ＡＳＩＣ１５内で同一クロックを使用していても、印刷速度が落ちることはない。

以上、本発明の一実施形態について説明した。本実施形態によれば、カラータンデム用の回路をより簡単にモノクロ２ビーム方式で使用可能とする技術を提供することができる。これにより、回路の開発・製造コストをより低減できる。また、カラータンデム方式とモノクロ２ビーム方式とを共通の回路として実現できるので、回路の製造コストを大幅に低減できる。また、簡易な構成であるため、より不具合が発生しにくくなる。

以上の本発明の実施形態は、本発明の要旨と範囲を例示することを意図し、限定するものではない。多くの代替物、修正および変形例が当業者にとって明らかである。

例えば、ＡＳＩＣ１５では、２系統のスムージング部（ｓ１、ｓ３）及びＰＷＭ部（ｐ１、ｐ３）が使用される構成であるが、他の２系統が使用される構成としてもよい。

また、例えば、プリンター１において、スムージング処理のオン／オフを設定できるようにしてもよい。スムージング処理がオフに設定された場合、ＤＭＡ部ｄ２及びＤＭＡ部ｄ４は動作を停止する。また、スムージング部ｓ１は、ＤＭＡ部ｄ１から出力されたデータをバイパスする。また、スムージング部ｓ３は、ＤＭＡ部ｄ３から出力されたデータをバイパスする。

また、例えば、ＡＳＩＣ１５は、カラータンデム方式のプリンターに搭載されてもよい。

また、例えば、ＡＳＩＣ１５は、カラータンデム方式及びモノクロ２ビーム方式を動的に切り替えて使用可能であってもよい。この場合、ＡＳＩＣ１５は、カラータンデム方式及びモノクロ２ビーム方式を動的に切り替え可能な印刷エンジンを備えるプリンターに搭載することができる。

本発明は、プリンターだけでなく、複合機、コピー機等の画像形成装置のＡＳＩＣにも適用可能である。

１：プリンター、１０：コントローラー、１１：ＣＰＵ、１２：ＲＡＭ、１３：ＲＯＭ、１４：ネットワークＩ／Ｆ、１５：ＡＳＩＣ、２０：操作パネル、３０：印刷エンジン、ｄ１〜ｄ４：ＤＭＡ部、ｓ１〜ｓ４：スムージング部、ｂ１〜ｂ４：ラインバッファー、ｐ１〜ｐ４：ＰＷＭ部

Claims

モノクロ２ビーム方式の印刷を行う印刷エンジンを備える画像形成装置であって、
画像データを取得するＤＭＡ処理部と、画像データの解像度をラインバッファーを用いて変換するスムージング処理部と、画像データに基づいてパルス信号を生成して前記印刷エンジンに出力するパルス幅変調処理部とを、それぞれ第１〜第４の４系統備え、
前記第１及び第３のＤＭＡ処理部は、互いに隣接する印刷対象のラインの画像データをそれぞれ取得して後段の処理部に出力し、
前記第２及び第４のＤＭＡ処理部は、前記印刷対象のラインの画像データに対するスムージング処理に使用される所定のラインの画像データをそれぞれ取得して後段の処理部に出力し、
前記第１及び第３のスムージング処理部は、前記第１及び第３のＤＭＡ処理部の後段で処理された前記印刷対象のラインの画像データと、前記第２及び第４のＤＭＡ処理部の後段で処理された前記所定のラインの画像データとを、前記第１及び第３のラインバッファーにそれぞれ格納して、スムージング処理後に後段の処理部に出力し、
前記第１及び第３のパルス幅変調処理部は、前記第１及び第３のスムージング処理部の後段で処理された前記印刷対象のラインの画像データに基づいて、前記印刷エンジンにパルス信号をそれぞれ出力する、
ことを特徴とする画像形成装置。
請求項１に記載の画像形成装置であって、
前記第１のＤＭＡ処理部は、奇数ラインの画像データを１ラインずつ取得して後段の処理部に出力し、
前記第３のＤＭＡ処理部は、偶数ラインの画像データを１ラインずつ取得して後段の処理部に出力する、
ことを特徴とする画像形成装置。
請求項１又は２に記載の画像形成装置であって、
前記スムージング処理部の前段の処理と後段の処理では動作周波数が同一である、
ことを特徴とする画像形成装置。
請求項１〜３いずれか一項に記載の画像形成装置であって、
前記第１のパルス幅変調処理部と、前記第３のパルス幅変調処理部とでは、ラインの画像データの出力タイミングがずれている、
ことを特徴とする画像形成装置。
請求項１〜４いずれか一項に記載の画像形成装置であって、
スムージング処理のオン／オフを設定可能であり、
スムージング処理の設定がオフである場合、前記第２及び第４のＤＭＡ処理部は処理を停止し、前記第１及び第３のスムージング処理部は、前記第１及び第３のＤＭＡ処理部から出力されたラインの画像データを前記ラインバッファーに格納せずにそれぞれ出力する、
ことを特徴とする画像形成装置。