JP2009217584A - 画像処理装置 - Google Patents

Abstract

【課題】一の矩形領域内の画像データに対し、演算処理して算出した演算結果を他の矩形領域内の画像データに対して用いることで、ＦＩＦＯ／ＲＡＭを削減し得る画像処理装置を提供する。
【解決手段】全ライン分の画像データを複数のｍ行ｎ列の矩形領域に分割し、分割した矩形領域ごとに画像処理する画像処理部２０において、複数の矩形領域のうち、一の矩形領域における画像データに対して演算処理を施して演算結果を算出する演算部２０ｅと、算出された演算結果を記憶する第１記憶部２０ｇ及び第１記憶部２０ｇよりも低速な第２記憶部２０ｈと、を備え、演算部２０ｅは、一の矩形領域の演算結果の一部を前記第２記憶手段に出力して記憶させるとともに、当該演算結果の一部を他の矩形領域における画像データの演算処理に用いる画像処理部２０とする。
【選択図】図２

Description

本発明は、画像処理装置に関する。

近年、画像データを取得し、取得した画像データを画像形成し得る画像形成装置が普及している。

画像形成装置は、主として取得部、画像処理部、出力部を備えて構成される。
取得部は画像データを取得し、画像処理部は取得された画像データに各種画像処理を施す。そして、出力部は画像処理が施された画像データを用紙上に画像形成して出力する。

通常、取得部は画像データをライン単位で取得する。ライン単位とは、主走査方向（横方向）を１ラインとする単位である。取得部は、１ライン取得するごとに副走査方向（縦方向）を切り替えて取得するラインを変更し、これを複数回行うことで全ての画像データを取得する。

また、出力部もライン単位で画像データを出力し、これを複数回行うことで全ライン分の画像データを用紙上に画像形成して出力する。従って、一連の画像形成処理の中で中間的処理を行う画像処理部もライン単位で画像処理する構成が一般的にとられている。

ここで、画像処理部は、画像処理の一つである近傍処理を行う場合に複数ラインの画像データを一時的に記憶しておく必要があり、そのための記憶部を備える。近傍処理には、例えば文字強調処理、モアレ除去処理等がある。

高速に近傍処理するためには、記憶部は高速転送が可能であり、かつ、十分な記憶容量を備えるものが好ましい。具体的にはＦＩＦＯ（First In First Out）機能を有するＲＡＭ（Random Access Memory、以下「ＦＩＦＯ／ＲＡＭ」という）を用いることで、高速に近傍処理を行うことができる。また、一般的には、このＦＩＦＯ／ＲＡＭをＡＳＩＣ（Application Specific Integrated Circuit）内に備える構成とするのが一般的である。つまり、ソフト的に処理するのではなく、ハード的な処理を行う構成とする方が処理速度の観点から好ましい。

ＦＩＦＯ／ＲＡＭをＡＳＩＣ内に配置した場合、上述してきたように近傍処理を高速に行うことができる反面、画像処理部の生産コストや開発コストに多大な費用が必要となる。一般に、ＦＩＦＯ／ＲＡＭは性能が良いため高価だからである。
こうした問題点を解消すべく、矩形領域ごとに画像処理する画像処理部が特許文献１〜３に開示されている。

特許文献１〜３に記載の画像処理部は、画像処理を矩形領域ごとに行う。
矩形領域ごとの画像処理において、画像処理部はまず、取得部が取得した全ライン分の画像データを複数のｍ行ｎ列の矩形領域に分割する。そして、分割した矩形領域ごとに画像処理を行う。なお、矩形領域内での画像処理は、通常のライン単位での処理と同様に、１ラインごとに各種画像処理が行われる。

画像処理部は、矩形領域ごとに画像データを近傍処理する際、記憶しておく必要があるのは矩形領域内の複数ラインであって、取得部が取得した画像データの複数ラインを記憶しておく必要はない。つまり、近傍処理の際に記憶すべき画像データの容量を抑えることができるため、画像処理部は大容量の記憶部を備えずに済む。
特開２０００−３５４１６８号公報 特開２０００−３５１２４２号公報 特許第３５１０９９７号公報

ここで、特許文献１〜３の画像処理装置では、ｍ行ｎ列のタイル内の画像データについて近傍処理を施す場合、矩形領域外の画像データを必要とする場合がある。例えば、一の矩形領域と他の矩形領域との境界部分の画像データについて近傍処理する場合である。

このような場合、ＦＩＦＯ／ＲＡＭが記憶すべき画像データはｍ行ｎ列に留まらず、例えばｍ＋１行目の１ライン分の画像データについて記憶する必要がある。また、近傍処理を施すことにより算出したｍ＋１行目の１ライン分の演算結果をＦＩＦＯ／ＲＡＭに記憶する必要がある。

従って、画像処理部は、矩形領域１つ分以上の画像データを余分に記憶するためのＦＩＦＯ／ＲＡＭが必要となる。結果、ＦＩＦＯ／ＲＡＭの記憶容量は低減可能となるが、用いるＦＩＦＯ／ＲＡＭの数は低減できていない。

本発明の目的は、一の矩形領域内の画像データに対し、演算処理して算出した演算結果を他の矩形領域内の画像データに対して用いることで、ＦＩＦＯ／ＲＡＭを削減し得る画像処理装置を提供することである。

請求項１に記載の発明によれば、
全ライン分の画像データを複数のｍ行ｎ列の矩形領域に分割し、当該分割した矩形領域ごとに画像処理する画像処理装置において、
前記複数の矩形領域のうち、一の矩形領域における画像データに対して演算処理を施して演算結果を算出する演算手段と、
前記算出された演算結果を記憶する、第１記憶手段及び第１記憶手段より低速な第２記憶手段と、を備え、
前記演算手段は、前記一の矩形領域の演算結果の一部を前記第２記憶手段に出力して記憶させるとともに、当該演算結果の一部を他の矩形領域における画像データの演算処理に用いる画像処理装置が提供される。

請求項２に記載の発明によれば、請求項１に記載の発明において、
前記演算手段は、前記一の矩形領域における画像データに対して１行ごとに演算処理してｍ行分の演算結果を算出し、当該算出したｍ行分の演算結果のうち、ｍ行目の演算結果を前記他の矩形領域における１行目の画像データに対して用いることにより、当該他の矩形領域における１行目の画像データに対して演算処理を施す画像処理装置が提供される。

請求項３に記載の発明によれば、請求項１又は２に記載の発明において、
前記他の矩形領域の１行目の画像データは、前記一の矩形領域のｍ行目の画像データと副走査方向に隣り合う画像処理装置が提供される。

請求項４に記載の発明によれば、請求項１〜３の何れか一項に記載の発明において、
前記演算手段は、前記矩形領域において算出した前記演算結果のうち、１行目からｍ−１行目までの演算結果を前記第１記憶手段に、又最終ラインのｍ行目の演算結果を前記第２記憶手段に、それぞれ出力し、
前記第１記憶手段及び前記第２記憶手段は、前記演算手段から出力される前記演算結果を記憶する画像処理装置が提供される。

請求項５に記載の発明によれば、請求項４に記載の発明において、
前記演算手段は、前記矩形領域のｍ行目の演算結果を算出した後、次に処理する矩形領域のｍ行目の演算結果を算出し始めるまでに、前記矩形領域のｍ行目の演算結果を前記第２記憶手段に出力する画像処理装置が提供される。

請求項６に記載の発明によれば、請求項４又は５の何れか一項に記載の発明において、
前記第２記憶手段は、前記演算手段が前記矩形領域の１行目の演算結果を算出してから、次に処理する矩形領域の１行目の演算結果を算出し始めるまでに、当該次に処理する矩形領域の１行目に用いる演算結果を前記演算手段に出力する画像処理装置が提供される。

請求項７に記載の発明によれば、請求項１〜６の何れか一項に記載の発明において、
前記演算手段は、前記矩形領域における画像データに対して誤差拡散処理を施して演算結果を算出し、当該算出した演算結果を前記他の矩形領域における画像データの誤差拡散処理に用いる画像処理装置が提供される。

本発明によれば、矩形領域ごとに画像処理する画像処理装置において、一の矩形領域内の画像処理により得られた境界部分の演算結果を他の矩形領域での画像処理に用いることができる。つまり、他の矩形領域の境界部分の演算結果を高価な記憶部で記憶する必要がなくなる。よって、処理速度を維持しつつも、画像処理部の生産コストや開発コストの削減を図ることができる。

以下、本実施形態における画像処理装置の最適な構成及び動作について、図面を用いて詳細に説明する。

まず、図１を参照して、本実施形態に係る画像形成装置１００について説明する。
画像形成装置１００は、取得部１０、画像処理部２０、出力部３０、操作部４０、表示部５０、制御部６０を備えて構成されている。

また、外部ＰＣ（Personal Computer）２００は画像形成装置１００と接続されている。外部ＰＣ２００はＰＤＬ（Page Description Language）形式のデータを画像形成装置１００に出力する。画像形成装置１００は、ＰＤＬ形式のデータを受信して画像データに変換し、これを画像処理して印刷処理することになる。
以下、画像形成装置１００の各部について説明する。

取得部１０は、コントローラ１０ａ及びスキャナ部１０ｂを備えて構成される。
コントローラ１０ａは、ＰＤＬ形式に変換されたドキュメントデータをラスタライズして画像データを生成する。

コントローラ１０ａは、生成した画像データを画像処理部２０に出力する。
なお、コントローラ１０ａが出力する画像データは、Ｃ（シアン色）、Ｍ（マゼンダ色）、Ｙ（黄色）、Ｋ（黒色）の４色の複数色から構成される印刷用の画像データである。

一方、スキャナ部１０ｂは、まずスキャナ部１０ｂが備える光学系により原稿を読み取り、アナログの画像データを生成する。

次に、スキャナ部１０ｂは、生成したアナログの画像データをＡ／Ｄ変換してＲ（赤色）、Ｇ（緑色）、Ｂ（青色）の３色から構成される画像データに変換する。そして、これを画像処理部２０に出力する。なお、スキャナ部１０ｂが出力するＲ、Ｇ、Ｂからなる画像データは表示用として用いられる。よって、画像処理部２０は、必要に応じてＲ、Ｇ、ＢをＹ、Ｍ、Ｃ、Ｋからなる画像データに変換する。

画像処理部２０は、取得部１０から出力された画像データに対して、各種画像処理を施す。各種画像処理には、例えば文字強調処理、モアレ除去処理等の近傍処理がある。また、誤差拡散処理も近傍処理の一つであり、本実施形態ではこの誤差拡散処理について画像処理部２０とともに詳細に後述する。

出力部３０は、画像処理部２０から画像処理が施された画像データを受信して、制御部６０からの制御信号に従い印刷処理する。
以下、印刷処理について説明する。

出力部３０は、電子写真方式による印刷処理を行い、例えばプリント用紙を収容する給紙部、感光ドラムを有する露光部、トナーを付着させる現像部、トナーを定着させる定着部等からなる（図示省略）。

出力部３０は、プリントすべき画像データに基づいて、露光部において感光ドラム上にレーザ光等を照射して静電潜像を形成し、現像部がトナーを付着させる。そして、感光ドラム上に形成されたトナー像を給紙部から給紙されたプリント用紙に転写させ、この転写されたトナー像を定着部において定着させる。定着させた後、排紙トレイ等にプリント用紙を排紙させる。
以上が印刷処理の一連の流れである。

制御部６０は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等を備えて構成される。
ＣＰＵは、ＲＯＭに記憶されているシステムプログラムや各種制御プログラムを読み出して、ＲＡＭに展開する。そして、展開した各種プログラムとの協働により、画像形成装置１００の各部を集中制御する。

操作部４０は、ユーザの操作指示を入力するためのものであり、各種キーや表示部５０と一体に構成されるタッチパネル等を備える。操作部４０は、操作に応じた操作信号を生成し、生成した操作信号を制御部６０に出力する。

表示部５０は、ＬＣＤ（Liquid Crystal Display）等を備えて構成される。
表示部５０は制御部６０から出力される制御信号を受信し、受信した制御信号に従って、ＬＣＤ上に各種設定情報や動作状況等を表示する。

次に、図２を参照して、画像処理部２０について説明する。
画像処理部２０は、ライン／タイル変換部２０ａ、圧縮部２０ｂ、書込／読取部２０ｃ、伸張部２０ｄ、演算部２０ｅ、タイル／ライン変換部２０ｆ、第１記憶部２０ｇ、第２記憶部２０ｈを備えて構成される。

ライン／タイル変換部２０ａは、取得部１０がライン単位で取得した画像データを複数の矩形領域（以下、「タイル」という）に分割する処理を行う。タイルの大きさ、つまりタイルを構成する画素数は予め定められており、ライン／タイル変換部２０ａは予め定められている大きさに従って、複数のタイルに分割する。本実施形態では、タイルを８×８画素のタイルに分割するものとして説明する。

圧縮部２０ｂは、タイルの圧縮処理を行う。
圧縮部２０ｂは、圧縮した複数のタイルを書込／読取部２０ｃに出力する。

書込／読取部２０ｃは、圧縮部２０ｂからタイル単位で出力される画像データを第２記憶部２０ｈに書き込む処理を行う。
また、書込／読取部２０ｃは、画像処理対象となる画像データを第２記憶部２０ｈからタイル単位で読み出し、読み出した画像データをタイル単位で伸張部２０ｄに出力する。

なお、画像データをタイル単位で書き込むとは、８×８画素の画像データを１つの単位として第２記憶部２０ｈに書き込むことをいう。また、同様に、画像データをタイル単位で読み出すとは、８×８画素の画像データを１つの単位として読み出すことをいう。

伸張部２０ｄは、書込／読取部２０ｃから出力されたタイル単位の画像データを画像処理に供するために伸張し、伸張した画像データを演算部２０ｅに出力する。

演算部２０ｅは、伸張部２０ｄからタイル単位で出力される画像データに対し、予め定められた画像処理を施す。予め定められた画像処理とは、例えば文字強調処理、モアレ除去処理等があり、演算部２０ｅは各処理に応じた演算回路を備えて構成される。

また、演算部２０ｅは、上述した文字強調処理等の他に、誤差拡散処理を施す演算回路を備える。誤差拡散処理を施す演算回路では、第１記憶部２０ｇ等を備えて構成される。本実施形態では、演算部２０ｅが行う誤差拡散処理について図３を参照して詳細に後述する。

演算部２０ｅは、画像データに対して各種画像処理を施した後、画像データをタイル単位でタイル／ライン変換部２０ｆに出力する。

タイル／ライン変換部２０ｆは、演算部２０ｅからタイル単位で出力される画像データをライン単位に変換し、変換したライン単位の画像データを出力部３０に出力する。

第１記憶部２０ｇは、演算部２０ｅが備える演算回路において、ＡＳＩＣ上に配置される記憶部である。また、第１記憶部２０ｇは、高速転送可能なＲＡＭで構成される。ＲＡＭは、ＦＩＦＯ動作による画像データの書き込み及び読み出しを行う。

第２記憶部２０ｈは、外付けのＤＲＡＭ（Dynamic RAM）を備えて構成される。
第２記憶部２０ｈは、タイル変換された画像データをタイル単位で記憶し、また、演算部２０ｅが演算処理して算出した演算結果を記憶する。さらに、第２記憶部２０ｈは、演算部２０ｅに必要な演算結果を出力する。

次に、図３を参照して、誤差拡散処理を行う演算部２０ｅについて説明する。
誤差拡散処理を行う演算部２０ｅは、加算部２０１、出力処理部２０２、ＤＲＡＭ書込／読取部２０３、第１記憶部２０ｇを演算回路上に備えて構成される。また、ＤＲＡＭ書込／読取部２０３は、第２記憶部２０ｈと接続されている。なお、演算部２０ｅは、第１記憶部２０ｇを除いた上述の各部を備えて構成されるとしてもよい。この場合、第１記憶部２０ｇは外付けで加算部２０１及び出力処理部２０２と接続される。

加算部２０１は、伸張部２０ｄからタイル単位で出力される画像データに対し、１ラインごとに演算結果（誤差データ）を加算する加算処理を行う。

加算処理は、タイル内の１ラインにおける全ての画素にそれぞれの誤差データが加算される。また、誤差データは、第１記憶部２０ｇから出力され、又はＤＲＡＭ書込／読取部２０３を介して第２記憶部２０ｈから出力される。加算部２０１はこれらの誤差データを取得する。なお、誤差データについては後述する。
加算部２０１は、加算処理を施した画像データを出力処理部２０２に出力する。

出力処理部２０２は、予め定められた複数の画素値を基準値とし、入力される画像データの画素値を各基準値のうち何れかの基準値に変換する変換処理を行う。

上述の変換処理について詳細に説明する。
まず、出力処理部２０２は、加算部２０１からタイル単位で出力される画像データを１ラインごとに取得する。そして、取得した１ラインの画像データのうち、各画素の画素値と予め定められた複数の基準値とを比較する。出力処理部２０２は、比較した結果、複数の基準値のうち最も近い基準値を決定する。そして、決定した基準値を画素値として置き換える。
以上が変換処理の一連の流れである。

変換処理について具体的数値を用いて更に説明すると、基準値が「０、８５、１７０、２５５」であって、入力される画像データにおける各画素値が「０、４０、８０、１２０、…」である場合、出力処理部２０２は、入力される画素値を「０、０、８５、８５、…」に変換する。

また、出力処理部２０２は、変換処理前の画像データと変換処理後の画像データとを画素ごとに比較して、両者の画素値の差を算出する。本実施形態において、ここで算出された差を誤差データということにする。

上述の具体例を用いて説明すると、出力処理部２０２は変換処理前の画像データ「０、４０、８０、１２０、…」と変換処理後の画像データ「０、０、８５、８５、…」とを比較して、誤差データ「０、４０、−５、３５、…」を算出する。

出力処理部２０２は、算出した誤差データを第１記憶部２０ｇに記憶させ、又はＤＲＡＭ書込／読取部２０３を介して第２記憶部２０ｈに出力して記憶させる。

第１記憶部２０ｇは、出力処理部２０２から出力される誤差データを取得して記憶する。なお、第１記憶部２０ｇが記憶する誤差データは、タイル内の画像データのうち、１行目からｍ−１行目の誤差データである。

第２記憶部２０ｈは、ＤＲＡＭ書込／読取部２０３を介して、出力処理部２０２から出力される誤差データを取得して記憶する。なお、第２記憶部２０ｈが記憶する誤差データは、タイル内の画像データのうち、ｍ行目の誤差データである。

ＤＲＡＭ書込／読取部２０３は、出力処理部２０２から出力されるｍ行目の誤差データを第２記憶部２０ｈに書き込む。また、ＤＲＡＭ書込／読取部２０３は、第２記憶部２０ｈからｍ行目の誤差データを読み取り、読み取ったｍ行目の誤差データを加算部２０１に出力する。
以上が演算部２０ｅの行う誤差拡散処理の一連の流れである。

次に、図４を参照して、上述してきた誤差拡散処理の概念図を示す。
なお、図４に示す画像データは、タイル内における１ライン分の画像データである。

加算部２０１は、入力画像データＤ１及び誤差データＤ２を有する。この両者を加算して算出した画像データＤ３を出力処理部２０２に出力する。

出力処理部２０２は、加算された画像データＤ３における画素値を基準値Ｓ１と比較する。比較した結果、２値データＤ４及び誤差データＤ５を算出する。
出力処理部２０２は、２値データＤ４をタイル／ライン変換部２０ｆに出力し、誤差データＤ５を第１記憶部２０ｇ又は第２記憶部２０ｈに出力する。

ここで、出力処理部２０２は、タイル内の１行目からｍ行目における誤差データのうち、１行目からｍ−１行目の誤差データを第１記憶部２０ｇに出力する。また、出力処理部２０２は、ｍ行目の誤差データを第２記憶部２０ｈに出力する。

１行目からｍ−１行目の誤差データは、第１記憶部２０ｇに記憶された後、次の入力画像データが加算部２０１に入力されるまでに加算部２０１に出力される。加算部２０１は、上述したように、入力画像データＤ１と誤差データＤ２とを加算する処理を行う。
つまり、同一タイル内の１つのラインで算出された誤差データは、次のラインの処理で用いられることとなる。

一方、ｍ行目の誤差データは、第２記憶部２０ｈに記憶された後、副走査方向に隣り合う他のタイルの１行目の処理において用いられることとなる。
以下、ｍ行目の誤差データを用いる処理について、図５、６を参照して説明する。

まず、図５を参照して、全画像データとタイルとの関係について説明する。
上述してきたように、画像処理部２０は、取得部１０が取得した全画像データＤ１０を複数のｍ行ｎ列のタイルＤ１１に分割し、分割したタイルＤ１１ごとに画像処理を行う。

本実施形態において、全画像データＤ１０は８０００×８０００画素から構成され、タイルＤ１１は、８行８列（８×８画素）から構成されるものとして説明する。

画像処理部２０は、主走査方向に「タイル１」、「タイル２」と処理していき、「タイル１０００」まで画像処理を施した後、副走査方向に＋１だけインクリメントする。そして、「タイル１００１」から再度主走査方向に画像処理を行う。これを繰り返すことで、画像処理部２０は、全画像データＤ１０の画像処理を行う。

次に、図６を参照して、ｍ行目の誤差データの処理について説明する。
タイル内の番号は、タイル番号と行番号を示す。例えば、「Ｔ１−１行目」は、タイル番号が１の１行目であることを表している。

演算部２０ｅは、タイル単位で入力される画像データをライン単位で演算処理する。例えば、Ｔ１−１行目の画像データを演算処理した場合、２値データＤ４及び誤差データＤ５を算出する。演算部２０ｅは、このうち、誤差データＤ５をＴ１−２行目の画像データの演算処理に用いる。

ｍ行目の演算処理により算出した誤差データＤ５の処理について説明する。
演算部２０ｅは、ｍ行目の演算処理、例えばＴ１−８行目の演算処理により算出した誤差データＤ５を第２記憶部２０ｈに記憶させる。Ｔ１−８行目の誤差データＤを記憶させる処理に際して、演算部２０ｅは、次に処理するタイルのｍ行目、つまりＴ２−８行目の誤差データＤ５を第２記憶部２０ｈに記憶するまでに行えばよい。

演算部２０ｅは、Ｔ１００１−１行目の画像データに演算処理を施す際、第２記憶部２０ｈからＴ１−８行目の演算処理により算出した誤差データＤ５を読み出す。読み出す処理は、Ｔ１００１−１行目の画像データに対して演算処理を開始するまでに読み出しておけばよい。

演算部２０ｅは、読み出したＴ１−８行目の誤差データＤ５をＴ１００１−１行目の画像データに加算し、加算後の画像データと基準値とを比較して、上述したように、２値データＤ４及び誤差データＤ５を算出する。

以上のように、本実施形態によれば、一のタイル内の画像データに対して演算処理を施して算出した演算結果を第１記憶部２０ｇと第２記憶部２０ｈとに分けて出力することができる。つまり、第１記憶部２０ｇの数を削減し、削減した分の記憶すべき必要な演算結果を第２記憶部２０ｈに記憶させることができる。第１記憶部２０ｇは高速転送可能なＦＩＦＯ／ＲＡＭで構成される記憶部であり、第２記憶部２０ｈは第１記憶部２０ｇよりも低速転送のＤＲＡＭで構成される記憶部である。よって、画像処理部２０の生産コストや開発コストの低減を図ることができる。更に、第２記憶部２０ｈに記憶させた演算結果を他のタイル内の画像データに対して用いることができる。

また、他のタイル内の画像データに対して用いる演算結果は、タイル内のｍ行目の演算結果とする。本実施形態によれば、Ｔ１−８行目やＴ２−８行目、Ｔ１００１−８行目等の演算結果を他のタイルの演算処理に用いることができる。

また、タイル内のｍ行目の演算結果を用いる他のタイルの画像データは、ｍ行目の画像データと副走査方向に隣り合うタイルの１行目の画像データとする。本実施形態によれば、Ｔ１−８行目の演算結果をＴ１００１−１行目の画像データの演算処理に用いることができる。

また、１つのタイル内で算出した演算結果のうち、１行目からｍ−１行目までの演算結果とｍ行目の演算結果とを異なる記憶部に記憶させることができる。本実施形態によれば、Ｔ１−１行目からＴ１−７行目までの演算結果を第１記憶部２０ｇに記憶させ、Ｔ１−８行目の演算結果を第２記憶部２０ｈに記憶させることができる。

また、第２記憶部２０ｈの書込速度は、タイル内の１行目からｍ−１行目までの演算処理が完了するまでに直近で処理したタイルのｍ行目の演算結果を書き込める程度であればよい。本実施形態によれば、第２記憶部２０ｈは、演算部２０ｅがＴ２−１行目からＴ２−７行目までを演算処理し終えるまでに、Ｔ１−８行目の演算結果を記憶しておけばよい。

また、第２記憶部２０ｈが備える出力速度は、１行目の演算処理を終えた後、２行目からｍ行目までの演算処理が完了するまでに次に処理するタイルの１行目の演算結果を出力できる程度であればよい。本実施形態によれば、第２記憶部２０ｈは、演算部２０ｅがＴ１―２行目からＴ１−８行目までを演算処理し終えるまでに、Ｔ２−１行目の演算結果を出力しておけばよい。

また、演算部２０ｅは、本実施形態のように誤差拡散処理を行うことができ、一のタイル内で算出した誤差データを他のタイルの誤差拡散処理に用いることができる。

なお、本実施形態では、画像処理部２０は演算部２０ｅを備え、演算部２０ｅは誤差拡散処理を行うこととしたが、本発明はこれに限らず、例えば演算処理を行わずに単にライン調整を可能とする画像処理部とすることも可能である。
以下、他の実施形態における画像処理部について説明する。

図７に、他の実施形態における画像処理部２１を示す。
図７に示す画像処理部２１は、図２の画像処理部２０に３つの周辺回路を更に備えて構成されるものである。また、図７の画像処理部２１は、演算部２０ｅを備えずに構成される。

３つの周辺回路とは、文字用画像処理回路２１ａ、写真用画像処理回路２１ｂ、写真／文字判別回路２１ｃである。
以下、これら周辺回路を含む画像処理部２１の処理について説明する。

文字用画像処理回路２１ａは、文字の輪郭を強調する処理を行う。フィルタのサイズは７×７（画素）のフィルタサイズを用い、対象画素を出力するために入力画素を３ライン分遅延させる処理を行う。

図８に、７×７のフィルタサイズを用いた文字用画像処理の概念図を示す。
図８に示すように、文字用画像処理回路２１ａは、対象画素Ｐ１を出力するため、対象画素Ｐ１のライン以降の画像データ（３ライン分）を遅延させる処理を行う。

写真用画像処理回路２１ｂは、平均化処理を行う。フィルタのサイズは９×９のフィルタサイズを用い、対象画素を出力するために入力画素を４ライン分遅延させる処理を行う。

図９に、９×９のフィルタサイズを用いた写真用画像処理の概念図を示す。
図９に示すように、写真用画像処理回路２１ｂは、対象画素Ｐ２を出力するため、対象画素Ｐ２のライン以降の画像データ（４ライン分）を遅延させる処理を行う。

写真／文字判別回路２１ｃは、中間調レベルの画素数をカウントする処理を行う。フィルタのサイズは９×９のフィルタサイズを用い、対象画素を出力するために入力画素を４ライン分遅延させる処理を行う。
４ライン分遅延させる際の写真／文字判別処理の概念図は、図９と同様である。

このように、それぞれの回路においてフィルタサイズが異なる場合、遅延させる画像データのライン数も異なってくる。
そこで、画像処理部２１は、文字用画像処理回路２１ａから出力される画像データを１ライン分遅延させる遅延処理を行う。なお、遅延処理については、演算部２０ｅによる演算処理が行われない点を除いて、図２に示した画像処理部２０の処理と同様である。

以上のように、他の実施例によれば、遅延させる画像データのライン数の整合性を図るべく、文字用画像処理回路２１ａから出力された画像データを１ライン分遅延させる遅延処理を行うことができる。つまり、本願発明は演算処理（誤差拡散処理）に限らず、遅延調整回路として適用することも可能である。

画像形成装置の機能ブロック図である。 画像処理部の機能ブロック図である。 演算部の機能ブロック図である。 誤差拡散処理の概念図である。 タイルの概念図である。 タイル及び誤差拡散処理の概念図である。 他の実施形態における画像処理部の機能ブロック図である。 ７×７のフィルタサイズを用いた画像処理の概念図である。 ９×９のフィルタサイズを用いた画像処理の概念図である。

符号の説明

１００ 画像形成装置
１０ 取得部
２０ 画像処理部
３０ 出力部
４０ 操作部
５０ 表示部
６０ 制御部
２０ａ ライン／タイル変換部
２０ｂ 圧縮部
２０ｃ 書込／読取部
２０ｄ 伸張部
２０ｅ 演算部
２０ｆ タイル／ライン変換部
２０ｇ 第１記憶部
２０ｈ 第２記憶部
２０１ 加算部
２０２ 出力処理部
２０３ ＤＲＡＭ書込／読取部

Claims (7)

1. 全ライン分の画像データを複数のｍ行ｎ列の矩形領域に分割し、当該分割した矩形領域ごとに画像処理する画像処理装置において、
   前記複数の矩形領域のうち、一の矩形領域における画像データに対して演算処理を施して演算結果を算出する演算手段と、
   前記算出された演算結果を記憶する、第１記憶手段及び第１記憶手段より低速な第２記憶手段と、を備え、
   前記演算手段は、前記一の矩形領域の演算結果の一部を前記第２記憶手段に出力して記憶させるとともに、当該演算結果の一部を他の矩形領域における画像データの演算処理に用いる画像処理装置。
2. 前記演算手段は、前記一の矩形領域における画像データに対して１行ごとに演算処理してｍ行分の演算結果を算出し、当該算出したｍ行分の演算結果のうち、ｍ行目の演算結果を前記他の矩形領域における１行目の画像データに対して用いることにより、当該他の矩形領域における１行目の画像データに対して演算処理を施す請求項１に記載の画像処理装置。
3. 前記他の矩形領域の１行目の画像データは、前記一の矩形領域のｍ行目の画像データと副走査方向に隣り合う請求項１又は２に記載の画像処理装置。
4. 前記演算手段は、前記矩形領域において算出した前記演算結果のうち、１行目からｍ−１行目までの演算結果を前記第１記憶手段に、又最終ラインのｍ行目の演算結果を前記第２記憶手段に、それぞれ出力し、
   前記第１記憶手段及び前記第２記憶手段は、前記演算手段から出力される前記演算結果を記憶する請求項１〜３の何れか一項に記載の画像処理装置。
5. 前記演算手段は、前記矩形領域のｍ行目の演算結果を算出した後、次に処理する矩形領域のｍ行目の演算結果を算出し始めるまでに、前記矩形領域のｍ行目の演算結果を前記第２記憶手段に出力する請求項４に記載の画像処理装置。
6. 前記第２記憶手段は、前記演算手段が前記矩形領域の１行目の演算結果を算出してから、次に処理する矩形領域の１行目の演算結果を算出し始めるまでに、当該次に処理する矩形領域の１行目に用いる演算結果を前記演算手段に出力する請求項４又は５に記載の画像処理装置。
7. 前記演算手段は、前記矩形領域における画像データに対して誤差拡散処理を施して演算結果を算出し、当該算出した演算結果を前記他の矩形領域における画像データの誤差拡散処理に用いる請求項１〜６の何れか一項に記載の画像処理装置。

Images