JP2005311745A - 画像処理装置 - Google Patents
画像処理装置 Download PDFInfo
- Publication number
- JP2005311745A JP2005311745A JP2004126404A JP2004126404A JP2005311745A JP 2005311745 A JP2005311745 A JP 2005311745A JP 2004126404 A JP2004126404 A JP 2004126404A JP 2004126404 A JP2004126404 A JP 2004126404A JP 2005311745 A JP2005311745 A JP 2005311745A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- image processing
- image
- buffer
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Facsimile Image Signal Circuits (AREA)
- Image Processing (AREA)
- Storing Facsimile Image Data (AREA)
Abstract
【課題】 1フレームの画像データをブロック処理する際に、画像データのオーバーラップ分の転送を減少させて、処理時間を短縮可能にした画像処理装置を提供する。
【解決手段】 画像データを取得してフレームメモリ2に転送する画像データ取得モジュール1と、フレームメモリの画像データをブロック単位で読み出すデータ転送モジュール3と、転送されたブロック画像データの前処理を行う前処理モジュール4と、前処理結果を後段へ転送するデータ転送モジュール5と、転送された前処理済みのブロック画像データを第1のセレクタ6を介して選択的に記憶するバッファ7a,7b,7cと、バッファ群のいずれか1つの画像データを選択する第2のセレクタ8と、選択読み出しをしたブロック画像データに対して画像処理を行う画像処理モジュール9とで画像処理装置を構成する。
【選択図】 図 1
【解決手段】 画像データを取得してフレームメモリ2に転送する画像データ取得モジュール1と、フレームメモリの画像データをブロック単位で読み出すデータ転送モジュール3と、転送されたブロック画像データの前処理を行う前処理モジュール4と、前処理結果を後段へ転送するデータ転送モジュール5と、転送された前処理済みのブロック画像データを第1のセレクタ6を介して選択的に記憶するバッファ7a,7b,7cと、バッファ群のいずれか1つの画像データを選択する第2のセレクタ8と、選択読み出しをしたブロック画像データに対して画像処理を行う画像処理モジュール9とで画像処理装置を構成する。
【選択図】 図 1
Description
この発明は、画像データにフィルタ演算などの画像処理を施す画像処理装置に関する。
一般に、デジタルカメラに代表される画像処理装置では、レンズ群などからなる光学系により結像された被写体光をCCDなどの撮像素子で画像信号に変換する。そして、この画像信号をA/D変換器にてデジタル画像信号に変換し、フレームメモリにデジタル画像信号を記憶する。画像処理モジュールはフレームメモリに記憶されたデジタル画像信号を、入力画像データとしてフィルタ処理などの画像処理を行うことで、所望の画像を得るように構成されている。
従来、画像処理装置として、例えば、特公平3−51024号公報に開示されているものは、画像処理モジュールを複数備え、画像処理モジュール間を画像データ入出力用のバスで接続し、分割された各画像データを各々の画像処理モジュールで処理することで画像処理の負荷を分散するように構成されており、これにより、高速な画像処理を実現するものである。
また、従来の画像処理装置としては、特開2000−236473号公報には、CPUがフレームメモリとバスを介して接続され、フレームメモリから画像データを読み出し画像処理を行う構成のものが開示されている。また、特開平10−262248号公報には、フレームメモリ、データ転送回路及び画像処理回路がバスを介して接続され、データ転送回路が画像データをブロック単位でフレームメモリから画像処理回路の内部バッファへ転送し、画像処理回路にて画像処理を行うように構成したものが開示されており、これらの構成の画像処理装置により、フレームメモリに記憶された画像データに対する画像処理を実現するようにしている。
また更に、上記特開2000−236473号公報には、CPU、画像処理回路及びフレームメモリがバスを介して接続され、CPUはフレームメモリの画像データに対して画像処理を行い、その結果をフレームメモリに書き戻し、その画像データを用いて画像処理回路が画像処理を行う構成のものが開示されている。また、特開2002−366946号公報には、フレームメモリと画像処理回路がバスを介して接続され、画像処理回路内にレジスタとラインメモリで構成されたCPUインターフェースが備えられ、CPUインターフェースのレジスタに格納された画像データをCPUが読み出して画像処理を行う構成のものが開示されている。これらの構成により、異なる処理モジュール間の画像データの授受を実現するようにしている。
特公平3−51024号公報
特開平10−262248号公報
特開2000−236473号公報
特開2002−366946号公報
ところで、上記特公平3−51024号公報開示の従来技術では、1フレームの画像を図15に示すようにブロックに分割し、各々のブロックの画像データを異なる画像処理モジュールでフィルタ演算処理を行う場合、それぞれの画像処理モジュールに入力される画像データは、隣接するブロックとオーバーラップを持つ必要がある。例えば、3×3のフィルタ処理を行う場合、図16に示すように、隣接するブロックと2画素分のオーバーラップが必要となる。したがって、画像処理モジュールは、注目ブロックに対して隣接するブロックを処理する他の画像処理モジュール内のバッファから、オーバーラップ分のデータを読み出さなければならない。すなわち、この従来技術では、入力画像データのオーバーラップ分の転送量削減による処理時間短縮という観点について考慮される必要があるが、かかる観点についての考慮はされていない。本発明は、この観点に着目し、画像データのオーバーラップ分の転送を減少させることにより、処理時間を短縮した画像処理装置を提供することを課題とする。
また、上記特開2000−236473号公報開示の従来技術では、CPUがフレームメモリから直接データを読み出すため、例えばM画素の画像データに対して3×3のフィルタ処理を行う場合、フレームメモリから読み出される画像データ量は9×M画素になり、フレームメモリからの読み出し回数を減らすことで処理時間の短縮を実現するという観点について考慮がなされる必要があるが、かかる観点については考慮がなされていない。また、上記特開平10−262248号公報開示の従来技術では、例えば3×3のフィルタ処理を行う場合、内部バッファに転送される画像データブロックは、図16に示すように隣接するブロックと2画素分のオーバーラップを持つ必要があり、このオーバーラップ分だけフレームメモリから内部バッファへの画像データの転送量が増加する。すなわち、この従来技術でもフレームメモリから読み出す画像データのオーバーラップ分の転送を削減することにより処理時間の短縮を実現するという観点について考慮されなければならないが、かかる観点については考慮がなされていない。本発明は、これらの観点に着目し、画像データ記憶手段から一時記憶手段群に画像データを転送する際に、画像データの転送量を減少させることにより、処理時間の短縮を実現できるようにした画像処理装置を提供することを課題とする。
また、上記特開2000−236473号公報開示の従来技術では、上記のようにCPUがフレームメモリから直接データを読み出すため、例えばM画素の画像データに対して3×3のフィルタ処理を行う場合、フレームメモリから読み出される画像データ量は9×M画素になる。更に、画像処理回路とCPUを並列に動作させるため、画像処理回路もCPUと同時にフレームメモリにアクセスする。したがって、画像処理回路とCPUで1つのバスを分け合って使用することになり、バストラフィックが増加し、データ転送に要する時間が増加する。すなわち、この従来技術はバストラフィックを軽減することによりデータ転送時間を短縮するという観点について考慮される必要があるが、かかる観点について考慮がなされていない。また、上記特開2002−366946号公報開示の従来技術では、画像処理回路内に備えられたCPUインターフェース(図17参照:図17において3×3素子はフリップフロップを示す)を構成するラインメモリは、画像データの水平サイズ分の容量が必要となるため、画像サイズが大きい場合には非常に大きいメモリが必要となる。すなわち、この従来技術では画像処理装置を小さな回路で構成するという観点について考慮される必要があるが、かかる観点について考慮がなされていない。本発明は、これらの観点に着目し、回路規模を増加させることなくバストラフィックを軽減し、データ転送時間を短縮できるようにした画像処理装置を提供することを課題とする。
上記課題を解決するため、請求項1に係る発明は、画像データに対して処理を行うN個(Nは1以上の整数)の画像処理手段と、画像データを格納する画像データ記憶手段と、前記画像データ記憶手段に格納された画像データを複数のブロックに分割し、ブロック単位で転送する画像データ転送手段と、前記画像処理手段が処理する画像データを格納する一時記憶手段を少なくとも3+2×(N−1)個以上有する一時記憶手段群と、前記一時記憶手段群から、前記画像データ転送手段により転送される前記ブロックに係る画像データを書き込む一時記憶手段を選択する第1の選択手段と、前記一時記憶手段群から、前記画像処理手段へ転送する連続する2ブロック分の画像データを格納した一時記憶手段を選択する第2の選択手段とを備えて画像処理装置を構成するものである。そして、この請求項1に係る発明に関する実施例には、実施例1及び2(図1乃至図9)が対応する。
請求項2に係る発明は、請求項1に係る画像処理装置において、前記画像処理手段は1個であり、且つ前記一時記憶手段は少なくとも3個以上であることを特徴とするものである。そして、この請求項2に係る発明に関する実施例には、実施例1(図1乃至図5)が対応する。
請求項3に係る発明は、請求項1又は2に係る画像処理装置において、前記画像データ転送手段は、画像データに対して前処理を行う前処理手段と、該前処理手段に対して前記画像データ記憶手段から画像データを転送する第1の転送手段と、前記前処理手段で処理された画像データを前記第1の選択手段に転送する第2の転送手段を有することを特徴とするものである。そして、この請求項3に係る発明に関する実施例には、実施例1及び実施例2が対応する。
請求項4に係る発明は、請求項1〜3のいずれか1項に係る画像処理装置において、前記画像処理手段は、マイクロプロセッサで構成されていることを特徴とするものである。
請求項5に係る発明は、請求項1〜3のいずれか1項に係る画像処理装置において、前記画像処理手段は、電子回路で構成されていることを特徴とするものである。
請求項6に係る発明は、請求項3〜5のいずれか1項に係る画像処理装置において、前記前処理手段は、マイクロプロセッサで構成されていることを特徴とするものである。
請求項7に係る発明は、請求項3〜5のいずれか1項に係る画像処理装置において、前記前処理手段は、電子回路で構成されていることを特徴とするものである。
請求項1に係る発明によれば、画像処理手段は連続する2ブロック分の画像データを一時記憶手段から読み出し、隣り合うブロックを処理する画像処理手段同士は、1ブロック分の一時記憶手段を共有することができるため、画像データ記憶手段から画像データを読み出す際には、水平方向に隣接するブロック間のオーバーラップ分を複数回転送する必要がなくなり、画像データの転送量を減らすことができる。その結果、処理時間を短縮することができる。請求項2に係る発明によれば、画像処理手段は連続する2ブロック分の画像データを一時記憶手段から読み出す。また、引き続いて隣接するブロックを処理する際には、前回読み出した2ブロック分の一時記憶手段の内、画像データにおいて右側のブロックを記憶した一時記憶手段を含む2ブロック分を用いる。そのため、画像データ一時記憶手段から画像データを読み出す際には、水平方向に隣接するブロック間のオーバーラップ分を複数回転送する必要がなくなり、画像データの転送量を減らすことができる。その結果、処理時間の短縮が実現できる。請求項3に係る発明によれば、第2の転送手段及び一時記憶手段を介して前処理手段から画像処理手段への画像データ転送を行うことで、画像データ記憶手段が接続されたバスのトラフィックを軽減し、データ転送時間を短縮できる。請求項4に係る発明によれば、マイクロプロセッサを用いて画像処理を行うため、プログラムを変更することにより柔軟な画像処理を行うことができる。請求項5に係る発明によれば、ハードウェアを用いて画像処理を行うため、高速な画像処理を行うことができる。請求項6に係る発明によれば、マイクロプロセッサを用いて前処理を行うため、プログラムを変更することにより柔軟な前処理を行うことができる。請求項7に係る発明によれば、ハードウェアを用いて前処理を行うため、高速な前処理を行うことができる。
次に、発明を実施するための最良の形態について説明する。
まず、本発明の実施例1について説明する。図1は、本発明に係る画像処理装置の実施例1を示すブロック構成図である。図1において、1は画像データを取得し、フレームメモリ2に転送する画像データ取得モジュールである。3はフレームメモリ2に記憶された画像データをブロック単位で読み出すデータ転送モジュールである。4はデータ転送モジュール3により読み出された画像データを入力として前処理を行う前処理モジュールである。5は前処理モジュール4の結果を後段へ転送するデータ転送モジュールである。7はフレームメモリ2から読み出された画像データを記憶するバッファ7a,バッファ7b,バッファ7cからなるバッファ群である。6はデータ転送モジュール5から転送されたデータをバッファ7a,バッファ7b,バッファ7cのいずれか1つを記憶先として選択するための第1のセレクタである。8はバッファ7a,バッファ7b,バッファ7cのいずれか1つを画像データの読み出し元として選択するための第2のセレクタである。9はバッファ群7から読み出した画像データに対して画像処理を施す画像処理モジュールである。
次に、上記構成の実施例1の動作について説明する。画像データ取得モジュール1は画像データを取得し、フレームメモリ2に1フレーム分の画像データを転送する。図2にフレームメモリに記憶された1フレーム分の画像データのイメージを示す。データ転送モジュール3は、図2に示すようにブロック毎に画像データを読み出す。ブロックは画像の左上のブロック1から右のブロック2の順に読み出され、右端のブロック(図示例ではブロック4)に達したならば1段下の左端のブロック(図示例ではブロック5)から読み出しを開始し、右下のブロック(図示例ではブロック12)を読み出したならば読み出しを終了する。ブロック内の画像データは、ラスタスキャンで読み出す。読み出されたブロックは、前処理モジュール4で前処理を施された後にバッファ群7に格納される。
図3は、上から下に向かって第1のセレクタ6及び第2のセレクタ8の動作の時間的変化(T1〜T5)を示したものである。第1のセレクタ6は、バッファ7a,バッファ7b,バッファ7c,バッファ7a,・・・の順に書き込み先を選択する。データ転送モジュール5は、選択された書き込み先が空いている場合にはブロックを書き込み、空いてない場合には空くのを待つ。一方、第2のセレクタ8は、画像処理モジュール9が2つのブロックを処理する際に、2つのバッファの内、まずいずれか一方を選択し、続いて他方のバッファを選択する。例えば、図3の時間T3では、第2のセレクタ8はバッファ7aかバッファ7bの内、まず画像処理モジュール9から指定されたバッファ7aを選択し、続いてバッファ7bを選択する。時間T4で画像処理モジュール9が次の2つのブロックを処理する場合、第2のセレクタ8は、前回の2つのバッファ(バッファ7a及び7b)の右側のブロックに相当するバッファ(バッファ7b)と、その右隣のブロックに相当するバッファ(バッファ7c)の内、まず画像処理モジュール9から指定されたバッファ7bを選択し続いてバッファ7cを選択する。図4は、図3に示した時間的な変化をタイミングチャートで表したものである。このタイミングチャートの左端にバッファ群7にアクセスするモジュール名(データ転送モジュール5及び画像処理モジュール9)が示されている。また、図中の7a〜7cは、各モジュールがアクセスするバッファを表している。
次に、第2のセレクタ8の動作と画像処理モジュール9による画像処理について、更に詳細に説明する。図5は、図3の時間T3及び時間T4における処理態様について示したものである。図5では、ブロックの水平サイズを8画素とし、画像処理モジュール9で行う画像処理を水平方向の1次元フィルタ演算(3タップ)として示している。図5の「○」印は、バッファ7群に記憶された画素を表す。図5においては、1行分の画像データのみを示している。また、図5の「×」印は、画像処理モジュール9での演算により得られる画素を表し、矢印は画像処理モジュール9が読み出すバッファの範囲を表している。時間T3において、画像処理モジュール9はバッファ7a及びバッファ7bを適宜選択し、画像データを読み出して「×」印で表される画素を出力する。続いて、時間T4では、時間T3の「×」印で示された前回の演算結果に対して連続的につながるように、すなわち時間T3の処理後の画像データ(×印)の右端と、時間T4の処理後の画像データ(×印)の左端が隣り合う画素となるように、バッファ7b,バッファ7cに記憶された画像データ(○印)を適宜選択し演算を行う。画像処理モジュール9は、時間T5以降も同様に処理を行う。
したがって、図3〜図5に示すように、バッファ群7を構成する各バッファを2度読み出すことで、フレームメモリ2から画像データを読み出す際に隣接するブロック間のオーバーラップを考慮する必要がなくなるため、この実施例においては、本発明の画像データの転送量を減らし処理時間を短縮できるという効果のほかに、データ転送モジュール3がフレームメモリ2から画像データを読み出す際に発生するアドレスが、画像処理モジュール9に依存しなくなるため、データ転送モジュール3を容易に実現することができるという効果が得られる。
以下にデータ転送モジュール3がフレームメモリ2から画像データを読み出す際に発生するアドレスが、画像処理モジュール9に依存しなくなる理由を示す。2度読みを行わない場合、データ転送モジュール3はフィルタサイズが3×3と5×5の場合では、図6の(A),(B)に示すように、2ブロック目以降のアドレス発生を変える必要がある。
一方、この実施例において、例えば、画像処理モジュール9でフィルタ演算を行うとする。図7の(A),(B)に示すフレームメモリにおいて、○は画像データを表し、図7の(A)はサイズ3×3のフィルタ演算を行う際に1画素分のデータを出力するために必要な入力画像データの範囲を示す。また、図7の(B)はサイズ5×5のフィルタ演算を行う際に1画素分のデータを出力するために必要な入力画像データの範囲を示す。この実施例においては、図8に示すように、バッファを2度読みする場合、データ転送モジュール3が発生するアドレスは、画像処理モジュール9で行う処理に関わらずブロック(=バッファ1面分)単位でアドレスを発生する。
そして、フィルタサイズ3×3の場合、図9のT1,T2の各時間において、矢印で示された順番で画像データをバッファ群7から読み出し、フィルタ演算を行うことで、T1の出力画像データの右端の画像データとT2の出力画像データの左端の画像データが隣り合う画素となる。一方、フィルタサイズ5×5の場合、図10のT1,T2の各時間において、矢印で示された順番で画像データをバッファ群7から読み出し、フィルタ演算を行うことで、T1の出力画像データの右端の画像データとT2の出力画像データの左端の画像データが隣り合う画素となる。したがって、この実施例においてはデータ転送モジュール3のアドレス発生を変えることなく、異なるサイズのフィルタ演算に対応することが可能である。したがって、この実施例ではデータ転送モジュール3を容易に実現することができる。
なお、この実施例1における各構成は、当然、各種の変形、変更が可能である。例えば、前処理モジュール4及びデータ転送モジュール5を省略し、データ転送モジュール3が直接第1のセレクタ6を介してバッファ群7に書き込むことができる。また、画像処理モジュール9はCPUあるいはハードウェアで構成することができる。また、前処理モジュール4はCPUあるいはハードウェアで構成することができる。
次に、本発明に係る画像処理装置の実施例2について説明する。図11は、実施例2を示すブロック構成図である。図11において、1は画像データを取得し、フレームメモリ2に転送する画像データ取得モジュールである。3はフレームメモリ2に記憶された画像データをブロック単位で読み出すデータ転送モジュールである。4はデータ転送モジュール3により読み出された画像データを入力として前処理を行う前処理モジュールである。5は前処理モジュール4の結果を後段へ転送するデータ転送モジュールである。7′はフレームメモリ2から読み出された画像データを記憶するバッファ7a,バッファ7b,バッファ7c,バッファ7d,バッファ7eからなるバッファ群である。6はデータ転送モジュール5から転送されたデータをバッファ7a〜7eのいずれか1つを記憶先として選択するための第1のセレクタである。8はバッファ7a〜7eのいずれか2つを画像データの読み出し元として選択するための第2のセレクタである。9a,9bはバッファ7′から読み出した画像データに対して画像処理を施す画像処理モジュールである。10は画像処理モジュール9a及び画像処理モジュール9bから出力される画像データを適宜選択し、フレームメモリ2へ記録するための第3のセレクタである。
次に、上記構成の実施例2の動作について説明する。本実施例は、第1のセレクタ6,第2のセレクタ8及び画像処理モジュール9a,9bを除いて実施例1と同等の動作を行う。但し、画像データは画像処理モジュール9a及び画像処理モジュール9bに分割されて処理される。そして、画像処理モジュール9a及び画像処理モジュール9bから出力される画像データは、第3のセレクタ10により適宜選択されてフレームメモリ2に書き戻されることにより、フレームメモリ2において1フレーム分の画像データとして再構築されるようになっている。図12は、上から下に向かって第1のセレクタ6及び第2のセレクタ8の動作の時間的変化(T1〜T4)を示したものである。第1のセレクタ6はバッファ7a,バッファ7b,バッファ7c,バッファ7d,バッファ7e,バッファ7a・・・の順に書き込み先を選択する。データ転送モジュール5は、選択された書き込み先が空いている場合にはブロックを書き込み、空いてない場合には空くのを待つ。
一方、第2のセレクタ8は、2つの画像処理モジュール9a,9bがそれぞれ2つのブロックを処理する際に、2つのバッファの内、まずどちらか一方を選択する。例えば、図12の時間T3では、第2のセレクタ8はバッファ7aかバッファ7bの内、まず画像処理モジュール9aから指定された一方のバッファを選択し続いて他方のバッファを選択し、またバッファ7bかバッファ7cの内、まず画像処理モジュール9bから指定された一方のバッファを選択し続いて他方のバッファを選択する。図13は図12に示した時間的変化をタイミングチャートで表したものである。このタイミングチャートの左端にバッファ群7′にアクセスするモジュール名(データ転送モジュール5,画像処理モジュール9a及び画像処理モジュール9b)が示されている。また、図中の7a〜7eは、各モジュールがアクセスするバッファを表している。
次に、第2のセレクタ8の動作と画像処理モジュール9a,9bによる画像処理について更に詳細に説明する。図14は、図12の時間T3における処理態様について示したものである。図14では、ブロックの水平サイズを8画素とし、画像処理モジュール9a,9bで行う画像処理を水平方向の1次元フィルタ演算(3タップ)として示している。図14の「○」印は、バッファ群7′に記憶された画素を表す。図14においては、1行分の画像データのみ記載している。また、図14の「×」印は、画像処理モジュール9a,9bでの演算により得られる画素を表し、矢印は画像処理モジュール9a,9bが読み出すバッファの範囲を表している。時間T3において、画像処理モジュール9aはバッファ7a及びバッファ7bを適宜選択し、ブロック1及びブロック2の画像データを読み出して処理を行い、「×」印で表される画素データを出力する。また、画像処理モジュール9bは、画像処理モジュール9aの演算結果に対して連続的につながるように、バッファ7b及びバッファ7cを適宜選択し、ブロック2及びブロック3の画像データの演算を行い、×印の画像データを出力する。
したがって、図12〜図14に示すように、バッファ群7′を構成する各バッファ7a〜7eを2度読み出すことで、画像処理モジュール間のオーバーラップ分の転送の必要がなくなるため、この実施例には本発明の画像データの転送量を減らし処理時間を短縮できるという効果のほかに、画像処理モジュール間の通信機能を省略でき、回路構成が簡単になるという効果が得られる。
なお、この実施例2における各構成は、当然、各種の変形、変更が可能である。例えば、前処理モジュール4及びデータ転送モジュール5を省略し、データ転送モジュール3が直接第1のセレクタ6を介してバッファ群7′に書き込むことができる。また、画像処理モジュール9a,9bは、CPUあるいはハードウェアで構成することができる。また、前処理モジュール4は、CPUあるいはハードウェアで構成することができる。また、画像処理モジュールの数は3個以上にすることができる。但し、画像処理モジュールの数がN個(Nは1以上の整数)の場合、バッファの数は3+2×(N−1)個である必要がある。
1 画像データ取得モジュール
2 フレームメモリ
3 データ転送モジュール
4 前処理モジュール
5 データ転送モジュール
6 第1のセレクタ
7,7′ バッファ群
7a,7b,7c,7d,7e バッファ
8 第2のセレクタ
9,9a,9b 画像処理モジュール
10 第3のセレクタ
2 フレームメモリ
3 データ転送モジュール
4 前処理モジュール
5 データ転送モジュール
6 第1のセレクタ
7,7′ バッファ群
7a,7b,7c,7d,7e バッファ
8 第2のセレクタ
9,9a,9b 画像処理モジュール
10 第3のセレクタ
Claims (7)
- 画像データに対して処理を行うN個(Nは1以上の整数)の画像処理手段と、画像データを格納する画像データ記憶手段と、前記画像データ記憶手段に格納された画像データを複数のブロックに分割し、ブロック単位で転送する画像データ転送手段と、前記画像処理手段が処理する画像データを格納する一時記憶手段を少なくとも3+2×(N−1)個以上有する一時記憶手段群と、前記一時記憶手段群から、前記画像データ転送手段により転送される前記ブロックに係る画像データを書き込む一時記憶手段を選択する第1の選択手段と、前記一時記憶手段群から、前記画像処理手段へ転送する連続する2ブロック分の画像データを格納した一時記憶手段を選択する第2の選択手段とを備えていることを特徴とする画像処理装置。
- 前記画像処理手段は1個であり、且つ前記一時記憶手段は少なくとも3個以上であることを特徴とする請求項1に係る画像処理装置。
- 前記画像データ転送手段は、画像データに対して前処理を行う前処理手段と、該前処理手段に対して前記画像データ記憶手段から画像データを転送する第1の転送手段と、前記前処理手段で処理された画像データを前記第1の選択手段に転送する第2の転送手段を有することを特徴とする請求項1又は2に係る画像処理装置。
- 前記画像処理手段は、マイクロプロセッサで構成されていることを特徴とする請求項1〜3のいずれか1項に係る画像処理装置。
- 前記画像処理手段は、電子回路で構成されていることを特徴とする請求項1〜3のいずれか1項に係る画像処理装置。
- 前記前処理手段は、マイクロプロセッサで構成されていることを特徴とする請求項3〜5のいずれか1項に係る画像処理装置。
- 前記前処理手段は、電子回路で構成されていることを特徴とする請求項3〜5のいずれか1項に係る画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004126404A JP2005311745A (ja) | 2004-04-22 | 2004-04-22 | 画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004126404A JP2005311745A (ja) | 2004-04-22 | 2004-04-22 | 画像処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005311745A true JP2005311745A (ja) | 2005-11-04 |
Family
ID=35439995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004126404A Pending JP2005311745A (ja) | 2004-04-22 | 2004-04-22 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005311745A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009217584A (ja) * | 2008-03-11 | 2009-09-24 | Konica Minolta Business Technologies Inc | 画像処理装置 |
JP2009545085A (ja) * | 2006-08-25 | 2009-12-17 | インテル・コーポレーション | パイプラインオーバーラップが組み込まれた表示処理ラインバッファ |
US8656140B2 (en) | 2010-06-23 | 2014-02-18 | Fuji Xerox Co., Ltd. | Data processing device |
CN105208275A (zh) * | 2015-09-25 | 2015-12-30 | 北京航空航天大学 | 一种支持流数据片内实时处理的系统及设计方法 |
-
2004
- 2004-04-22 JP JP2004126404A patent/JP2005311745A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009545085A (ja) * | 2006-08-25 | 2009-12-17 | インテル・コーポレーション | パイプラインオーバーラップが組み込まれた表示処理ラインバッファ |
JP2009217584A (ja) * | 2008-03-11 | 2009-09-24 | Konica Minolta Business Technologies Inc | 画像処理装置 |
US8656140B2 (en) | 2010-06-23 | 2014-02-18 | Fuji Xerox Co., Ltd. | Data processing device |
CN105208275A (zh) * | 2015-09-25 | 2015-12-30 | 北京航空航天大学 | 一种支持流数据片内实时处理的系统及设计方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5593060B2 (ja) | 画像処理装置、および画像処理装置の動作方法 | |
JP6210743B2 (ja) | データ処理装置およびデータ転送制御装置 | |
JP2008118306A (ja) | 歪曲収差補正処理装置、撮像装置及び撮像システム | |
JP2002328881A (ja) | 画像処理装置および画像処理方法並びに携帯用映像機器 | |
JPWO2017149591A1 (ja) | 画像処理装置 | |
JP5602532B2 (ja) | 画像処理装置および画像処理方法 | |
US10803589B2 (en) | Image processing device | |
JP2015219592A (ja) | 画像処理装置、撮像装置、及び画像処理方法 | |
JP3022405B2 (ja) | 画像メモリ制御装置 | |
JP2005311745A (ja) | 画像処理装置 | |
US8902474B2 (en) | Image processing apparatus, control method of the same, and program | |
US10453166B2 (en) | Image processing device and image processing method | |
JP4432786B2 (ja) | カメラ装置、画像処理方法 | |
JP6210742B2 (ja) | データ処理装置およびデータ転送制御装置 | |
JP3986325B2 (ja) | 画像処理装置、画像処理方法および画像処理システム | |
JP2010033507A (ja) | メモリコントローラおよび画像処理装置 | |
JP2004170475A (ja) | 画像処理システム | |
JP5040285B2 (ja) | アドレス生成回路、バッファ回路、情報処理装置および撮像システム | |
JP5583563B2 (ja) | データ処理装置 | |
JP2016103169A (ja) | 画像処理装置、画像処理方法および電子機器 | |
JP2005269502A (ja) | 画像処理装置および画像処理方法 | |
JP4835872B2 (ja) | 画像処理装置 | |
JP6045247B2 (ja) | 画像処理装置、その制御方法、および制御プログラム | |
JP6030321B2 (ja) | 画像処理装置 | |
JP2009260788A (ja) | 撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081028 |