CN105208275A - 一种支持流数据片内实时处理的系统及设计方法 - Google Patents

Abstract

本发明涉及一种支持流数据片内实时处理的系统及设计方法，包括：流数据采集模块，利用VHDL语言设计流数据传感设备配置单元和流数据并行采集单元；流数据转码模块，利用VHDL语言搭建流水线和移位操作架构，提高YCbCr格式到RGB格式的转换效率。流数据缓存模块，利用FIFO建立两级队列缓存，解决三级异步时钟域间的数据通信问题，进而解决由于流数据采集与转码的速度不一致而导致的数据冲突；流数据显示模块，利用VHDL语言设计HDMI芯片配置单元，使流数据经HDMI接口显示在外部显示器上。本发明设计一种集采集、转码、缓存和显示功能为一体的流数据处理系统，不仅能够提高流数据处理的实时性，也能够促进流数据处理系统的高集成和小型化。

Description

一种支持流数据片内实时处理的系统及设计方法

技术领域

本发明属于电子工程和计算机科学领域。本发明具体涉及一种支持流数据片内实时处理的系统及设计方法，旨在设计一种集采集、转码、缓存和显示等功能为一体的流数据处理系统，不仅能够提高流数据处理的实时性，也能够促进流数据处理系统的高集成和小型化。

背景技术

数字化时代的来临对流数据(如高清视频流)行业提出了更高的要求。高清视频流实时显示处理系统在天气预报、机器人视觉、医学图像、导弹精确制导等领域得到了广泛的应用。在航天领域，弹道武器一般采用多种制导方式，其中基于地形匹配的制导方式是很重要的，其主要原理就是通过视频采集设备实时采集武器下方地形图像，然后主控制系统对采集到的地形图像与基准数据库的图像进行比对，并以此来校正导航参数。如何最大限度的提高图像数据的采集与处理速度和图像处理系统的高集成化就成为研究重点。

而且近年来，随着移动便携设备和高清视频的应用普及，人们对视频处理系统的画面质量和细节以及系统的便携性都有了更高的要求。但是目前最常见高清视频流系统，即PC机加采集卡的模式，不仅便携性方面严重不足，而且在视频流处理的实时性上也不能满足要求。即便是某些视频流处理系统能够符合便携性和实时性的要求，但是也因为成本过高而得不到广泛应用。

发明内容

本发明的目的在于克服现有技术的不足，提出一种支持流数据片内实时处理的系统及设计方法，设计一种集采集、转码、缓存和显示功能为一体的流数据处理系统，不仅能够提流数据处理的实时性，也能够促进流数据处理系统的高集成和小型化。

本发明解决其技术问题是采取以下技术方案实现的：一种支持流数据片内实时处理的系统，该系统包括：

流数据采集模块：利用VHDL语言设计基于SCCB总线协议的外部流数据传感设备的配置单元，完成对流数据传感设备的自动曝光、自动白平衡、饱和度、色调和伽玛校正参数的配置和调整；利用VHDL语言设计多个process模块完成对多路流数据的并行采集；

流数据转码模块：利用VHDL语言搭建流水线和移位操作架构，采用边采集边处理的方式，同时对两个像素点四组数据进行并行处理，提高运算处理速度；

流数据缓存模块：利用FIFO建立两级队列缓存，解决三级异步时钟域间的数据通信问题，进而解决由于流数据采集与转码的速度不一致而导致的数据冲突；

流数据显示模块：利用VHDL语言设计HDMI芯片配置单元，使流数据经HDMI接口显示在外部显示器上。

其中，采用的SoC芯片为Xilinx公司的xc7z020clg484-1。

其中，采用的HDMI芯片为ADI公司的ADV7511。

其中，采用的流数据传感设备为OminiVision公司的OV5642。

本发明另外提供一种支持流数据片内实时处理的设计方法，该方法步骤如下：

步骤(1)利用VHDL语言设计基于SCCB总线协议的外部流数据传感设备的配置单元，完成对流数据传感设备的自动曝光、自动白平衡、饱和度、色调和伽玛校正参数的配置和调整；利用VHDL语言设计多个process模块完成对多路流数据的并行采集；

步骤(2)利用VHDL语言搭建流水线和移位操作架构，采用边采集边处理的方式，同时对两个像素点四组数据进行并行处理，提高了运算处理速度；

步骤(3)利用FIFO建立两级队列缓存，解决三级异步时钟域间的数据通信问题，进而解决由于流数据采集与转码的速度不一致而导致的数据冲突；

步骤(4)利用VHDL语言设计HDMI芯片配置单元，使流数据经HDMI接口显示在外部显示器上。

其中，采用的SoC芯片为Xilinx公司的xc7z020clg484-1。

其中，采用的HDMI芯片为ADI公司的ADV7511。

其中，采用的流数据传感设备为OminiVision公司的OV5642。

本发明与现有技术相比的优点在于：

(1)、本发明利用VHDL语言设计了多个process模块以并行采集流数据，能够提升流数据的采集速率，减少流数据的丢失。

(2)、本发明利用VHDL语言搭建的流水线和移位操作架构，能够实现对流数据的边采集边处理，同时能够对两个像素点的四组数据进行并行处理，提高了运算处理速度。

(3)、本发明利用FIFO建立的两级队列缓存，能够解决三级异步时钟域间的数据通信问题，进而解决了由于流数据采集与转码的速度不一致而导致的数据冲突。

附图说明

图1为本发明的总体结构图；

图2为本发明的两级FIFO缓存接口示意图；

图3为本发明的基于VHDL语言的流数据传感设备和HDMI芯片配置流程图；

图4为本发明的两级FIFO缓存工作原理流程图。

具体实施方式

下面结合附图对本发明做进一步详细的描述。

本发明涉及一种支持流数据片内实时处理的系统及设计方法，采用的SoC芯片为Xilinx公司的xc7z020clg484-1、HDMI芯片为ADI公司的ADV7511、流数据传感设备为OminiVision公司的OV5642。具体实施内容如下：

流数据采集模块：利用VHDL语言设计基于SCCB总线协议的外部流数据传感设备的配置单元，完成对流数据传感设备的自动曝光、自动白平衡、饱和度、色调和伽玛校正参数的配置和调整。如图3所示，定义管脚变量，即定义时钟管脚SCL为输出模式，数据管脚SDA为输入输出模式，由于SDA是输出与输入共用的，所以需要在进行下一步操作时通过代码确定其模式，即是输出还是输入，初始设置其为输出模式；定义一个整型变量(数值范围0～999)将系统主时钟(100MHz)分频为100KHz，这个时钟是SCCB协议工作时钟；在状态机控制下产生数据传输开始信号，即当SCL为高电平时，SDA产生下降沿；FPGA将要配置的寄存器地址和读操作标志通过SDA数据线输出到流数据传感设备和HDMI芯片中；设置SDA为输入模式，流数据传感设备和HDMI芯片返回应答，当应答信号为低电平时表示前面操作成功，否则，需要重新开始传输；当FPGA收到成功应答信号后，向流数据传感设备和HDMI芯片写入配置数据，这个操作可以连续多次，直到所有配置数据都成功写入；最后在状态机控制下产生数据传输结束信号，即当SCL为高电平时，SDA产生上升沿。

利用VHDL语言设计多个process模块完成对多路流数据的并行采集，即八位数据信号、一位行同步信号、一位场同步信号和一位像素同步信号。

流数据转码模块：利用VHDL语言搭建流水线和移位操作架构，如图1所示，采用边采集边处理的方式，同时对两个像素点四组数据进行并行处理，将运算处理速度提高了四倍。在转码过程中为了避免VHDL直接处理小数，提高执行效率，本发明首先将原有的转码公式中参数向左移动8位(相当于乘以256)，待计算完成后将结果右移8位(相当于除以256)，只需要将处理完成的数据进行数据溢出截断，使得数据保持在0到255以内即可。

流数据缓存模块：利用FIFO建立两级队列缓存，如图1所示，解决三级异步时钟域间的数据通信问题，进而解决由于流数据采集与转码的速度不一致而导致的数据冲突。因为流数据的采集、处理和显示速度并不一样，所以系统是一个异步时钟域下的处理系统，需要解决异步时钟域下数据通信交互的问题，否则寄存器的保持时间和建立时间难以满足，从而导致亚稳态的出现。

本发明设计的两级FIFO缓存的接口示意图如图2所示，其中第一级缓存的数据输入宽度为8位，输出宽度为32位，第二级缓存的数据输入宽度为32位，输出宽度为64位。将数据转码模块放在两级缓存中间，不仅解决了不同时钟域间的数据通信问题，也搭建出了流水线结构。

如图4所示，本发明设计的FIFO缓存的工作原理为：时钟域1作为一级FIFO缓存时钟信号wr_clk来源；当wr_en被置为高电平时，表示可以将数据写入到缓存中，外部数据每8位为一组写入到缓存中；当wr_ack为高电平时，表示前面写入操作有效；当almost_full为高电平时，表示缓存还剩1个word大小的空间；当full为高电平时，表示缓存已满，此时wr_ack为低电平。

时钟域2作为一级FIFO缓存时钟信号rd_clk来源；当rd_en被置为高电平时，表示可以读取缓存中的数据，每32位为一组被读取；当valid为高电平时，表示前面写入操作有效；当almost_empty为高电平时，表示缓存还剩1个word大小的数据待读取；当empty为高电平时，表示缓存已空，此时valid为低电平。

对于第二级FIFO缓存而言，时钟域2是wr_clk来源，时钟域3是rd_clk来源；输入数据宽度是32位，输出数据宽度是64位。

流数据显示模块：利用VHDL语言设计HDMI芯片配置单元，使流数据经HDMI接口显示在外部显示器上，HDMI芯片配置流程图如图3所示。

综上所述，本发明设计的一种支持流数据片内实时处理的设计方法能够并行采集多路流数据、基于流水线和移位操作架构提高转码速度以及利用FIFO建立两级队列缓存，解决三级异步时钟域间的数据通信问题，最终设计出一种集采集、转码、缓存和显示功能为一体的流数据处理系统，不仅能够提高流数据处理的实时性，也能够促进流数据处理系统的高集成和小型化。

本发明说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种支持流数据片内实时处理的系统，其特征在于：该系统包括：

(1)流数据采集模块：利用VHDL语言设计基于SCCB总线协议的外部流数据传感设备的配置单元，完成对流数据传感设备的自动曝光、自动白平衡、饱和度、色调和伽玛校正参数的配置和调整；利用VHDL语言设计多个process模块完成对多路流数据的并行采集；

(2)流数据转码模块：利用VHDL语言搭建流水线和移位操作架构，采用边采集边处理的方式，同时对两个像素点四组数据进行并行处理，提高了运算处理速度；

(3)流数据缓存模块：利用FIFO建立两级队列缓存，解决三级异步时钟域间的数据通信问题，进而解决由于流数据采集与转码的速度不一致而导致的数据冲突；

(4)流数据显示模块：利用VHDL语言设计HDMI芯片配置单元，使流数据经HDMI接口显示在外部显示器上。

2.如权利要求1所述的一种支持流数据片内实时处理的系统，其特征在于：采用的SoC芯片为Xilinx公司的xc7z020clg484-1。

3.如权利要求1所述的一种支持流数据片内实时处理的系统，其特征在于：采用的HDMI芯片为ADI公司的ADV7511。

4.如权利要求1所述的一种支持流数据片内实时处理的系统，其特征在于：采用的流数据传感设备为OminiVision公司的OV5642。

5.一种支持流数据片内实时处理的设计方法，其特征在于：该方法步骤如下：

步骤(1)利用VHDL语言设计基于SCCB总线协议的外部流数据传感设备的配置单元，完成对流数据传感设备的自动曝光、自动白平衡、饱和度、色调和伽玛校正参数的配置和调整；利用VHDL语言设计多个process模块完成对多路流数据的并行采集；

步骤(2)利用VHDL语言搭建流水线和移位操作架构，采用边采集边处理的方式，同时对两个像素点四组数据进行并行处理，提高了运算处理速度；

步骤(3)利用FIFO建立两级队列缓存，解决三级异步时钟域间的数据通信问题，进而解决由于流数据采集与转码的速度不一致而导致的数据冲突；

步骤(4)利用VHDL语言设计HDMI芯片配置单元，使流数据经HDMI接口显示在外部显示器上。

6.如权利要求5所述的一种支持流数据片内实时处理的设计方法，其特征在于：采用的SoC芯片为Xilinx公司的xc7z020clg484-1。

7.如权利要求5所述的一种支持流数据片内实时处理的设计方法，其特征在于：采用的HDMI芯片为ADI公司的ADV7511。

8.如权利要求5所述的一种支持流数据片内实时处理的设计方法，其特征在于：采用的流数据传感设备为OminiVision公司的OV5642。