CN106354665A - 一种二级缓存数据采集模块设计 - Google Patents

一种二级缓存数据采集模块设计 Download PDF

Info

Publication number
CN106354665A
CN106354665A CN201610726834.XA CN201610726834A CN106354665A CN 106354665 A CN106354665 A CN 106354665A CN 201610726834 A CN201610726834 A CN 201610726834A CN 106354665 A CN106354665 A CN 106354665A
Authority
CN
China
Prior art keywords
cache
data
level
data acquisition
acquisition unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610726834.XA
Other languages
English (en)
Other versions
CN106354665B (zh
Inventor
张世强
林文波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Embedtec Co Ltd
Original Assignee
Tianjin Embedtec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Embedtec Co Ltd filed Critical Tianjin Embedtec Co Ltd
Priority to CN201610726834.XA priority Critical patent/CN106354665B/zh
Publication of CN106354665A publication Critical patent/CN106354665A/zh
Application granted granted Critical
Publication of CN106354665B publication Critical patent/CN106354665B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G06F12/0897—Caches characterised by their organisation or structure with two or more cache hierarchy levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明涉及数据采集技术领域，尤其是一种二级缓存数据采集模块设计，包括处理器、二级缓存、一级缓存和数据采集器，所述处理器与二级缓存双向电连接，所述二级缓存与一级缓存单向电连接，一级缓存与数据采集器单向电连接，本发明增加二级缓存的新型缓存方式能够检测FPGA刷新数据的状态，处理器通过判断提取可靠数据，保证数据采集的正确性和稳定性，提高数据采集系统的转换速度，可靠性高，便于实际应用。

Description

一种二级缓存数据采集模块设计
技术领域
本发明涉及数据采集技术领域，尤其是一种二级缓存数据采集模块设计。
背景技术
随着电子技术的快速发展和更新换代，测控领域应用了许多高性能数据采集器，不仅要求高速采集，还需要保证采集数据的正确性和稳定性，目前，大部分使用的是一些简单的数据采集设备，由处理器直接控制数据采集器转换，采集数据稳定性好，但是占用处理器大量的资源，转换速度受限；还有一种多功能数据采集设备，一般使用FPGA等进行协处理操作，FPGA对采集器循环操作，并将转换后数据进行实时缓存，最后处理器直接读取缓存结果，但是这种数据采集设备存在的问题是，FPGA刷新数据和处理器读取数据有可能同时进行，数据总线正在更新数据可能电平不稳定，处理器可能读取的数据正确性差。
现代测控、工控等领域汇总数据采集模块设计遇到很多共性的问题，搞数据位宽的数据采集器的使用，高速数据转换以及提高数据可靠性等问题需要解决，例如使用18位宽的数据采集器循环采集数据时，16位处理器需要两次才能将一次转换的18位数据读走，而处理器在读取18位数据的高16位时，存在没来及读低2位数据，则低2位数据已被新的数据刷新掉，造成读取到高、低错位的数据，现有技术中公开了一种名称为“一种用于嵌入式系统的二级缓存控制方法与装置，申请号为201010556045.9”的专利，记载了嵌入式微处理器的指令地址连续时，将未来要读的数据通过预读操作，提前把数据从片外动态随机存储器中预读出来，除去数据流的首延迟，后续数据流中间无延迟的方法，提高了嵌入式系统的效率，但是稳定性和转换速度仍然有待提高。
发明内容
为了克服现有数据采集模块存在的不足，本发明提供了一种二级缓存数据采集模块设计，保证数据采集的正确性和稳定性，提高数据采集系统的转换速度，可靠性高，便于实际应用。
本发明解决其技术问题所采用的技术方案是，一种耳机缓存数据采集模块设计，包括处理器、二级缓存、一级缓存和数据采集器，所述处理器与二级缓存双向电连接，所述二级缓存与一级缓存单向电连接，一级缓存与数据采集器单向电连接，所述处理器具备供电电路
、数据存储器和程序存储器的电路，还具备对外并行总线读写操作的电路，访问二级缓存获取可靠的有效数据，所述二级缓存为FPGA内部上游数据寄存器，具有保存3.3V LVTTL电平数据的功能，控制一级缓存的刷新与锁存，所述一级缓存为FPGA内部下游数据寄存器，具有保存3.3V LVTTL电平数据的功能，进行循环刷新数据村存储，所述数据采集器为可接受3.3V LVTTL电平读写控制的数据转换器。
所述数据采集器可以为ADC模数转换器。
所述数据采集器可以为温度传感器。
本发明的有益效果是，一种二级缓存数据采集模块设计，增加二级缓存的新型缓存方式能够检测FPGA刷新数据的状态，处理器通过判断提取可靠数据，保证数据采集的正确性和稳定性，提高数据采集系统的转换速度，可靠性高，便于实际应用。
附图说明
下面结合附图和实施例对本发明进一步说明。
图1是本发明的组成结构和工作原理框图。
具体实施方式
参照附图，一种二级缓存数据采集模块设计，包括处理器、二级缓存、一级缓存和数据采集器，所述处理器与二级缓存双向电连接，所述二级缓存与一级缓存单向电连接，一级缓存与数据采集器单向电连接，所述处理器具备供电电路、数据存储器和程序存储器的电路，还具备对外并行总线读写操作的电路，访问二级缓存获取可靠的有效数据，所述二级缓存为FPGA内部上游数据寄存器，具有保存3.3V LVTTL电平数据的功能，控制一级缓存的刷新与锁存，所述一级缓存为FPGA内部下游数据寄存器，具有保存3.3V LVTTL电平数据的功能，进行循环刷新数据村存储，所述数据采集器为可接受3.3V LVTTL电平读写控制的数据转换器。
所述数据采集器为ADC模数转换器。
工作时，处理器通过EMIF总线对二级缓存进行读、写操作，用于控制二级缓存锁存或循环刷新数据，所述二级缓存用于缓存一级缓存的数据和记录刷新状态，即一级缓存的上游数据，所述一级缓存用于缓存数据采集器的转换数据，所述数据采集器是现有技术中的数据转换器，实现ADC数据转换和数据采集功能，为一级缓存提供转换的数据。
工作过程中，数据采集器实时进行数据转换，一级缓存实时存储并刷新数据采集器转后的数据，处理器对二级缓存进行写操作刷新，使二级缓存实时更新一级缓存的最新状态及监测一级缓存的刷新状态，处理器对二级缓存进行写操作缓存，使二级缓存锁存当前一级缓存的最近数据以及锁存一级缓存的转换状态，处理器读取二级缓存的数据，首先判断被锁村的一级缓存的状态，是正在更新数据还是已更新完毕，如果被锁存的一级缓存的状态判断为已更新完毕，处理器立即把该有效数据读走；如果被锁存的一级缓存状态为正在更新数据，则处理器写控制二级缓存重新刷新，并进行后续的锁存与判断，如此重复执行，提取可靠的高速转换数据。

Claims (3)

1.一种二级缓存数据采集模块设计，其特征在于，包括处理器、二级缓存、一级缓存和数据采集器，所述处理器与二级缓存双向电连接，所述二级缓存与一级缓存单向电连接，一级缓存与数据采集器单向电连接，所述处理器具备供电电路、数据存储器和程序存储器的电路，还具备对外并行总线读写操作的电路，访问二级缓存获取可靠的有效数据，所述二级缓存为FPGA内部上游数据寄存器，具有保存3.3V LVTTL电平数据的功能，控制一级缓存的刷新与锁存，所述一级缓存为FPGA内部下游数据寄存器，具有保存3.3V LVTTL电平数据的功能，进行循环刷新数据村存储，所述数据采集器为可接受3.3V LVTTL电平读写控制的数据转换器。
2.根据权利要求1所述的二级缓存数据采集模块设计，其特征在于，所述数据采集器可以为ADC模数转换器。
3.根据权利要求1所述的二级缓存数据采集模块设计，其特征在于，所述数据采集器可以为温度传感器。
CN201610726834.XA 2016-08-26 2016-08-26 一种二级缓存数据采集模块 Active CN106354665B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610726834.XA CN106354665B (zh) 2016-08-26 2016-08-26 一种二级缓存数据采集模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610726834.XA CN106354665B (zh) 2016-08-26 2016-08-26 一种二级缓存数据采集模块

Publications (2)

Publication Number Publication Date
CN106354665A true CN106354665A (zh) 2017-01-25
CN106354665B CN106354665B (zh) 2019-11-26

Family

ID=57854486

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610726834.XA Active CN106354665B (zh) 2016-08-26 2016-08-26 一种二级缓存数据采集模块

Country Status (1)

Country Link
CN (1) CN106354665B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114442909A (zh) * 2020-11-04 2022-05-06 大唐移动通信设备有限公司 一种数据处理方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103281154A (zh) * 2012-12-24 2013-09-04 珠海拓普智能电气股份有限公司 一种并行处理数据采集与数据传输的数据采集卡系统
CN103762964A (zh) * 2014-01-17 2014-04-30 北京航空航天大学 一种多通道高精度pwm信号采样和生成装置
CN105208275A (zh) * 2015-09-25 2015-12-30 北京航空航天大学 一种支持流数据片内实时处理的系统及设计方法
CN105681783A (zh) * 2016-01-14 2016-06-15 西安电子科技大学 音视频数据采集接口电路设计方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103281154A (zh) * 2012-12-24 2013-09-04 珠海拓普智能电气股份有限公司 一种并行处理数据采集与数据传输的数据采集卡系统
CN103762964A (zh) * 2014-01-17 2014-04-30 北京航空航天大学 一种多通道高精度pwm信号采样和生成装置
CN105208275A (zh) * 2015-09-25 2015-12-30 北京航空航天大学 一种支持流数据片内实时处理的系统及设计方法
CN105681783A (zh) * 2016-01-14 2016-06-15 西安电子科技大学 音视频数据采集接口电路设计方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114442909A (zh) * 2020-11-04 2022-05-06 大唐移动通信设备有限公司 一种数据处理方法及装置

Also Published As

Publication number Publication date
CN106354665B (zh) 2019-11-26

Similar Documents

Publication Publication Date Title
US11144108B2 (en) Optimizing power usage by factoring processor architectural events to PMU
DE112010002778B4 (de) Rauschunterdrückung zur Begrenzung von falschem Wecken
DE112006000545B4 (de) System und Verfahren zum kohärenten Datentransfer während Leerlaufzuständen von Prozessoren
KR101682170B1 (ko) 고속 직렬 ｉ／ｏ 링크 응용들에서의 저전력 상태들로부터의 빠르고 강건한 복구를 위한 적응성 제어 루프 보호
CN101329589B (zh) 一种低功耗读写寄存器的控制系统及方法
CN105468470A (zh) 一种d触发看门狗mcu监控电路及其使用方法
CN202152243U (zh) 电梯机房的wsn传感器节点装置
CN202178776U (zh) 一种基于can总线的高速通讯系统
CN109254883A (zh) 一种片上存储器的调试装置及方法
CN107329929B (zh) 一种基于SoC FPGA的数据传输系统及数据传输方法
CN106354665A (zh) 一种二级缓存数据采集模块设计
TW201324337A (zh) 內嵌式系統及其執行緒與緩衝區管理方法
KR101845465B1 (ko) 듀얼 전압 데이터 전송을 이용한 메시 성능 향상
CN103092119A (zh) 一种基于fpga的总线状态监视系统和方法
CN109032005A (zh) 一种带有掉电异常处理的汽车电子控制单元
CN205787772U (zh) 基于fpga实时控制的高速数据采集系统
CN205388780U (zh) 一种机载数据记录仪
CN210693974U (zh) 一种基于Can总线的桥梁监测传感器系统
WO2020151193A1 (zh) 一种基于指令的dram控制器带宽效率检测方法
CN104951237A (zh) 基于sata接口固态硬盘的高速存储装置
CN204217075U (zh) 一种采用智能识别技术的计算机图像处理系统
CN114400028A (zh) 用于双轨存储器的电压调节方法、存储系统及片上系统
US9240250B2 (en) Apparatus and method to reduce power delivery noise for partial writes
CN210038490U (zh) 一种前端电子学数据采集板
CN101706711B (zh) 一种fifo存储器控制电路的控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant