CN101706711B - 一种fifo存储器控制电路的控制方法 - Google Patents

一种fifo存储器控制电路的控制方法 Download PDF

Info

Publication number
CN101706711B
CN101706711B CN2009102241779A CN200910224177A CN101706711B CN 101706711 B CN101706711 B CN 101706711B CN 2009102241779 A CN2009102241779 A CN 2009102241779A CN 200910224177 A CN200910224177 A CN 200910224177A CN 101706711 B CN101706711 B CN 101706711B
Authority
CN
China
Prior art keywords
read
generation unit
signal generation
debugging
fifo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009102241779A
Other languages
English (en)
Other versions
CN101706711A (zh
Inventor
洪苗
许俊
徐昌发
龚源泉
贾复山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Centec Communications Co Ltd
Original Assignee
Centec Networks Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centec Networks Suzhou Co Ltd filed Critical Centec Networks Suzhou Co Ltd
Priority to CN2009102241779A priority Critical patent/CN101706711B/zh
Publication of CN101706711A publication Critical patent/CN101706711A/zh
Application granted granted Critical
Publication of CN101706711B publication Critical patent/CN101706711B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

本发明揭示了一种FIFO存储器控制电路的控制方法，该控制电路包括写信号生成单元，读信号生成单元，控制信号生成单元及存储体，调试信号生成单元以及调试信号生成单元的读地址和读信号生成单元的读地址的二选一多路选择器；芯片开始工作后，经判断需要进行FIFO的在线调试，则读信号生成单元停止对FIFO存储体的读操作，转而进行FIFO的在线调试操作；本发明可以在芯片运行过程中随时读取FIFO存储体中的数据，大大提高数字集成电路芯片的调试效率，降低芯片的维护成本。

Description

一种FIFO存储器控制电路的控制方法
技术领域
本发明涉及计算机技术领域，尤其涉及一种FIFO(First Input FirstOutput，先入先出队列)存储器控制技术。 
背景技术
先入先出队列(FIFO)是集成电路芯片内部广泛使用的存储器单元，通常用于数据的缓存或者用于信号的跨时钟域传送。通常的FIFO如图1所示，是由写信号生成单元，读信号生成单元，控制信号生成单元和存储体组成。当有数据写入时，写信号生成单元将数据写入存储体，同时将其内部的写指针加1，指向下一个将要存储的数据位置；当要将数据读出时，读信号生成单元产生存储体读信号，将数据从存储体读出，同时将读指针加1，指向下一个将要读出的存储体数据位置。控制信号生成单元对写信号生成单元内的写指针和读信号生成单元内的读指针做出比较，产生FIFO的空、满等状态信号。 
然而随着当前集成电路规模的不断增大，集成电路芯片的系统调试难度也越来越高。同时，FIFO在芯片内部的关键数据通路上往往担任至关重要的作用。在芯片调试过程中，往往希望读取FIFO内部缓存的数据进行芯片功能分析和调试。但是，如图1，由于FIFO对于其内部的存储体的读是在内部实现的，包括读地址计算也是内部提供。所以外部逻辑在使用FIFO时只能得到FIFO当前即将输出的数据，对其内部数据并不能任意读取。所以对调试带来极大的不便。 
发明内容
本发明的目的就是为了解决现有FIFO中内部数据不能任意读取的缺陷，提出了一种新型的FIFO存储器控制电路以及其数据处理方法，以增加FIFO存储器内部数据的任意读取功能，提高了集成电路芯片的在系统调试效率。 
为实现上述发明目的，本发明提出一种FIFO存储器控制电路，包括写信号生成单元，读信号生成单元，控制信号生成单元及存储体，该FIFO存储器控制电路还包括： 
调试信号生成单元：用于响应外部调试电路发出的调试读请求，并产生对所述存储体的读命令； 
多路选择器：用于选择将读信号生成单元的读地址及调试信号生成单元的调试读地址送至存储体进行读取。 
其中，所述调试信号生成单元将外部调试电路发出的调试读请求转化为调试读使能，并将该调试读使能连同调试读地址一起送入多路选择器进行选择读取。 
所述调试信号生成单元还将存储体产生调试读应答及调试读数据信号传送至外部调试电路。 
该控制电路的接口信号包括有调试读请求，调试读地址，调试读应答和调试读数据。 
本发明还提出一种对FIFO存储器控制电路的控制方法，该方法包括如下步骤： 
1)在芯片开始运行后，根据芯片的工作情况判断是否要进行FIFO的在线调试；如果需要，读信号生成单元停止对FIFO存储体的读操作； 
2)外部调试电路发出调试读请求和调试读地址信号至调试信号生成单元；调试信号生成单元将调试读请求转化为调试读使能，并将该调试读使能及调试读地址信号送入多路选择器； 
3)多路选择器从读信号生成单元的读地址和调试读地址中选出调试读地址送至FIFO存储体，存储体将产生的调试读应答信号传送给调试信号生成单元； 
4)调试信号生成单元将调试读应答及调试读数据送到到外部调试电路后，转入步骤(1)。 
其中，在所述步骤1)中，如果不需要进行FIFO的在线调试，则该FIFO存储器控制电路进行正常的读写操作。 
所述步骤3)中存储体是在下一个时钟周期将产生的调试读应答信号通过读数据总线传送给调试信号生成单元。 
所述的正常读写操作包括： 
1)当有数据写入时，写信号生成单元将数据写入存储体，同时将其内部的写指针加1，指向下一个将要存储的数据位置； 
2)当要将数据读出时，读信号生成单元产生存储体读信号，由二合一多路选择器从信号生成单元的读地址和调试读地址中选出信号生成单元的读地址送至FIFO存储体中，并将数据从存储体中读出，同时将读指针加1，指向下一个将要读出的存储体数据位置； 
3)控制信号生成单元对写信号生成单元内的写指针和读信号生成单元内的读指针做出比较，产生FIFO的空、满等状态信号。 
相对于现有技术，本发明提出的FIFO存储器控制电路及方法，弥补了当前通用FIFO不能实现在线调试的缺陷。通过使用本发明提出的电路和方法，在数字集成电路芯片中的FIFO使用本发明，可以在芯片运行过程中随时读取FIFO存储体中的数据，大大提高数字集成电路芯片的调试效率，降低芯片的维护成本。 
附图说明
图1为现有通用的FIFO的结构框图； 
图2为本发明提出的FIFO存储器控制电路的结构框图； 
图3为本发明提出的FIFO存储器控制电路的数据处理流程图。 
具体实施方式
本发明所揭示的FIFO存储器控制电路，如图2所示，其包括写信号生成单元，读信号生成单元，控制信号信号生成单元，存储体，调试信号生成单元以及调试信号生成单元的读地址和读信号生成单元读地址的二选一多路选择器。该多路选择器选择性地将读信号生成单元的读地址及调试信号生成单元的调试读地址送入存储体进行处理。该控制电路的接口在现有技术所具有的写信号，读信号，输入数据接口以及输出数据及状态信号接口的基础上，还增加了用于调试的FIFO内存储体读接口及用于调试的输出数据接口，具体为调试读请求接口，调试读地址接口，调试读答应接口和调试读数据接口。 
针对上述FIFO存储器控制电路，本发明还揭示了对FIFO存储器的数据处理方法，如图3所示，其包括如下步骤： 
(1)在芯片开始运行后，根据芯片的工作情况判断是否要进行FIFO的在线调试；如果需要，读信号生成单元停止对FIFO存储体的读操作； 
(2)外部调试电路发出调试读请求和调试读地址至调试信号生成单元；调试信号生成单元将调试读请求转化为调试读使能，并将该调试读使能及调试读地址送入二合一多路选择器； 
(3)二合一多路选择器从读信号生成单元的读地址和调试读地址中选出调试读地址送至FIFO存储体，存储体在下一个时钟周期将产生的调试读应答信号通过读数据总线传送给调试信号生成单元； 
(4)调试信号生成单元将调试读应答及调试读数据送到到外部调试电路后，转入步骤(1)。 
在步骤(1)中，如果根据芯片的工作情况判断不需要进行FIFO的在线调试，则该FIFO存储器控制电路进行正常的数据读写操作，即当有数据写入时，写信号生成单元将数据写入存储体，同时将其内部的写指针加1，指 向下一个将要存储的数据位置；当要将数据读出时，读信号生成单元产生存储体读信号，由二合一多路选择器从读信号生成单元的读地址和调试读地址中选出读信号生成单元的读地址送至FIFO存储体中，并将数据从存储体中读出，同时将读指针加1，指向下一个将要读出的存储体数据位置，控制信号生成单元对写信号生成单元内的写指针和读信号生成单元内的读指针做出比较，产生FIFO的空、满等状态信号。 
本发明的技术内容及技术特征已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰，因此，本发明保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求所涵盖。 

Claims (4)

1.一种FIFO存储器控制电路的控制方法，所述FIFO存储器控制电路包括写信号生成单元，读信号生成单元，控制信号生成单元及存储体，以及调试信号生成单元和多路选择器；其特征在于：所述FIFO存储器控制电路的控制方法包括如下步骤：
1)在芯片开始运行后，根据芯片的工作情况判断是否要进行FIFO的在线调试；如果需要，读信号生成单元停止对FIFO存储体的读操作；
2)外部调试电路发出调试读请求和调试读地址信号至调试信号生成单元；调试信号生成单元将调试读请求转化为调试读使能，并将该调试读使能及调试读地址信号送入多路选择器；
3)多路选择器从读信号生成单元的读地址和调试读地址中选出调试读地址送至FIFO存储体，存储体将产生的调试读应答信号传送给调试信号生成单元；
4)调试信号生成单元将调试读应答及调试读数据送到外部调试电路后，转入步骤1)。
2.如权利要求1所述的FIFO存储器控制电路的控制方法，其特征在于：在所述步骤1)中，如果不需要进行FIFO的在线调试，则该FIFO存储器控制电路进行正常的读写操作。
3.如权利要求2所述的FIFO存储器控制电路的控制方法，其特征在于：所述正常的读写操作包括：
1)当有数据写入时，写信号生成单元将数据写入存储体，同时将其内部的写指针加1，指向下一个将要存储的数据位置；
2)当要将数据读出时，读信号生成单元产生存储体读信号，由二合一多路选择器从信号生成单元的读地址和调试读地址中选出信号生成单元的读地址送至FIFO存储体中，并将数据从存储体中读出，同时将读指针加1，指向下一个将要读出的存储体数据位置；
3)控制信号生成单元对写信号生成单元内的写指针和读信号生成单元内的读指针做出比较，产生FIFO的空、满状态信号。
4.如权利要求1所述的FIFO存储器控制电路的控制方法，其特征在于：所述步骤3)中存储体是在下一个时钟周期将产生的调试读应答信号通过读数据总线传送给调试信号生成单元。
CN2009102241779A 2009-11-26 2009-11-26 一种fifo存储器控制电路的控制方法 Active CN101706711B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009102241779A CN101706711B (zh) 2009-11-26 2009-11-26 一种fifo存储器控制电路的控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009102241779A CN101706711B (zh) 2009-11-26 2009-11-26 一种fifo存储器控制电路的控制方法

Publications (2)

Publication Number Publication Date
CN101706711A CN101706711A (zh) 2010-05-12
CN101706711B true CN101706711B (zh) 2011-11-02

Family

ID=42376938

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102241779A Active CN101706711B (zh) 2009-11-26 2009-11-26 一种fifo存储器控制电路的控制方法

Country Status (1)

Country Link
CN (1) CN101706711B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109358835B (zh) * 2018-10-25 2021-01-15 天津市滨海新区信息技术创新中心 Fifo存储器及其数据传输方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2711857Y (zh) * 2004-01-30 2005-07-20 北京中星微电子有限公司 一种嵌入式存储器的测试装置
CN1806293A (zh) * 2003-05-16 2006-07-19 阿纳洛格装置公司 通用可访问完全可编程的存储器内置自测系统和方法
CN201532776U (zh) * 2009-11-26 2010-07-21 盛科网络（苏州）有限公司 一种fifo存储器控制电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1806293A (zh) * 2003-05-16 2006-07-19 阿纳洛格装置公司 通用可访问完全可编程的存储器内置自测系统和方法
CN2711857Y (zh) * 2004-01-30 2005-07-20 北京中星微电子有限公司 一种嵌入式存储器的测试装置
CN201532776U (zh) * 2009-11-26 2010-07-21 盛科网络（苏州）有限公司 一种fifo存储器控制电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
附图3.

Also Published As

Publication number Publication date
CN101706711A (zh) 2010-05-12

Similar Documents

Publication Publication Date Title
JP4889357B2 (ja) 試験装置、プログラムおよび試験方法
CN102568603A (zh) 数据传输装置、存储器控制装置和存储器系统
CN111832240B (zh) Fifo数据传输方法及fifo存储装置
CN100464193C (zh) 芯片测试系统和芯片测试方法
TW201516680A (zh) 可儲存除錯資料的處理器、其快取及控制方法
CN104424995A (zh) 半导体器件及其操作方法
CN101344870A (zh) 一种复用性强的fifo控制模块及其管理内存的方法
CN110727543A (zh) 一种商用非对称密码算法硬件模块
KR100980424B1 (ko) 반도체 메모리 장치 및 데이터 리드 방법
CN101751327A (zh) 嵌入式处理器的跟踪调试方法
CN116662240A (zh) 一种协议转换电路及方法、芯片、测试装置、存储介质
CN101706711B (zh) 一种fifo存储器控制电路的控制方法
CN201532776U (zh) 一种fifo存储器控制电路
CN102789424B (zh) 基于fpga的外扩ddr2的读写方法及基于fpga的外扩ddr2颗粒存储器
JP4130811B2 (ja) 試験装置及び試験方法
US8918597B2 (en) Digital data inversion flag generator circuit
CN107436776B (zh) 烧录系统及烧录方法
CN103577205B (zh) 基于mcs文件的arinc659芯片加载方法
CN100565443C (zh) 一种基于ctgal的绝热fifo电路
CN105843986B (zh) 一种基于fpga可自动扩展地址的控制系统
CN113253935B (zh) 一种非易失性存储器的磨损均衡系统
CN114036090B (zh) 基于fpga进行dma传输的加密图像缓冲解析模块
CN211293157U (zh) 一种数字集成电路故障检测系统
CN103294491A (zh) Bios刷新方法及系统
JP5347622B2 (ja) 半導体装置及び電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: 215000 unit 13 / 16, 4th floor, building B, No.5 Xinghan street, Suzhou Industrial Park, Jiangsu Province

Patentee after: Suzhou Shengke Communication Co.,Ltd.

Address before: Xinghan Street Industrial Park of Suzhou city in Jiangsu province 215021 B No. 5 Building 4 floor 13/16 unit

Patentee before: CENTEC NETWORKS (SU ZHOU) Co.,Ltd.

CP03 Change of name, title or address