CN107436776B - 烧录系统及烧录方法 - Google Patents

烧录系统及烧录方法 Download PDF

Info

Publication number
CN107436776B
CN107436776B CN201610362153.XA CN201610362153A CN107436776B CN 107436776 B CN107436776 B CN 107436776B CN 201610362153 A CN201610362153 A CN 201610362153A CN 107436776 B CN107436776 B CN 107436776B
Authority
CN
China
Prior art keywords
signal
burning
conversion module
module
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610362153.XA
Other languages
English (en)
Other versions
CN107436776A (zh
Inventor
张尧宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanning Fulian Fugui Precision Industrial Co Ltd
Original Assignee
Nanning Fugui Precision Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanning Fugui Precision Industrial Co Ltd filed Critical Nanning Fugui Precision Industrial Co Ltd
Priority to CN201610362153.XA priority Critical patent/CN107436776B/zh
Publication of CN107436776A publication Critical patent/CN107436776A/zh
Application granted granted Critical
Publication of CN107436776B publication Critical patent/CN107436776B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3852—Converter between protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Hardware Redundancy (AREA)

Abstract

一种烧录系统，包括上位机、第一信号转换模块以及计算模块。所述上位机用于将待烧录信号转换为第一总线信号。所述计算模块包括第二信号转换模块以及第一烧录接口。当所述计算模块正常工作时，所述第二信号转换模块将所述第一总线信号转换为第一时钟信号及第一数据信号输出至所述第一烧录接口；当所述计算模块烧录失败导致所述第二信号转换模块无法处理所述第一总线信号或所述计算模块未设置程序时，所述第一信号转换模块将所述第一总线信号转换为第二时钟信号以及第二数据信号输出至所述第一烧录接口。所述烧录系统可以有效提升烧录速度以及在烧录失败时通过第一信号转换模块进行线上烧录。本发明还提供一种烧录方法。

Description

烧录系统及烧录方法
技术领域
本发明涉及一种烧录系统，还涉及一种烧录方法，特别涉及一种应用JTAG（JoinTest Action Group）接口的芯片的烧录系统以及烧录方法。
背景技术
目前的可编程逻辑器件（CPLD）厂商在进行器件程序更新时，通常使用CPU各总线（SPI、LPC、I2C）转为通用输入输出总线进而控制JTAG接口实现对CPLD的写入。CPLD通常在器件内部定义一个TAP（Test Access Port）以通过JTAG接口对CPLD内部节点进行测试。然而，目前的GPIO控制方式都没有对应的数据加速机制，都是使用一个命令控制一次烧录信号变化，以I2C信号为例，在使用该方法传输一个58Kbytes大小的数据时，需要时间大约为31分钟。
并且，当CPLD使用暂存器在线接收上位机输出的数据信号时，若CPLD出现故障，如CPLD内部逻辑被破坏，数据信号接收过程将被破坏，在线更新将无法进行，使用者必须使用烧录设备进行线下烧录。
发明内容
鉴于此，有必要提供一种可实现线上对CPLD进行快速烧录的烧录系统以其烧录方法。
一种烧录系统，包括：
一上位机，所述上位机用于将待烧录信号转换为第一总线信号；
第一信号转换模块，所述第一信号转换模块与所述上位机相连以接收所述第一总线信号；及
一计算模块，所述计算模块为待烧录模块，所述计算模块包括第二信号转换模块以及第一烧录接口，所述第二信号转换模块与所述上位机相连接以接收所述第一总线信号，所述第一烧录接口分别连接所述第一信号转换模块以及所述第二信号转换模块；
当所述计算模块正常工作时，所述第二信号转换模块将所述第一总线信号转换为第一时钟信号及第一数据信号输出至所述第一烧录接口以对所述计算模块进行烧录；
当所述计算模块烧录失败导致所述第二信号转换模块无法处理所述第一总线信号或所述计算模块未设置程序时，所述第一信号转换模块将所述第一总线信号转换为第二时钟信号以及第二数据信号输出至所述第一烧录接口以对所述计算模块进行烧录。
进一步的，当所述计算模块正常工作时，所述第二信号转换模块将所述第一总线信号转换为第一时钟信号、第一数据信号以及第一模式选择信号输出至所述第一烧录接口以对所述计算模块进行烧录；当所述计算模块烧录失败导致所述第二信号转换模块无法处理所述第一总线信号或所述计算模块未设置程序时，所述第一信号转换模块将所述第一总线信号转换为第二时钟信号、第二数据信号以及第二模式选择信号输出至所述第一烧录接口以对所述计算模块进行烧录。
进一步的，所述上位机包括第一输出端，所述第二信号转换模块包括第一输入端、第二输入端、第一输出端、第二输出端及第三输出端，所述第二信号转换模块通过所述第一输入端连接于所述上位机的第一输出端以接收所述第一总线信号。
进一步的，所述第一烧录接口包括第一输出端、第一输入端、第二输入端以及第三输入端，所述第一烧录接口的第一输出端连接于所述第二信号转换模块的第二输入端，所述第一烧录接口的第一输入端连接于所述第二信号转换模块的第一输出端，所述第一烧录接口的第二输入端连接于所述第二信号转换模块的第二输出端，所述第一烧录接口的第三输入端连接于所述第二信号转换模块的第三输出端。
进一步的，所述第一信号转换模块包括第一输入端、第一输出端、第二输出端、第三输出端以及第四输出端，所述第一信号转换模块的第一输入端连接于所述上位机的第一输出端以接收所述第一总线信号，所述第一信号转换模块的第一输出端连接所述第一烧录接口的第一输出端，所述第一信号转换模块的第二输出端连接所述第一烧录接口的第一输入端，所述第一信号转换模块的第三输出端连接所述第一烧录接口的第二输入端，所述第一信号转换模块的第四输出端连接所述第一烧录接口的第三输入端。
进一步的，所述第一总线信号的时钟信号的下降沿至上升沿这一周期内，所述计算模块写入或读取一个完整的烧录信号。
进一步的，所述第一总线信号为一串行总线信号。
进一步的，所述第一总线信号为同步两线式串行数据总线信号。
进一步的，所述计算模块为一可编程逻辑器件。
一种烧录方法，包括：
转换待烧录信号为第一总线信号；
输出对第一总线信号至计算模块及第一信号转换模块；
判断所述计算模块是否能够将所述第一总线信号转换为JTAG接口信号；
通过过计算模块转换第一总线信号为JTAG接口信号；
通过第一信号转换模块转换所述第一总线信号为JTAG接口信号；
进行烧录。
所述烧录系统可以加速烧录过程，并且通过所述第一信号转换模块，所述烧录系统可以在待烧录模块烧录失败时继续进行线上烧录。
附图说明
图1为本发明烧录系统较佳实施方式的方框图。
图2为本发明烧录方法较佳实施方式的流程图。
主要元件符号说明
烧录系统 100
烧录方法 200
上位机 11
计算模块 12
第一信号转换模块 13
第二信号转换模块 121
第一烧录接口 122
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参考图1，本发明烧录系统100包括一上位机11、一计算模块12以及第一信号转换模块13。
所述上位机11包括一输出端111。所述输出端111连接于所述计算模块12以及所述第一信号转换模块13。
所述上位机11用于将待烧录信号转换为第一总线信号并通过所述输出端111输出所述第一总线信号。所述上位机11用于对所述计算模块12进行烧录，即所述计算模块12为待烧录模块。
所述计算模块12包括第二信号转换模块121以及第一烧录接口122。
所述第二信号转换模块121包括第一输入端1210、第二输入端1211、第一输出端1212、第二输出端1213及第三输出端1214。所述第二信号转换模块121通过所述第一输入端1210连接于所述上位机11的所述输出端111以接收所述第一总线信号。
所述第一烧录接口122包括第一输出端1221、第一输入端1222、第二输入端1223以及第三输入端1224。所述第一烧录接口122的所述第一输出端1221连接于所述第二信号转换模块121的第二输入端1211。所述第一烧录接口122的第一输入端1222连接于所述第二信号转换模块121的第一输出端1212。所述第一烧录接口122的第二输入端1223连接于所述第二信号转换模块121的第二输出端1213。所述第一烧录接口122的第三输入端1224连接于所述第二信号转换模块121的第三输出端1214。
所述第一信号转换模块13包括第一输入端130、第一输出端131、第二输出端132、第三输出端133以及第四输出端134。所述第一信号转换模块 13的第一输入端130连接于所述上位机11的输出端111以接收所述第一总线信号。所述第一信号转换模块13的第一输出端131连接所述第一烧录接口122的第一输出端1221。所述第一信号转换模块13的第二输出端132连接所述第一烧录接口122的第一输入端1222。所述第一信号转换模块13的第三输出端133连接所述第一烧录接口122的第二输入端1223。所述第一信号转换模块13的第四输出端133连接所述第一烧录接口122的第三输入端1224。所述第一信号转换模块13还通过第一输出端131输出第三数据信号至所述第一烧录接口122的第一输出端1221以模拟测试数据信号输出。
所述第一烧录接口122用于接受烧录信号，所述烧录信号包括但不限于时钟信号、数据信号以及模式选择信号。
使用时，所述上位机11通过所述输出端111输出第一总线信号。所述计算模块12的第二信号转换模块121通过第一输入端1210接收所述第一总线信号。当所述计算模块12接收所述第一总线信号时，所述计算模块12通过第一输出引脚1212输出第一数据信号至所述第一烧录接口122的第一输入端1222，所述计算模块12通过第二输出引脚1213输出第一模式选择信号至所述第一烧录接口122的第二输入端1223，所述计算模块12通过第三输出引脚1214输出第一时钟信号至所述第一烧录接口122的第三输入端1224。所述第一烧录接口122的第一输出端1221用于输出第一测试信号至所述第二信号转换模块121的第一输入端1211。
本实施方式中，所述计算模块12为一可编程逻辑器件。所述第一烧录接口122为JTAG接口。所述计算模块12中内建有一个TAP（test access port）（图未示）以接收JTAG接口的信号。
本实施方式中，所述第一信号转换模块13为信号扩展器，用于将所述第一总线信号转换为通用输入输出总线信号。
本实施方式中，所述第一总线信号为同步两线式串行数据总线（I2C）信号。
当所述计算模块12工作正常时，所述计算模块12接收所述上位机11输出所述I2C信号，所述第二信号转换模块121将所述I2C信号转换为第一时钟信号、第一模式选择信号以及第一数据信号输出至所述第一烧录接口122，所述第一烧录接口122通过第一输出端1221输出第一测试信号以完成对所述计算模块12内目标节点的读/写测试。
当所述计算模块12烧录失败或无程序时，即第二信号转换模块121无法正常工作时，所述第一信号转换模块13接收所述I2C信号，所述第一信号转换模块13将所述I2C信号转换为第二时钟信号、第二数据信号及第二模式选择信号。所述第一信号转换模块13通过第二输出端132输出所述第二数据信号至所述第一烧录接口122的第一输入端1222。所述第一信号转换模块13通过第三输出端133输出所述第二模式选择信号至所述第一烧录接口122的第二输入端1223。所述第一信号转换模块13通过第四输出端133输出所述第二时钟信号至所述第一烧录接口122的第三输入端1224。所述第一烧录接口122通过所述第二时钟信号、第二数据信号以及第二模式选择信号对所述计算模块12内目标节点进行读/写测试。所述第一信号转换模块13通过第一输出端131输出第二测试信号。
本实施方式中，所述I2C信号的时钟信号的下降沿至上升沿这一周期内，所述计算模块12写入/读取一个完整的烧录信号，如此将不需要对烧录信号进行暂存，可以实现快速烧录。
请参考图2，本发明还揭示了一种基于所述烧录系统100的烧录方法200。所述烧录方法200包括：
步骤201，转换待烧录信号为第一总线信号；
步骤202，输出对第一总线信号至计算模块及第一信号转换模块；
步骤203，判断所述计算模块是否能够将所述第一总线信号转换为JTAG接口信号，若是，到步骤204，若否，到步骤205；
步骤204，通过计算模块转换第一总线信号为JTAG接口信号；
步骤205，通过第一信号转换模块转换所述第一总线信号为JTAG接口信号；
步骤206，进行烧录。
所述烧录系统100可以加速烧录过程，并且通过增加所述第一信号转换模块13，所述烧录系统100可以在待烧录模块烧录失败时继续进行线上烧录。
最后应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。

Claims (10)

1.一种烧录系统，包括：
一上位机，所述上位机用于将待烧录信号转换为第一总线信号；
第一信号转换模块，所述第一信号转换模块与所述上位机相连以接收所述第一总线信号；及
一计算模块，所述计算模块为待烧录模块，所述计算模块包括第二信号转换模块以及第一烧录接口，所述第二信号转换模块与所述上位机相连接以接收所述第一总线信号，所述第一烧录接口分别连接所述第一信号转换模块以及所述第二信号转换模块；
当所述计算模块正常工作时，所述第二信号转换模块将所述第一总线信号转换为第一时钟信号及第一数据信号输出至所述第一烧录接口以对所述计算模块进行烧录；
当所述计算模块烧录失败导致所述第二信号转换模块无法处理所述第一总线信号或所述计算模块未设置程序时，所述第一信号转换模块将所述第一总线信号转换为第二时钟信号以及第二数据信号输出至所述第一烧录接口以对所述计算模块进行烧录。
2.如权利要求1所述的烧录系统，其特征在于：当所述计算模块正常工作时，所述第二信号转换模块将所述第一总线信号转换为第一时钟信号、第一数据信号以及第一模式选择信号输出至所述第一烧录接口以对所述计算模块进行烧录；当所述计算模块烧录失败导致所述第二信号转换模块无法处理所述第一总线信号或所述计算模块未设置程序时，所述第一信号转换模块将所述第一总线信号转换为第二时钟信号、第二数据信号以及第二模式选择信号输出至所述第一烧录接口以对所述计算模块进行烧录。
3.如权利要求1所述的烧录系统，其特征在于：所述上位机包括第一输出端，所述第二信号转换模块包括第一输入端、第二输入端、第一输出端、第二输出端及第三输出端，所述第二信号转换模块通过所述第一输入端连接于所述上位机的第一输出端以接收所述第一总线信号。
4.如权利要求3所述的烧录系统，其特征在于：所述第一烧录接口包括第一输出端、第一输入端、第二输入端以及第三输入端，所述第一烧录接口的第一输出端连接于所述第二信号转换模块的第二输入端，所述第一烧录接口的第一输入端连接于所述第二信号转换模块的第一输出端，所述第一烧录接口的第二输入端连接于所述第二信号转换模块的第二输出端，所述第一烧录接口的第三输入端连接于所述第二信号转换模块的第三输出端。
5.如权利要求4所述的烧录系统，其特征在于：所述第一信号转换模块包括第一输入端、第一输出端、第二输出端、第三输出端以及第四输出端，所述第一信号转换模块的第一输入端连接于所述上位机的第一输出端以接收所述第一总线信号，所述第一信号转换模块的第一输出端连接所述第一烧录接口的第一输出端，所述第一信号转换模块的第二输出端连接所述第一烧录接口的第一输入端，所述第一信号转换模块的第三输出端连接所述第一烧录接口的第二输入端，所述第一信号转换模块的第四输出端连接所述第一烧录接口的第三输入端。
6.如权利要求1所述的烧录系统，其特征在于：所述第一总线信号的时钟信号的下降沿至上升沿这一周期内，所述计算模块写入或读取一个完整的烧录信号。
7.如权利要求1所述的烧录系统，其特征在于：所述第一总线信号为一串行总线信号。
8.如权利要求1或7所述的烧录系统，其特征在于：所述第一总线信号为同步两线式串行数据总线信号。
9.如权利要求1所述的烧录系统，其特征在于：所述计算模块为一可编程逻辑器件。
10.一种烧录方法，包括：
透过上位机将待烧录信号转换为第一总线信号；
透过所述上位机将第一总线信号输出至计算模块及第一信号转换模块，其中所述计算模块包括第二信号转换模块及第一烧录接口；
当所述计算模块正常工作时，透过所述第二信号转换模块将所述第一总线信号转换为第一时钟信号及第一数据信号，并将所述第一时钟信号及所述第一数据信号输出至所述第一烧录接口以对所述计算模块进行烧录；及
当所述计算模块烧录失败导致所述第二信号转换模块无法处理所述第一总线信号或所述计算模块未设置程序时，透过所述第一信号转换模块将所述第一总线信号转换为第二时钟信号及第二数据信号，并将所述第二时钟信号及所述第二数据信号输出至所述第一烧录接口以对所述计算模块进行烧录。
CN201610362153.XA 2016-05-26 2016-05-26 烧录系统及烧录方法 Active CN107436776B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610362153.XA CN107436776B (zh) 2016-05-26 2016-05-26 烧录系统及烧录方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610362153.XA CN107436776B (zh) 2016-05-26 2016-05-26 烧录系统及烧录方法

Publications (2)

Publication Number Publication Date
CN107436776A CN107436776A (zh) 2017-12-05
CN107436776B true CN107436776B (zh) 2020-11-03

Family

ID=60454420

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610362153.XA Active CN107436776B (zh) 2016-05-26 2016-05-26 烧录系统及烧录方法

Country Status (1)

Country Link
CN (1) CN107436776B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108205444B (zh) * 2017-12-21 2021-12-14 江西帝晶光电有限公司 一种高效ctp程序烧录测试处理系统
US20200371987A1 (en) * 2019-05-21 2020-11-26 Nanning Fugui Precision Industrial Co., Ltd. Control system for programming cpld and method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510740A (en) * 1993-04-21 1996-04-23 Intel Corporation Method for synchronizing clocks upon reset
TW594566B (en) * 2002-09-26 2004-06-21 Ene Technology Inc Method and apparatus of in-system programming
CN104035803A (zh) * 2014-06-25 2014-09-10 浪潮(北京)电子信息产业有限公司 一种更新cpld/fpga固件的方法、装置及烧录器
CN104050005A (zh) * 2014-06-30 2014-09-17 广州视源电子科技股份有限公司 一种烧录方法和系统
CN105094886A (zh) * 2015-06-18 2015-11-25 深圳市美贝壳科技有限公司 一种从pc机烧录序列号至含rs485总线的下位机的装置和方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008059841A1 (de) * 2008-12-01 2010-06-02 Robert Bosch Gmbh Verfahren zum Programmieren einer sichheitsgerichteten Speicherprogrammierbaren Steuerung und Vermittler-Funktionsbaustein
US8730818B2 (en) * 2010-04-16 2014-05-20 The Morey Corporation Converter/multiplexer for serial bus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510740A (en) * 1993-04-21 1996-04-23 Intel Corporation Method for synchronizing clocks upon reset
TW594566B (en) * 2002-09-26 2004-06-21 Ene Technology Inc Method and apparatus of in-system programming
CN104035803A (zh) * 2014-06-25 2014-09-10 浪潮(北京)电子信息产业有限公司 一种更新cpld/fpga固件的方法、装置及烧录器
CN104050005A (zh) * 2014-06-30 2014-09-17 广州视源电子科技股份有限公司 一种烧录方法和系统
CN105094886A (zh) * 2015-06-18 2015-11-25 深圳市美贝壳科技有限公司 一种从pc机烧录序列号至含rs485总线的下位机的装置和方法

Also Published As

Publication number Publication date
CN107436776A (zh) 2017-12-05

Similar Documents

Publication Publication Date Title
CN112560401B (zh) Verilog文件转换方法、装置、存储介质及设备
US8239708B2 (en) System on chip (SoC) device verification system using memory interface
US20140244203A1 (en) Testing system and method of inter-integrated circuit bus
US20220082623A1 (en) Performing scan data transfer inside multi-die package with serdes functionality
CN107436776B (zh) 烧录系统及烧录方法
CN102750109A (zh) 资料同步系统及方法
CN107290654A (zh) 一种fpga逻辑测试结构及方法
CN114218882A (zh) 一种SoC芯片检验方法、装置及相关设备
CN107784185B (zh) 一种门级网表中伪路径的提取方法、装置及终端设备
Ivannikov et al. Set-theoretic model of digital systems functioning
JP2005276317A (ja) 試験装置及び試験方法
CN116301775A (zh) 基于复位树原型图的代码生成方法、装置、设备及介质
CN115033441A (zh) PCIe设备故障检测方法、装置、设备和存储介质
TW202044240A (zh) 燒錄控制系統以及方法
TWI606394B (zh) 燒錄系統及燒錄方法
JP2001117855A (ja) バスインタフェース回路作成装置及び記録媒体
US20110289246A1 (en) Super i/o module, computer system and control method thereof
JP6318976B2 (ja) デバッグ回路、デバッガ装置、半導体装置及びデバッグ方法
CN113177063A (zh) 一种pci总线设备的热复位方法及相关装置
CN100530119C (zh) 同步监控提供辅助基本输入/输出系统码的方法及相关装置
CN111858218A (zh) Fpga的amba总线接口调试方法、装置及fpga
CN105718402B (zh) 可编程时序发生器
CN115616387B (zh) 一种基于芯片的控制信号校准方法、系统
CN113535213B (zh) 一种可编程逻辑器件的固件更新方法及系统
CN110781118B (zh) 实现并行总线从模式的方法及装置、计算机设备、介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20180226

Address after: 530007 the Guangxi Zhuang Autonomous Region, China Hi tech Zone, the headquarters of the headquarters of the road No. 18, China ASEAN enterprise base, phase 5, No. three plant

Applicant after: NANNING FUGUI PRECISION INDUSTRIAL CO., LTD.

Address before: 518109 Guangdong city of Shenzhen province Baoan District Longhua Town Industrial Zone tabulaeformis tenth East Ring Road No. 2 two

Applicant before: Hongfujin Precise Industry (Shenzhen) Co., Ltd.

Applicant before: Hon Hai Precision Industry Co., Ltd.

GR01 Patent grant
GR01 Patent grant