TW202044240A - 燒錄控制系統以及方法 - Google Patents

燒錄控制系統以及方法 Download PDF

Info

Publication number
TW202044240A
TW202044240A TW108120377A TW108120377A TW202044240A TW 202044240 A TW202044240 A TW 202044240A TW 108120377 A TW108120377 A TW 108120377A TW 108120377 A TW108120377 A TW 108120377A TW 202044240 A TW202044240 A TW 202044240A
Authority
TW
Taiwan
Prior art keywords
signal
interface
programming
input terminal
output terminal
Prior art date
Application number
TW108120377A
Other languages
English (en)
Inventor
張堯宗
Original Assignee
新加坡商鴻運科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商鴻運科股份有限公司 filed Critical 新加坡商鴻運科股份有限公司
Publication of TW202044240A publication Critical patent/TW202044240A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/61—Installation
    • G06F8/63—Image based installation; Cloning; Build to order
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

一種燒錄控制系統，包括上位機以及邏輯控制單元，所述上位機用於將待燒錄訊號轉換為匯流排訊號，所述邏輯控制單元包括解析模組、訊號轉換模組以及燒錄介面：所述解析模組判斷是否可將所述匯流排訊號轉換為介面訊號，並將輸出所述匯流排訊號給所述訊號轉換模組；所述訊號轉換模組將所述匯流排訊號轉換為時鐘訊號及資料訊號輸出燒錄介面，以對邏輯控制單元進行燒錄。本申請還提供一種燒錄控制方法。根據本申請提供的燒錄控制系統及方法可以加速燒錄過程。

Description

燒錄控制系統以及方法
本發明涉及一種燒錄控制系統以及燒錄控制方法，特別涉及一種應用JTAG（Join Test Action Group）介面的晶片的燒錄控制系統以及燒錄控制方法。
目前的可程式設計邏輯器件（CPLD）廠商在進行器件程式更新時，通常使用CPU各匯流排（SPI、LPC、I2C）轉為通用輸入輸出匯流排進而控制JTAG介面實現對CPLD的寫入。CPLD通常在器件內部定義一個TAP（Test Access Port）以通過JTAG介面對CPLD內部節點進行測試。
然而，目前的GPIO控制方式都沒有對應的資料加速機制，都是使用一個命令控制一次燒錄訊號變化。
鑒於上述內容，有必要提供一種可實現線上對CPLD進行快速燒錄的燒錄控制系統以及燒錄控制方法。
本申請的一實施方式提供一種燒錄控制系統，包括上位機以及邏輯控制單元，所述上位機與所述邏輯控制單元通信連接，所述上位機用於將待燒錄訊號轉換為匯流排訊號，所述邏輯控制單元包括解析模組、訊號轉換模組以及燒錄介面；
所述解析模組用於判斷是否能夠將所述匯流排訊號轉換為介面訊號，並在所述匯流排訊號能夠轉換為介面訊號時輸出所述匯流排訊號給所述訊號轉換模組；以及
所述訊號轉換模組用於將所述匯流排訊號轉換為介面訊號輸出至所述燒錄介面，以對所述邏輯控制單元進行燒錄。
作為一種優選方案，所述上位機包括第一輸出端，所述解析模組包括第一輸入端，所述上位機的第一輸出端電連接所述解析模組的第一輸入端以接收所述匯流排訊號。
作為一種優選方案，所述解析模組還包括第一輸出端，所述訊號轉換模組包括第一輸入端，所述解析模組的第一輸出端電連接所述訊號轉換模組的第一輸入端。
作為一種優選方案，所述燒錄介面包括第一輸出端、第一輸入端、第二輸入端以及第三輸入端，所述訊號轉換模組還包括第二輸入端、第一輸出端、第二輸出端以及第三輸出端，所述訊號轉換模組的第一輸出端、第二輸出端以及第三輸出端分別電連接所述燒錄介面的第一輸入端、第二輸入端以及第三輸入端，所述訊號轉換模組的第二輸入端電連接所述燒錄介面的第一輸出端。
作為一種優選方案，所述介面訊號為JTAG介面訊號，所述介面訊號包括時鐘訊號以及資料訊號。
作為一種優選方案，所述匯流排訊號為串列外設介面匯流排訊號。
作為一種優選方案，所述邏輯控制單元為可程式設計邏輯控制器件。
作為一種優選方案，所述燒錄介面為聯合測試工作組介面。
本申請實施方式還提供一種燒錄控制方法，所述燒錄控制方法包括如下步驟：
轉換待燒錄訊號為匯流排訊號；
判斷是否能夠將所述匯流排訊號轉換為JTAG介面訊號；
若能夠將所述匯流排訊號轉換為JTAG介面訊號，將所述匯流排訊號轉換為JTAG介面訊號；以及
進行燒錄。
作為一種優選方案，所述匯流排訊號為串列外設介面匯流排訊號。
本申請實施方式提供的燒錄控制系統以及燒錄控制方法，通過所述訊號轉換模組將所述匯流排訊號轉換為介面訊號輸出燒錄介面，以對所述邏輯控制單元進行燒錄。如此一來，可以加速燒錄過程。
下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發明一部分實施例，而不是全部的實施例。
為了使本發明的目的、技術方案及優點更加清楚明白，以下將結合附圖及實施方式，對本發明中的保護電路及應用所述保護電路的USB傳輸裝置作進一步詳細描述及相關說明。
下面結合附圖，對本發明的一些實施方式作詳細說明。在不衝突的情況下，下述的實施例及實施例中的特徵可以相互組合。
請參閱圖1，圖1為根據本申請燒錄控制系統100一較佳實施方式的方框圖。所述燒錄控制系統100包括上位機10以及邏輯控制單元20。
所述上位機10包括輸出端101。所述輸出端101通信連接於所述邏輯控制單元20。
所述上位機10用於將待燒錄訊號轉換為匯流排訊號，並通過所述輸出端101輸出所述匯流排訊號給所述邏輯控制單元20。所述上位機10用於對所述邏輯控制單元20進行燒錄，即所述邏輯控制單元20為待燒錄模組。
所述邏輯控制單元20包括解析模組22、訊號轉換模組24以及燒錄介面26。
所述解析模組22電連接所述輸出端101，所述訊號轉換模組24電連接於所述解析模組22與所述燒錄介面26之間。
所述解析模組22接收所述匯流排訊號，並判斷所述邏輯控制單元20是否能夠將所述匯流排訊號轉換為介面訊號。若所述解析模組22判斷邏輯控制單元20能夠將所述匯流排訊號轉換為介面訊號，所述解析模組22將會輸出所述匯流排訊號給所述訊號轉換模組24。所述訊號轉換模組24將所述匯流排訊號轉換為介面訊號給所述燒錄介面26，進而對所述邏輯控制單元20進行燒錄。其中，所述介面訊號包括時鐘訊號以及資料訊號。
在一較佳實施方式中，所述匯流排訊號為串列外設介面（Serial Peripheral Interface，SPI）訊號。所述介面訊號為聯合測試工作組（Joint Test Action Group，JTAG）介面訊號。
具體來說，所述解析模組22判斷所述邏輯控制單元20是否能夠將所述SPI訊號轉換為JTAG介面訊號。即將所述SPI訊號中的MOSI訊號以及MISO訊號對應轉換為TDI/TMS訊號及TDO訊號。其中TDI訊號為測試資料登錄訊號，TDO訊號為測試資料輸出訊號，TMS訊號為測試模式選擇訊號，MOSI訊號為主器件資料輸出訊號，MISO訊號為主器件資料登錄訊號。
所述解析模組22包括輸入端221及輸出端222，所述上位機10的輸出端101電連接所述解析模組22的輸入端221以接收所述匯流排訊號。
所述訊號轉換模組24包括輸入端241、輸入端242、輸出端243、輸出端244以及輸出端245，所述解析模組22的輸出端222電連接所述訊號轉換模組24的輸入端241。
所述燒錄介面26包括輸出端261、輸入端262、輸入端263以及輸入端264。所述訊號轉換模組24的輸出端243、輸出端244以及輸出端245分別電連接所述燒錄介面26的輸入端262、輸入端263以及輸入端264，所述訊號轉換模組24的輸入端242電連接所述燒錄介面26的輸出端261。
所述燒錄介面26用於接收所述介面訊號，所述介面訊號包括但不限於時鐘訊號、資料訊號以及模式選擇訊號。
在本實施方式中，所述燒錄介面26為聯合測試工作組（Joint Test Action Group，JTAG）介面。
在本實施方式中，所述邏輯控制單元20為可程式設計邏輯控制器件（Complex Programmable Logic Device，CPLD）。
請參考圖2，圖2所示為所述訊號轉換模組24將SPI訊號轉換為JTAG介面訊號的示意圖。
波形CS為所述SPI訊號中的使能訊號，由上位機控制。波形SCLK所示的時鐘訊號作為輸入JTAG介面的時鐘訊號，波形MOSI所示的主機資料輸出訊號作為JTAG介面的TMS訊號或TDI訊號，波形MISO所示的的主機輸入資料訊號可作為JTAG介面的TDO訊號。其中當所述波形MOSI所示的主機資料輸出訊號作為TDI資料登錄時，所述TMS訊號維持低電平狀態。
在本實施方式中，可彈性定義波形MOSI中的Command指令以及Address指令作為TMS訊號或TDI訊號或TDO訊號的資料傳送。其長度可為一至多個位元組。
當開始訊號轉換時，波形TCK所示的JTAG介面的時鐘訊號與所述SPI訊號中的時鐘訊號對應，波形TDI/TMS所示的JTAG介面的資料登錄訊號與所述SPI訊號中的主機資料輸出訊號對應，波形TDO所示的JTAG介面的資料輸出訊號與所述SPI訊號中的主機輸入訊號對應。其中，TMS訊號作為JTAG介面的狀態控制，TDI及TDO作為JTAG介面的資料傳輸。
由圖可知，在所述訊號轉換模組24接收到觸發訊號時，所述訊號模組即開始將SPI訊號中SCLK訊號、MOSI訊號以及MISO訊號對應轉換為JTAG介面訊號中的TCK訊號、TDI或TMS訊號以及TDO訊號。
使用時，所述上位機10通過所述輸出端101輸出SPI訊號。所述邏輯控制單元20的解析模組22通過輸入端221接收所述SPI訊號。當所述解析模組22判斷可以將所述SPI訊號轉換為JTAG介面訊號時，所述解析模組22通過輸出端222輸出SPI訊號給所述訊號轉換模組24的輸入端241。
此時，所述訊號轉換模組24開始將所述SPI訊號轉換為JTAG介面訊號，所述訊號轉換模組24通過輸出端243輸出資料訊號至所述燒錄介面26的輸入端262，所述訊號轉換模組24通過輸出端244輸出模式選擇訊號至所述燒錄介面26的輸入端263，所述訊號轉換模組24通過輸出端245輸出時鐘訊號至所述燒錄介面26的輸入端264。所述第一燒錄介面26的輸出端261輸出測試資料訊號至所述訊號轉換模組24的輸入端242，以完成對所述邏輯控制單元20內目標節點的讀/寫測試。
本實施方式中，所述邏輯控制單元20中內建有一個TAP（test access port）（圖未示）以接收JTAG介面的訊號。
本實施方式中，所述SPI訊號的時鐘訊號的下降沿至上升沿這一週期內，所述邏輯控制單元20可將SPI訊號轉換為一個完整的JTAG介面訊號，將不需要對燒錄訊號進行暫存，如此可以實現快速燒錄。
請參考圖3，圖3為根據本申請燒錄控制方法的較佳實施方式的流程圖。所述燒錄控制方法包括如下步驟：
步驟S300，轉換待燒錄訊號為匯流排訊號。
在本實施方式中，所述匯流排訊號為SPI訊號。
步驟S302，輸出所述匯流排訊號到所述邏輯控制單元。
步驟S304，判斷是否能夠將所述匯流排訊號轉換為介面訊號，若能夠將所述匯流排訊號轉換為介面訊號，則進入步驟S306，否則返回步驟S300。
在本實施方式中，所述匯流排訊號為串列外設介面（Serial Peripheral Interface，SPI）訊號。所述介面訊號為聯合測試工作組（Joint Test Action Group，JTAG）介面訊號。
具體來說，所述解析模組22判斷所述邏輯控制單元20是否能夠將所述SPI訊號轉換為JTAG介面訊號。即將所述SPI訊號中的MOSI訊號以及MISO訊號對應轉換為TDI/TMS訊號及TDO訊號。其中TDI訊號為測試資料登錄訊號，TDO訊號為測試資料輸出訊號，TMS訊號為測試模式選擇訊號，MOSI訊號為主器件資料輸出訊號，MISO訊號為主器件資料登錄訊號。
步驟S306，將所述匯流排訊號轉換為介面訊號。
具體來說，可通過所述訊號轉換模組24將SPI訊號轉換為JTAG介面訊號。
步驟S308，進行燒錄。
上述實施方式提供的燒錄控制系統及方法可通過訊號轉換模組24將SPI訊號轉換為JTAG介面訊號，並輸出給JTAG介面以完成燒錄。如此一來，可以加速燒錄過程。
以上實施方式僅用以說明本發明的技術方案而非限制，儘管參照以上較佳實施方式對本發明進行了詳細說明，本領域的普通技術人員應當理解，可以對本發明的技術方案進行修改或等同替換都不應脫離本發明技術方案的精神和範圍。
本領域技術人員還可在本發明精神內做其它變化等用在本發明的設計，只要其不偏離本發明的技術效果均可。這些依據本發明精神所做的變化，都應包含在本發明所要求保護的範圍之內。
綜上所述，本創作符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本創作之較佳實施例，本創作之範圍並不以上述實施例為限，舉凡熟習本案技藝之人士爰依本創作之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
100:燒錄控制系統 10:上位機 20:邏輯控制單元 22:解析模組 24:訊號轉換模組 26:燒錄介面
圖1為根據本申請燒錄控制系統的較佳實施方式的方框圖。 圖2為圖1中訊號轉換模組將匯流排訊號轉換為介面訊號的示意圖。 圖3為根據本申請燒錄控制方法的較佳實施方式的流程圖。
無
100:燒錄控制系統
10:上位機
20:邏輯控制單元
22:解析模組
24:訊號轉換模組
26:燒錄介面

Claims (10)

  1. 一種燒錄控制系統，包括上位機以及邏輯控制單元，所述上位機與所述邏輯控制單元通信連接，所述上位機用於將待燒錄訊號轉換為匯流排訊號，其中，所述邏輯控制單元包括解析模組、訊號轉換模組以及燒錄介面； 所述解析模組用於判斷是否能夠將所述匯流排訊號轉換為介面訊號，並在所述匯流排訊號能夠轉換為介面訊號時輸出所述匯流排訊號給所述訊號轉換模組；以及 所述訊號轉換模組用於將所述匯流排訊號轉換為介面訊號輸出至所述燒錄介面，以對所述邏輯控制單元進行燒錄。
  2. 如請求項第1項所述的燒錄控制系統，其中，所述上位機包括第一輸出端，所述解析模組包括第一輸入端，所述上位機的第一輸出端電連接所述解析模組的第一輸入端以接收所述匯流排訊號。
  3. 如請求項第2項所述的燒錄控制系統，其中，所述解析模組還包括第一輸出端，所述訊號轉換模組包括第一輸入端，所述解析模組的第一輸出端電連接所述訊號轉換模組的第一輸入端。
  4. 如請求項第3項所述的燒錄控制系統，其中，所述燒錄介面包括第一輸出端、第一輸入端、第二輸入端以及第三輸入端，所述訊號轉換模組還包括第二輸入端、第一輸出端、第二輸出端以及第三輸出端，所述訊號轉換模組的第一輸出端、第二輸出端以及第三輸出端分別電連接所述燒錄介面的第一輸入端、第二輸入端以及第三輸入端，所述訊號轉換模組的第二輸入端電連接所述燒錄介面的第一輸出端。
  5. 如請求項第1項所述的燒錄控制系統，其中，所述介面訊號為JTAG介面訊號，所述介面訊號包括時鐘訊號以及資料訊號。
  6. 如請求項第1項所述的燒錄控制系統，其中，所述匯流排訊號為串列外設介面匯流排訊號。
  7. 如請求項第1項所述的燒錄控制系統，其中，所述邏輯控制單元為可程式設計邏輯控制器件。
  8. 如請求項第1項所述的燒錄控制系統，其中，所述燒錄介面為聯合測試工作組介面。
  9. 一種燒錄控制方法，其中，所述燒錄控制方法包括如下步驟： 轉換待燒錄訊號為匯流排訊號； 判斷是否能夠將所述匯流排訊號轉換為JTAG介面訊號； 若能夠將所述匯流排訊號轉換為JTAG介面訊號，將所述匯流排訊號轉換為JTAG介面訊號；以及 進行燒錄。
  10. 如請求項第9項所述的燒錄控制方法，其中，所述匯流排訊號為串列外設介面匯流排訊號。
TW108120377A 2019-05-21 2019-06-12 燒錄控制系統以及方法 TW202044240A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/418,409 2019-05-21
US16/418,409 US20200371987A1 (en) 2019-05-21 2019-05-21 Control system for programming cpld and method thereof

Publications (1)

Publication Number Publication Date
TW202044240A true TW202044240A (zh) 2020-12-01

Family

ID=73437088

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108120377A TW202044240A (zh) 2019-05-21 2019-06-12 燒錄控制系統以及方法

Country Status (3)

Country Link
US (1) US20200371987A1 (zh)
CN (1) CN111984577A (zh)
TW (1) TW202044240A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113407223A (zh) * 2021-06-28 2021-09-17 新华三信息安全技术有限公司 一种可编程逻辑器件在线升级方法及系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105376512A (zh) * 2015-11-18 2016-03-02 武汉精测电子技术股份有限公司 一种基于可编程逻辑器件的信号转换装置
CN107436776B (zh) * 2016-05-26 2020-11-03 南宁富桂精密工业有限公司 烧录系统及烧录方法
TWI606394B (zh) * 2016-05-26 2017-11-21 鴻海精密工業股份有限公司 燒錄系統及燒錄方法

Also Published As

Publication number Publication date
US20200371987A1 (en) 2020-11-26
CN111984577A (zh) 2020-11-24

Similar Documents

Publication Publication Date Title
CN103823698A (zh) Fpga和dsp目标程序的烧写和启动的方法及设备
CN102855150B (zh) 一种向待编程设备烧录信息的方法及系统
CN107290654A (zh) 一种fpga逻辑测试结构及方法
CN111045930A (zh) 一种光模块代码下载调试的方法和系统
CN113010190A (zh) 一种mac地址烧录方法、装置、设备和存储介质
CN112597719A (zh) 数据网络设计验证方法、装置以及验证设备
TW202044240A (zh) 燒錄控制系統以及方法
US9166573B2 (en) Semiconductor device and command control method for the same
CN109241641B (zh) 一种双核ARM型SoC应用验证实现方法及应用验证板
CN114218882A (zh) 一种SoC芯片检验方法、装置及相关设备
US20170110204A1 (en) Enhanced memory built-in self-test architecture for de-featured memories
CN107784185B (zh) 一种门级网表中伪路径的提取方法、装置及终端设备
CN107436776B (zh) 烧录系统及烧录方法
JP4705880B2 (ja) 半導体集積回路とそのテスト方法
TWI606394B (zh) 燒錄系統及燒錄方法
CN111142890B (zh) 一种mcu芯片单线烧录和测试方法
TWI607222B (zh) 半導體裝置
US20030156393A1 (en) Primary functional circuit board suitable for use in verifying chip function by alternative manner
CN115905100B (zh) 一种龙芯2k1000处理器实现励磁系统与fpga数据交互的方法及装置
CN116155389B (zh) 一种光模块调试系统和方法
CN220252843U (zh) 一种电子保险丝操作逻辑的验证装置
CN115983192A (zh) 验证系统及配置验证系统的外设子卡资源的方法
CN117075995A (zh) 兼容多种内存芯片的软件运行方法、装置、设备及介质
CN118152311A (zh) 数据处理方法、装置、系统、电子设备及存储介质
CN117762771A (zh) 一种验证平台搭建方法、电子设备及存储介质