CN118152311A - 数据处理方法、装置、系统、电子设备及存储介质 - Google Patents

Abstract

本公开提供了一种数据处理方法、装置、系统、电子设备及存储介质，属于计算机技术领域。该方法包括：在接收到DFT工具的标准接口发送的目标访问信号的情况下，确定目标访问信号对应的目标任务，每个目标访问信号对应一个任务；执行目标任务，以访问OTP；在目标任务执行完成且OTP输出第一完成信号的情况下，将第一完成信号转换为DFT工具的标准接口对应的第二完成信号。能够使得MBISR控制器通过DFT工具的标准接口对OTP进行访问。

Description

数据处理方法、装置、系统、电子设备及存储介质

技术领域

本公开涉及计算机技术领域，尤其涉及一种数据处理方法、装置、系统、电子设备及存储介质。

背景技术

在芯片设计中，大部分芯片都设计有大量的存储器。但存储器易出现故障，因此，为了提高芯片的良率，很多芯片支持存储器自修复。存储器自修复通过电子保险丝（electronic fuse，eFuse）或者一次性可编程存储器（One Time Programmable，OTP）存储存储器的修复信息。

在存储器的修复流程中，通过存储器内建自修复（memory build in selfrepair，MBISR）控制器访问eFuse或者OTP，但MBISR控制器无法直接与eFuse或者OTP通信，需要依赖可测试性设计（design for test ，DFT）工具自动生成将MBISR控制器和eFuse连接起来的逻辑。

但OTP是由第三方厂商提供的，没有标准的接口，DFT工具无法识别OTP，即通过DFT工具无法自动生成将MBISR控制器和OTP连接起来的逻辑。

发明内容

本公开提供了一种数据处理方法、装置、系统、电子设备及存储介质；能够使得MBISR控制器通过DFT工具的标准接口对OTP进行访问。

本公开的技术方案是这样实现的：

第一方面，本公开提供了一种数据处理方法，该方法包括：在接收到DFT工具的标准接口发送的目标访问信号的情况下，确定目标访问信号对应的目标任务，每个访问信号对应一个任务；执行目标任务，以访问一次性可编程存储器OTP；在目标任务执行完成且OTP输出第一完成信号的情况下，将第一完成信号转换为DFT工具的标准接口对应的第二完成信号。

第二方面，本公开提供了一种数据处理装置，该装置包括：确定部分，执行部分和转换部分；确定部分，被配置为在接收到DFT工具的标准接口发送的目标访问信号的情况下，确定目标访问信号对应的目标任务，每个访问信号对应一个任务；执行部分，被配置为执行目标任务，以访问一次性可编程存储器OTP；转换部分，被配置为在目标任务执行完成且OTP输出第一完成信号的情况下，将第一完成信号转换为DFT工具的标准接口对应的第二完成信号。

第三方面，本公开提供了一种数据处理系统，包括：MBISR控制器，DFT工具的标准接口，OTP，桥模块；MBISR控制器，被配置为获取修复流程中的目标访问信号，并将目标访问信号发送至DFT工具的标准接口；DFT工具的标准接口，被配置为将目标访问信号发送至桥模块；桥模块，被配置为确定目标访问信号对应的目标任务，每个访问信号对应一个任务；以及，执行目标任务，以访问OTP；以及，在目标任务执行完成且输出第一完成信号的情况下，将第一完成信号转换为DFT工具的标准接口对应的第二完成信号；DFT工具的标准接口，还被配置为将第二完成信号发送至MBISR控制器。

第四方面，本公开提供了一种电子设备，该电子设备包括处理器、存储器及存储在该存储器上并可在该处理器上运行的程序或指令，该程序或指令被该处理器执行时实现如第一方面所述的数据处理方法的步骤。

第五方面，本公开提供了一种计算机可读存储介质，该计算机可读存储介质上存储程序或指令，该程序或指令被处理器执行时实现如第一方面所述的数据处理方法的步骤。

第六方面，本公开提供了一种计算机程序产品，其中，该计算机程序产品包括计算机程序或指令，当该计算机程序产品在处理器上运行时，使得处理器执行该计算机程序或指令，实现如第一方面所述的数据处理方法的步骤。

第七方面，本公开提供了一种芯片，该芯片包括处理器和通信接口，该通信接口和该处理器耦合，该处理器用于运行程序或指令，实现如第一方面所述的数据处理方法。

本公开提供了一种数据处理方法，包括：在接收到DFT工具的标准接口发送的目标访问信号的情况下，确定目标访问信号对应的目标任务，每个目标访问信号对应一个任务；执行目标任务，以访问OTP；在目标任务执行完成且OTP输出第一完成信号的情况下，将第一完成信号转换为DFT工具的标准接口对应的第二完成信号。如此，根据DFT工具的标准接口接收到的目标访问信号，确定出与目标访问信号对应的目标任务，执行目标任务即可访问OTP，若目标任务执行完成后OTP输出第一完成信号，则将第一完成信号转化为DFT工具的标准接口可识别的第二完成信号，再通过DFT工具的标准接口将第二完成信号发送至MBISR控制器，实现了MBISR控制器借助DFT工具的标准接口访问OTP。

附图说明

图1为本公开提供的数据处理方法的流程示意图之一；

图2为本公开提供的MBISR控制器、标准接口和OTP的连接关系示意图；

图3为本公开提供的数据处理方法的流程示意图之二；

图4为本公开提供的数据处理方法的流程示意图之三；

图5为本公开提供的数据处理方法的流程示意图之四；

图6为本公开提供的数据处理方法的流程示意图之五；

图7a为本公开提供的OTP的上、下电时序图；

图7b为本公开提供的OTP的读时序图；

图7c为本公开提供的OTP的写时序图；

图8a为本公开提供的DFT工具的标准接口的读时序图；

图8b为本公开提供的DFT工具的标准接口的写时序图；

图9为本公开提供的一种数据处理装置的结构框图；

图10为本公开提供的一种电子设备的硬件结构示意图。

具体实施方式

下面将结合本公开中的附图，对本申请实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员获得的所有其他实施例，都属于本申请保护的范围。

本申请的说明书中的术语“第一”“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本公开能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。

在芯片设计中，为了提高芯片的良率，很多芯片支持存储器自修复。存储器自修复通过eFuse或者OTP存储存储器的修复信息。eFuse具体的修复流程为：存储器内建自测试（memory build in self test，MBIST）控制器发起测试，检测存储器是否故障，若检测到存储器故障，则将故障信息发送至MBISR控制器；MBISR控制器和eFuse之间的连接逻辑通过DFT工具自动生成，基于该自动生成的连接逻辑，MBISR控制器将故障信息通过DFT工具的标准接口发送至eFuse，eFuse存储故障信息；存储完成后，MBIST控制器再次发起测试，MBISR控制器通过DFT工具的标准接口从eFuse中读取数据并缓存在目标缓存区；在MBIST控制器检测到要访问的地址与目标缓冲区中存储的故障信息相匹配的情况下，将该单元使用冗余单元替换，以使用冗余单元替换目标缓冲区存储的单元，从而实现存储器的修复。

需要说明的是，在MBISR控制器与eFuse之间的通信过程中，依赖DFT工具中的标准接口（如tessent工具中的genericFuseBox），是因为DFT工具的标准接口即一个抽象层，芯片设计师不用针对每个项目重新设计eFuse的读写逻辑，该抽象层作为一个通用的标准接口，允许不同项目通过该抽象层访问eFuse，如此，不仅减少了设计工作量，还减少了出错的机会，增强了灵活性。

并且，使用DFT工具的标准接口可以在不涉及实际硬件的情况下，更容易地在仿真环境中模拟eFuse的行为，这对于验证设计的正确性和性能非常有用。因此，依赖DFT工具的标准接口作为MBISR控制器与eFuse之间的通信桥梁，不仅提高了设计的灵活性和可靠性，而且简化了设计和验证流程，有助于加速芯片的开发周期。

其中，tessent 是由 Mentor Graphics 提供的一套综合的自动化设计和测试解决方案，专门用于芯片的设计和制造。在 tessent 工具套件中，genericFuseBox 通常是指一种逻辑模块或功能，用于将eFuse的接口标准化，即作为eFuse和MBISR控制器之间通信的桥梁。

在存储器的修复流程中，由于eFuse一般是由芯片设计厂商提供，因此，eFuse具有标准的接口，MBISR控制器和eFuse之间的连接逻辑通过DFT工具自动生成。但OTP比eFuse安全性更好，eFuse的编程位可以通过电子显微镜看到，导致其存储的内容可以被轻易破解，但OTP在显微镜下无法区分编程位和未编程位，因此无法读取数据。另外，eFuse默认导通，存储的是“1”，而OTP默认是断开，存储的是“0”，因此OTP的功耗较eFuse更小，并且OTP的面积较eFuse也更小。因此，为了提高芯片性能，减少芯片的面积，很多芯片中也在使用OTP或者混合使用OTP和eFuse存储修复信息。

但OTP通常是由第三方厂商提供，并没有统一的标准接口，因此MBISR控制器和OTP之间的连接逻辑无法通过现有的DFT工具自动生成。若芯片中部分或者全部存储器的修复信息存储在OTP中，在使用存储器内建自修复功能时，则需要设计人员编写该部分连接逻辑，耗时耗力且易出错。

本公开旨在提供一种能够使得MBISR控制器通过DFT工具的标准接口对OTP进行操作的数据处理方法，如图1所示，该数据处理方法可以包括下述的步骤S101至步骤S103。

在步骤S101中，在接收到DFT工具的标准接口发送的目标访问信号的情况下，确定目标访问信号对应的目标任务。

其中，预先存储了多个对应关系，每个对应关系为：一个访问信号和一个任务的对应关系，目标访问信号为在修复流程中，DFT工具的标准接口接收到的MBISR控制器发送的用于指示对OTP进行访问的信号，每个任务中包括至少一个需要控制的信号。

可选地，目标访问信号为标准接口的各个标准时序图对应的信号；在标准接口中接收到的各个信号的时序与标准时序图中的读时序相同的情况下，确定接收到开始读使能信号，执行开始读任务，从OTP读取数据，读取完成后，在标准接口中接收到的各个信号的时序与标准时序图中的完成读时序相同的情况下执行完成读任务；在标准接口中接收到的各个信号的时序与标准时序图中的写时序相同的情况下，确定接收到写信号，执行开始写任务，在将数据写入OTP中后，在标准接口中接收到的各个信号的时序与标准时序图中的完成写时序相同的情况下，执行完成写任务。

本公开中，DFT工具的标准接口与MBISR控制器连接，MBISR控制器用于控制向OTP中写入数据或者从OTP中读取数据，但MBISR控制器无法直接与OTP通信，因此，MBISR控制器需要借助DFT工具的标准接口借助桥逻辑与OTP通信。

在步骤S102中，执行目标任务，以访问OTP。

其中，目标任务用于指示对OTP的端口执行的操作。

在步骤S103中，在目标任务执行完成且OTP输出第一完成信号的情况下，将第一完成信号转换为DFT工具的标准接口对应的第二完成信号。

具体地，如图2所示，MBISR控制器201与DFT工具的标准接口202连接；DFT工具的标准接口202与OTP 204通过桥模块203连接。其中，DFT工具能够自动生成虚线椭圆示出的两条连接，即该两条连接已经成功建立。其余连接需要将OTP协议与DFT工具的标准接口协议通过桥模块进行转换才可建立，即桥模块将接收到的符合DFT工具的标准接口协议的目标访问信号转换为可访问OTP的目标任务，执行该目标任务即可以访问OTP，访问OTP后若有输出第一完成信号，则桥模块再将第一完成信号转换为符合DFT工具的标准接口的第二完成信号（如：从OTP中读到数据，则将读取的数据转换为符合DFT工具的标准接口格式的数据）。最终将第二完成信号发送至MBISR控制器，从而完成一次通过MBISR控制器控制访问OTP。需要说明的是，图2中的桥模块203可以是一个模块，实现OTP和DFT工具的标准接口的相互转化；也可以是两个不同的模块，一个桥模块用于实现OTP至DFT工具的标准接口的转换，另一个桥模块实现DFT工具的标准接口至OTP的转换。

如此，根据DFT工具的标准接口接收到的目标访问信号，确定出与目标访问信号对应的目标任务，执行目标任务即可访问OTP，若目标任务执行完成后OTP输出第一完成信号，则将第一完成信号转化为DFT工具的标准接口可识别的第二完成信号，再通过DFT工具的标准接口将第二完成信号发送至MBISR控制器，实现了MBISR控制器借助DFT工具的标准接口访问OTP。

访问信号和任务之间的对应关系是预先存储的，以便于在通过MBISR控制器访问OTP时，直接调用，具体地，本公开一些实施例中，结合图1，如图3所示，上述步骤S101在接收到DFT工具的标准接口发送的目标访问信号的情况下，确定目标访问信号对应的目标任务，具体可以通过下述步骤S101a至步骤S101d实现。

在步骤S101a中，在目标访问信号中选中端口为上升沿，且写使能端口为低电平的情况下，确定目标任务为开始读任务。

在步骤S101b中，在目标访问信号中选中端口为下降沿，且写使能端口为低电平的情况下，确定目标任务为完成读任务。

在步骤S101c中，在目标访问信号中选中端口为上升沿，且写使能端口为高电平的情况下，确定目标任务为开始写任务。

在步骤S101d中，在目标访问信号中选中端口为下降沿，且写使能端口为高电平的情况下，确定目标任务为完成写任务。

其中，开始读任务是根据OTP的读时序的开始阶段编写的任务，该任务用于将芯片使能信号和地址信号初始化进入读模式，芯片使能信号需要过一段时间后才拉高，地址信号需要初始化到初始值，不可能一直待在未知态，但是可以一直待在初始值；完成读任务是根据OTP的读时序的结束阶段编写的任务，该任务用于在读完数据后需要经过一段时间才能将芯片使能信号拉低，退出读模式；开始写任务是根据OTP的写时序的开始阶段编写的任务，该任务用于将模式选择信号、芯片使能信号、写使能信号等信号拉高，进入写模式，地址和数据等信号初始化；完成写任务是根据OTP的写时序的结束阶段编写的任务，该任务用于在给所有需要写的地址写完数据后，逐步将OTP的相关信号拉低，退出写模式。

如此，目标访问信号仅为标准接口的时序图中的关键信号，相较于比对全部信号，仅根据关键信号确定需要执行的任务，可以节约资源。

为了使得修复流程中，MBISR控制器能够正常访问OTP，需要确保OTP已经上电，以及修复流程结束后，为了节约资源，将OTP下电。本公开一些实施例中，结合图1，如图4所示，该方法还包括下述步骤S104和步骤S105。

在步骤S104中，在修复流程之前，执行目标上电任务。

在步骤S105中，在修复流程完成后，执行目标下电任务。

其中，上电任务是根据OTP的上电时序编写的任务，用于将各种信号按照上电时序的先后顺序和延时给各个信号赋值；下电任务是根据OTP的下电时序编写的任务，用于将各种信号按照下电时序的先后顺序和延时给各个信号赋值。

由于DFT工具的标准接口的选中端口拉高即上电，拉低即下电，不存在多个信号相互作用，因此DFT工具的标准接口无上、下电时序图。即DFT工具的标准接口在访问OTP时会将选中端口拉高，即表示已经上电。但OTP的上电是多个端口的信号相互作用的结果，因此，在修复流程起始即执行上电任务，以使OTP上电，在修复流程结束即执行下电任务，以减少资源消耗。

为了确保任务能够成功执行，在执行任务之前，确保各个任务与OTP的时序图对应，因此，在本公开一些实施例中，结合图4，如图5所示，上述步骤S101在接收到DFT工具的标准接口发送的目标访问信号的情况下，确定目标访问信号对应的目标任务之前，该方法还包括下述步骤S106和步骤S107。

在步骤S106中，获取OTP的目标时序图。

在步骤S107中，根据目标时序图，更新初始任务、初始上电任务和初始下电任务，得到目标任务、目标上电任务和目标下电任务。

本公开中，各个任务与OTP的时序图对应，执行任务，即按照OTP的时序图控制OTP的各个端口的高低电平，从而实现访问OTP。因此，在执行任务前，需要任务与OTP的目标时序图对应，确保任务能够成功执行。

可选地，目标时序图包括上电时序图，根据上电时序图更新初始上电任务，得到目标上电任务；目标时序图包括下电时序图，根据下电时序图更新初始下电任务，得到目标下电任务；目标时序图包括读时序图，根据读时序图的预设起始部分更新初始开始读任务，得到开始读任务，根据读时序图的预设结束部分更新初始完成读任务，得到完成读任务；目标时序图包括写时序图，根据写时序图的预设起始部分更新初始开始写任务，得到开始写任务，根据写时序图的预设结束部分更新初始完成写任务，得到完成写任务。

可选地，根据目标时序图，更新初始任务、初始上电任务和初始下电任务，得到目标任务、目标上电任务和目标下电任务，具体为：根据目标时序图，更新初始任务、初始上电任务和初始下电任务中每个任务的端口名称和时延，得到目标任务、目标上电任务和目标下电任务。

在通过MBISR控制器，借助DFT工具的标准接口访问OTP的过程中，可能存在任务执行失败的情况，导致上述修复流程失败。因此，优选地，在目标任务执行失败的情况下，确定目标任务中的错误信息；修订错误信息。

其中，错误信息包括：端口错误，时序错误。

具体地，检测每个任务中的端口和时序与对应的OTP的时序图是否一致，修订不一致引起的错误，确保任务能够正确被执行。

本公开中，第三方厂商提供的OTP虽然不同，但通常仅是时序图中每种信号的延时不同或者端口名称不同。因此，仅更新各个任务中的端口名称和时延即可。即本公开给定的任务的通用性强，若OTP改变，能够快速适配。

由于在修复流程中，使用的是OTP的部分功能，因此，仅需使得需要使用的功能生效即可，无需使OTP的所有功能生效，从而节约资源；结合图5，如图6所示，本公开一些实施例中，上述步骤S106获取OTP的目标时序图，具体可以通过下述步骤S106a实现。

在步骤S106a中，根据修复流程中使用的OTP的目标功能，获取OTP的目标时序图。

其中，目标功能包括：上电功能，下电功能，读功能和写功能。上、下电功能是使能和禁用OTP功能，上电是给OTP电源，再逐步拉起其他信号，让OTP能处于正常工作模式，下电是先将其他信号逐步断掉，再切断电源，让OTP处于非工作模式；写功能是访问OTP，并将值存在OTP中；读功能是访问并获取OTP中存储的数据。相应地，目标时序图包括：OTP的上电时序图，下电时序图，读时序图和写时序图。

示例性地，如图7a所示，为OTP的上、下电时序图，图7b为OTP的读时序图，图7c为OTP的写时序图；如图8a所示，为DFT工具的标准接口的读时序图，图8b为DFT工具的标准接口的写时序图。其中，图7a至图7c中的t1至t34，根据实际OTP，t1至t34可能相同也可能不同，且均大于或者等于0。

根据OTP上、下电时序图可以分析出，上下电过程需要控制OTP的电源端口，包括：电源1端口、电源2端口和电源3端口，以及控制信号端口，包括：休眠模式端口、修复功能端口和控制端口集。其中OTP的电源端口给OTP提供工作时需要的电压，OTP控制信号端口可以控制OTP处于哪种工作模式（如：读模式或者写模式），还控制是否使能OTP。根据OTP手册，确定控制端口集是由芯片使能端口、写使能端口、写模式周期端口、模式选择端口、修复功能模式选择端口确定的；由于电源1端口和电源2端口是直接连在系统里的，由系统控制，且符合时序要求，所以所有任务中均不需要再控制了。总结OTP上、下电应该被控制的输入端口有：电源3端口、休眠模式端口、修复功能端口、芯片使能端口、写使能端口、写模式周期端口、模式选择端口、修复功能模式选择端口。

因此，根据上、下电时序图可以确定出上电任务和下电任务，上电任务中需要在开始后一段时长（该时长根据实际OTP确定）内先让芯片使能端口、写使能端口、写模式周期端口、模式选择端口、修复功能模式选择端口为0，在开始后t4时长后，可以给电源3端口赋1，休眠模式端口在开始后的t4时长和t5时长内赋0，此后赋1，修复功能端口在开始后的t4时长、t5时长和t6时长内赋0，此后赋1。

下电任务中修复功能端口经过t11时长后变为0，再经过t10后，休眠模式端口变为0，再经过t9后，电源3端口变为0。

根据图7b所示的OTP的读时序图可以分析出，要想从OTP中读到数据，需要控制OTP的时钟、输入地址端口、芯片使能端口和模式选择端口。其中时钟是驱动OTP开始操作的信号，输入地址端口是将要访问的OTP的端口，芯片使能端口使能后才能访问OTP，模式选择端口选择OTP处于读模式。根据OTP手册，其他端口在OTP读操作时是定值（无时序要求），或是无关值（不论是高电平还是低电平都不影响读操作，但是不能是未知值或者高阻态），其中，写使能端口、写操作输入地址端口、写模式周期端口为定值0，休眠模式端口和电源3端口是定值1（因为休眠模式端口和电源3端口在上电任务结束后就一直是定值了，在上电任务结束后的与读写相关的任务中无需再进行控制），其中无关值是不需要管的，因为它们不会影响读操作，所以总结OTP读操作应该被控制的输入端口：写使能端口，写模式周期端口，写操作输入地址端口，芯片使能端口，时钟，输入地址端口，模式选择端口。根据该读时序图可以确定出开始读任务和完成读任务。

开始读任务中，因为写使能端口和写模式周期端口在上电任务中已经保持0值了，所以不用管了，写操作输入地址端口在写模式前需要为0，所以应该在上电任务中初始化，即在上电任务中需要将写操作输入地址端口初始化为0。由于时钟的特殊性，它在整个OTP工作时都需要一直存在，所以不用写在任何任务中，所以芯片使能端口、输入地址端口需要写，首先芯片使能端口变为1，再经过一段时长，将输入地址端口初始化为0。

完成读任务中，一段时长后，控制芯片使能端口变为0。

开始写任务与开始读任务类似，完成写任务与完成读任务类似，开始写任务和完成写任务可以参考开始读任务和完成读任务。根据图7c所示的OTP的写时序图可以分析出，要想在OTP中写值，需要控制OTP的时钟、写使能端口、模式选择端口、芯片使能端口、地址（包括：写操作输入地址端口、写操作冗余单元选择端口、输入地址端口）和数据输入端口。其中模式选择端口控制OTP处于编程模式（即写模式），写使能端口使能后才能在OTP中编程，芯片使能端口使能后才能访问OTP，地址是将要访问的OTP的地址，数据输入是将要往OTP中写入的值。其中，写模式周期端口中的“//”表示重复多次及多个周期。

在开始写任务中，写模式周期端口（用于向OTP的地址里写数据，是写完一个地址再写下一个地址，每写一个地址写模式周期端口就要拉高一次，一直持续到这个地址写完数据后拉低，即为每次写操作的使能和持续信号）、输入地址端口、写操作输入地址端口不是存在写操作最开始阶段的，所以不用管，模式选择端口、写使能端口、芯片使能端口、写操作冗余单元选择端口、数据输入端口需要写，经过一段时长后，模式选择端口变为4’b0010，再经过t29后，芯片使能端口变为1，再经过t27后，写使能端口变为1，再经过一段时长后，写操作冗余单元选择端口和数据输入端口变为0（这里数据输入端口需要在整个写操作期间保持0，是因为写0能熔断OTP）。需要说明的是，OTP的写时序图其余没有控制的端口，是因为这些端口是在写操作期间需要控制的，开始写任务只是让OTP进入写模式并进行数据初始化，并没有真正进行写操作，所以不需要控制这几个端口。

结束写任务中，经过t26，写使能端口变为0，再经过t28后，芯片使能端口变为0，再经过t30后，模式选择端口变为4’b0000。

为了得到标准接口向MBISR 控制器传数据时应该控制的标准接口的输出端口：根据图8a所示的DFT工具的标准接口的读时序图和图7b所示的OTP读时序图可以分析出，需要将OTP的输出数据转换为标准接口的输出数据和完成信号。写时序图与读时序图类似，根据图8b所示的DFT工具的标准接口的写时序图和图7c所示的OTP写时序图可以分析出，需要将OTP的完成信号转换为标准接口的完成信号。即标准接口向MBISR 控制器传数据时应该控制的标准接口的输出端口为：操作完成端口、输出数据端口。其中，图8b中的双波浪线“”表示该状态（信号保持一个值的状态）持续一定时长，具体时长根据实际情况确定。

在修复流程中使用编写的任务实现通过MBISR控制器，借助DFT工具的标准接口访问OTP。按照DFT工具对于存储器的修复流程，会访问4次OTP，所以可以分为四个阶段（都是基于存储器有错的情况，即存储器测试不通过，表示存储器有故障，需要修复，因为如果存储器没错，就不需要修复了，也不需要OTP作为存储存储器修复信息的硬件了）。

具体的修复流程为：MBISR 控制器读OTP，将读出来的值给到目标缓冲区；开始进行MBIST测试；测试出存储器有错并计算故障信息，将故障信息返回给MBISR 控制器，MBISR控制器再将错误信息写进OTP中；写完后需要读一下OTP中的值，对比读出来的值是否和要写进去的值一样，不一样则修复失败（不一样即表示故障信息未成功写入OTP，则后续读不到故障信息就不会修复，导致修复失败），一样则继续；对目标缓冲区做初始化处理，将里面的值清空，MBISR 控制器从OTP中读值再给目标缓冲区，再做一次MBIST，检查没有错就代表修复成功了。

上述四次访问OTP中，3次读，1次写。每次访问使用任务连起来，并对任务中未涉及的端口赋值。

在标准接口中选中端口拉高一下就能根据写使能端口确定进入读状态或者写状态，由访问使能端口触发每个地址的读写操作，但是在OTP中，芯片使能端口拉高后，还需要经过一段时间才能进入读写状态，此处需要将这段时长变成适合OTP的时长。做一个计数器，记录每次选中端口拉高后访问使能端口拉高的次数，在每次选中端口拉高后访问使能端口第一次拉高时，开始延时等待，等到满足OTP时序的时间段过去后，才开始进行读写。

DFT工具的标准接口的选中端口拉高即上电，拉低即下电，不存在多个信号相互作用，因此DFT工具的标准接口无上、下电时序图。在修复流程中，先执行上电任务，以使OTP通电。选中端口被拉高且写使能端口为0，对应开始读使能信号，执行开始读任务；读期间输入地址端口的值来自标准接口的地址，每次读出值之后还需要控制操作完成端口，读出来的值即完成信号，要转换为符合标准接口的输出数据。选中端口被拉低且写使能端口为0对应完成读使能信号，执行完成读任务。

选中端口被拉高后且写使能端口为1对应开始写使能信号，执行开始写任务；写期间输入地址端口和写操作输入地址端口的值来自标准接口的地址端口，开始写数据，直至将要写的地址全部写完。选中端口被拉低后且写使能端口为1对应完成写使能信号，则执行完成写任务。

所有访问OTP的操作都完成后就可以下电了，下电任务是在修复流程的最后一次完成读任务后执行。至此，修复流程完成。

图9为本公开示出的一种数据处理装置900的结构框图，如图9所示，包括：确定部分901，执行部分902和转换部分903；

确定部分901，被配置为在接收到DFT工具的标准接口发送的目标访问信号的情况下，确定目标访问信号对应的目标任务，每个访问信号对应一个任务；执行部分902，被配置为执行目标任务，以访问一次性可编程存储器OTP；转换部分903，被配置为在目标任务执行完成且OTP输出第一完成信号的情况下，将第一完成信号转换为DFT工具的标准接口对应的第二完成信号。

本公开一些实施例中，该确定部分901，具体被配置为在目标访问信号中选中端口为上升沿，且写使能端口为低电平的情况下，确定目标任务为开始读任务；在目标访问信号中选中端口为下降沿，且写使能端口为低电平的情况下，确定目标任务为完成读任务；在目标访问信号中选中端口为上升沿，且写使能端口为高电平的情况下，确定目标任务为开始写任务；在目标访问信号中选中端口为下降沿，且写使能端口为高电平的情况下，确定目标任务为完成写任务。

本公开一些实施例中，该执行部分902，还被配置为在修复流程之前，执行目标上电任务；在修复流程完成后，执行目标下电任务。

本公开一些实施例中，该装置还包括：获取部分和更新部分；该获取部分，被配置为在接收到DFT工具的标准接口发送的目标访问信号的情况下，确定目标访问信号对应的目标任务之前，获取OTP的目标时序图；该更新部分，被配置为根据目标时序图，更新初始任务、初始上电任务和初始下电任务，得到目标任务、目标上电任务和目标下电任务。

本公开一些实施例中，该更新部分，具体被配置为根据目标时序图，更新初始任务、初始上电任务和初始下电任务中每个任务的端口名称和时延，得到目标任务、目标上电任务和目标下电任务。

本公开一些实施例中，该获取部分，具体被配置为根据修复流程中使用的OTP的目标功能，获取OTP的目标时序图，目标功能包括：上电功能，下电功能，读功能和写功能。

需要说明的是，上述数据处理装置可以为本申请上述方法实施例中的电子设备，也可以是该电子设备中能够实现该装置实施例功能的功能模块和/或功能实体，本申请实施例不作限定。

本申请实施例中，各部分可以实现上述方法实施例提供的数据处理方法，且能达到相同的技术效果，为避免重复，这里不再赘述。

本公开还提供了一种数据处理系统，该系统包括：MBISR控制器，DFT工具的标准接口，OTP，桥模块；MBISR控制器，被配置为获取修复流程中的目标访问信号，并将目标访问信号发送至DFT工具的标准接口；DFT工具的标准接口，被配置为将目标访问信号发送至桥模块；桥模块，被配置为确定目标访问信号对应的目标任务，每个访问信号对应一个任务；以及，执行目标任务，以访问OTP；以及，在目标任务执行完成且输出第一完成信号的情况下，将第一完成信号转换为DFT工具的标准接口对应的第二完成信号；DFT工具的标准接口，还被配置为将第二完成信号发送至MBISR控制器。

本申请实施例中，该系统可以实现上述方法实施例提供的数据处理方法，且能达到相同的技术效果，为避免重复，这里不再赘述。

请参考图10，其示出了本公开一个示例性实施例提供的电子设备的结构方框图。在一些示例中，电子设备可以为智能手机、智能手表、台式电脑、手提电脑、虚拟现实终端、增强现实终端、无线终端和膝上型便携计算机等设备中的至少一种。电子设备具有通信功能，可以接入有线网络或无线网络。电子设备可以泛指多个终端中的一个，本领域技术人员可以知晓，上述终端的数量可以更多或更少。

如图10所示，本公开中的电子设备可以包括一个或多个如下部件：处理器1010和存储器1020。

可选地，处理器1010利用各种接口和线路连接整个电子设备内的各个部分，通过运行或执行存储在存储器1020内的指令、程序、代码集或指令集，以及调用存储在存储器1020内的数据，执行电子设备的各种功能和处理数据。可选地，处理器1010可以采用数字信号处理（Digital Signal Processing，DSP）、现场可编程门阵列（Field－ProgrammableGateArray，FPGA）、可编程逻辑阵列（Programmable Logic Array，PLA）中的至少一种硬件形式来实现。处理器1010可集成中央处理器（Central Processing Unit，CPU）、图像处理器（Graphics Processing Unit，GPU）、神经网络处理器（Neural-network Processing Unit，NPU）和基带芯片等中的一种或几种的组合。其中，CPU主要处理操作系统、用户界面和应用程序等；GPU用于负责触摸显示屏所需要显示的内容的渲染和绘制；NPU用于实现人工智能（Artificial Intelligence，AI）功能；基带芯片用于处理无线通信。可以理解的是，上述基带芯片也可以不集成到处理器1010中，单独通过一块芯片进行实现。

存储器1020可以包括随机存取存储器（Random Access Memory，RAM），也可以包括只读存储器（Read-Only Memory，ROM）。可选地，该存储器1020包括非瞬时性计算机可读介质（non-transitory computer-readable storage medium）。存储器1020可用于存储指令、程序、代码、代码集或指令集。存储器1020可包括存储程序区和存储数据区，其中，存储程序区可存储用于实现操作系统的指令、用于至少一个功能的指令（比如触控功能、声音播放功能、图像播放功能等）、用于实现以上各个方法实施例的指令等；存储数据区可存储根据电子设备的使用所创建的数据等。

除此之外，本领域技术人员可以理解，上述附图所示出的电子设备的结构并不构成对电子设备的限定，电子设备可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。比如，电子设备中还包括显示屏、摄像组件、麦克风、扬声器、射频电路、输入单元、传感器（比如加速度传感器、角速度传感器、光线传感器等等）、音频电路、WiFi模块、电源、蓝牙模块等部件，在此不再赘述。

本公开还提供了一种计算机可读存储介质，该计算机可读存储介质存储有至少一条指令，所述至少一条指令用于被处理器执行以实现如上各个实施例所述的数据处理方法。

本公开还提供了一种计算机程序产品，该计算机程序产品包括计算机指令，该计算机指令存储在计算机可读存储介质中；电子设备的处理器从计算机可读存储介质读取该计算机指令，处理器执行该计算机指令，使得该电子设备执行以实现上述各个实施例所述的数据处理方法。

本申请实施例另提供了一种芯片，所述芯片包括处理器和通信接口，所述通信接口和所述处理器耦合，所述处理器用于运行程序或指令，实现上述数据处理方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。

应理解，本申请实施例提到的芯片还可以称为系统级芯片、系统芯片、芯片系统或片上系统芯片等。

在本公开所提供的几个实施例中，应该理解到，所揭露的系统，装置，服务器和方法，可以通过其他的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其他的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本公开各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器、随机存取存储器、磁碟或者光盘等各种可以存储程序代码的介质。

本领域技术人员应该可以意识到，在上述一个或多个示例中，本公开所描述的功能可以用硬件、软件、固件或它们的任意组合来实现。当使用软件实现时，可以将这些功能存储在计算机可读介质中或者作为计算机可读介质上的一个或多个指令或代码进行传输。计算机可读介质包括计算机存储介质和通信介质，其中通信介质包括便于从一个地方向另一个地方传送计算机程序的任何介质。存储介质可以是通用或专用计算机能够存取的任何可用介质。

需要说明的是：本公开所记载的技术方案之间，在不冲突的情况下，可以任意组合。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种数据处理方法，其特征在于，所述方法包括：

在接收到可测试性设计DFT工具的标准接口发送的目标访问信号的情况下，确定目标访问信号对应的目标任务，每个访问信号对应一个任务；

执行所述目标任务，以访问一次性可编程存储器OTP；

在所述目标任务执行完成且所述OTP输出第一完成信号的情况下，将第一完成信号转换为所述DFT工具的标准接口对应的第二完成信号。

2.根据权利要求1所述的方法，其特征在于，所述在接收到可测试性设计DFT工具的标准接口发送的目标访问信号的情况下，确定目标访问信号对应的目标任务，包括：

在所述目标访问信号中选中端口为上升沿，且写使能端口为低电平的情况下，确定目标任务为开始读任务；

在所述目标访问信号中所述选中端口为下降沿，且所述写使能端口为低电平的情况下，确定目标任务为完成读任务；

在所述目标访问信号中所述选中端口为上升沿，且所述写使能端口为高电平的情况下，确定目标任务为开始写任务；

在所述目标访问信号中所述选中端口为下降沿，且所述写使能端口为高电平的情况下，确定目标任务为完成写任务。

3.根据权利要求1或2所述的方法，其特征在于，所述方法还包括：

在修复流程之前，执行目标上电任务；

在所述修复流程完成后，执行目标下电任务。

4.根据权利要求3所述的方法，其特征在于，所述在接收到可测试性设计DFT工具的标准接口发送的目标访问信号的情况下，确定目标访问信号对应的目标任务之前，所述方法还包括：

获取所述OTP的目标时序图；

根据所述目标时序图，更新初始任务、初始上电任务和初始下电任务，得到所述目标任务、所述目标上电任务和所述目标下电任务。

5.根据权利要求4所述的方法，其特征在于，所述根据所述目标时序图，更新初始任务、初始上电任务和初始下电任务，得到所述目标任务、所述目标上电任务和所述目标下电任务，包括：

根据所述目标时序图，更新所述初始任务、初始上电任务和初始下电任务中每个任务的端口名称和时延，得到所述目标任务、所述目标上电任务和所述目标下电任务。

6.根据权利要求4或5所述的方法，其特征在于，所述获取所述OTP的目标时序图，包括：

根据所述修复流程中使用的OTP的目标功能，获取所述OTP的目标时序图，所述目标功能包括：上电功能，下电功能，读功能和写功能。

7.一种数据处理装置，其特征在于，所述装置包括：确定部分，执行部分和转换部分；

所述确定部分，被配置为在接收到可测试性设计DFT工具的标准接口发送的目标访问信号的情况下，确定目标访问信号对应的目标任务，每个访问信号对应一个任务；

所述执行部分，被配置为执行所述目标任务，以访问一次性可编程存储器OTP；

所述转换部分，被配置为在所述目标任务执行完成且所述OTP输出第一完成信号的情况下，将第一完成信号转换为所述DFT工具的标准接口对应的第二完成信号。

8.一种数据处理系统，其特征在于，所述系统包括：存储器内建自修复MBISR控制器，可测试性设计DFT工具的标准接口，一次性可编程存储器OTP，桥模块；

所述MBISR控制器，被配置为获取修复流程中的目标访问信号，并将所述目标访问信号发送至所述DFT工具的标准接口；

所述DFT工具的标准接口，被配置为将所述目标访问信号发送至所述桥模块；

所述桥模块，被配置为确定目标访问信号对应的目标任务，每个访问信号对应一个任务；

以及，执行所述目标任务，以访问所述OTP；

以及，在所述目标任务执行完成且输出第一完成信号的情况下，将第一完成信号转换为所述DFT工具的标准接口对应的第二完成信号；

所述DFT工具的标准接口，还被配置为将所述第二完成信号发送至所述MBISR控制器。

9.一种电子设备，其特征在于，包括处理器，存储器及存储在所述存储器上并可在所述处理器上运行的程序或指令，所述程序或指令被所述处理器执行时实现如权利要求1至6中任一项所述的数据处理方法的步骤。

10.一种计算机可读存储介质，其特征在于，所述可读存储介质上存储程序或指令，所述程序或指令被处理器执行时实现如权利要求1至6中任一项所述的数据处理方法的步骤。