CN104951237A - 基于sata接口固态硬盘的高速存储装置 - Google Patents
基于sata接口固态硬盘的高速存储装置 Download PDFInfo
- Publication number
- CN104951237A CN104951237A CN201410112045.8A CN201410112045A CN104951237A CN 104951237 A CN104951237 A CN 104951237A CN 201410112045 A CN201410112045 A CN 201410112045A CN 104951237 A CN104951237 A CN 104951237A
- Authority
- CN
- China
- Prior art keywords
- module
- data
- interface
- ide
- receives
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
- Power Sources (AREA)
Abstract
本发明涉及数据采集系统技术领域，具体涉及一种基于SATA接口固态硬盘的高速存储装置，目的是解决现有存储装置在数据存储过程中速度慢，容量低，成本高的问题。其特征在于：它还包括核心处理器、供电和掉电保护单元、Flash配置电路、缓存模块、接口模块和转接芯片；供电和掉电保护单元、Flash配置电路、缓存模块、接口模块、转接芯片分别与核心处理器连接，SATA接口固态硬盘与转接芯片连接。本发明采用核心处理器、供电和掉电保护单元、Flash配置电路、缓存模块、接口模块、转接芯片以及SATA接口固态硬盘，构建了基于SATA接口固态硬盘的高速存储装置，相比现有的存储装置，具有存储速度快、存储容量大、小巧轻便和可靠性高的特点。
Description
技术领域
本发明涉及数据采集系统技术领域，具体涉及一种基于SATA接口固态硬盘的高速存储装置。
背景技术
近年来，数据通信企业对嵌入式数据采集存储系统的要求越来越高，主要表现在采集通道数量的增加、信号采样率的提高、信号采样精度的提升。采用高速、高精度模数转换芯片配合高速处理器即能完成采样速度和精度的提升。而存储速度和容量一直是数据采集存储系统中的技术难点，以往的存储介质采用Flash芯片、电子盘、CF卡等，且采用普通单片机作为处理器，这就限制了存储的速度和容量，无法满足当前的要求。由于SATA协议复杂，直接使用核心处理器控制SATA接口固态硬盘成本高，难度大，开发周期长，由此也带来可靠性的降低。
发明内容
本发明的目的是解决现有存储装置在数据存储过程中速度慢，容量低，成本高的问题，提供一种基于SATA接口固态硬盘的高速存储装置。
本发明是这样实现的：
一种基于SATA接口固态硬盘的高速存储装置，包括SATA接口固态硬盘，它还包括核心处理器、供电和掉电保护单元、Flash配置电路、缓存模块、接口模块和转接芯片；其中，核心处理器分别与上位机、供电和掉电保护单元、Flash配置电路、缓存模块、接口模块和转接芯片连接，SATA接口固态硬盘与转接芯片连接；核心处理器接收高速LVDS数据输入和上位机发送的控制参数，将高速LVDS数据输入转换为并行数据，然后将该并行数据发送给转接芯片；核心处理器向转接芯片发送读取SATA接口固态硬盘数据命令，接收来自转接芯片读取的数据，将该数据发送给缓存模块；核心处理器接收缓存模块中的数据，然后将该数据发送至接口模块；核心处理器还向供电和掉电保护单元发送控制信号；供电和掉电保护单元接收来自核心处理器的控制信号，在该控制信号的作用下为核心处理器提供供电和掉电保护；Flash配置电路在装置启动时向核心处理器加载码流和嵌入式程序；缓存模块接收来自核心处理器的数据进行存储，在数据存储完成后将该数据发送给核心处理器；接口模块接收核心处理器中的数据，将该数据发送至上位机；转接芯片接收核心处理器处理后的IDE并行数据，并将上述IDE并行数据转换为SATA并行数据，然后将SATA并行数据发送至SATA接口固态硬盘；转接芯片接收核心处理器发送的读取SATA接口固态硬盘数据命令，并将其发送给SATA接口固态硬盘；转接芯片接收SATA接口固态硬盘发送的数据，将该SATA并行数据转换为IDE并行数据后发送给核心处理器；SATA接口固态硬盘接收转接芯片的数据，对数据进行存储；SATA接口固态硬盘接收转接芯片发送的读取SATA接口固态硬盘数据命令，将存储的数据发送至转接芯片。
如上所述的核心处理器包括LVDS接收模块、IDE接口模块、数据管理模块、嵌入式软核Microblaze、CMD接口、CPU_FIFO模块和SAVE_FIFO模块；其中，LVDS接收模块通过SAVE_FIFO模块与IDE接口模块连接；数据管理模块与IDE接口模块连接，数据管理模块还与供电和掉电保护单元连接；IDE接口模块与转接芯片连接，IDE接口模块还通过CPU_FIFO模块与嵌入式软核Microblaze连接；嵌入式软核Microblaze通过CMD接口与数据管理模块连接，嵌入式软核Microblaze还分别与缓存模块和接口模块连接；LVDS接收模块接收来自外部的高速LVDS数据，将高速LVDS数据转换为并行数据，然后将处理后的并行数据输出至SAVE_FIFO模块；SAVE_FIFO模块接收LVD接收模块转换后的数据；SAVE_FIFO模块还接收IDE接口模块的读取SAVE_FIFO模块控制信号，在该信号的控制下将接收的LVD接收模块转换后的并行数据发送至IDE接口模块；IDE接口模块接收数据管理模块的存储控制信号，向SAVE_FIFO模块发送读取SAVE_FIFO模块控制信号，读取SAVE_FIFO模块中的并行数据，并将并行数据发送至转接芯片；IDE接口模块接收数据管理模块发送的读取控制信号，在该读取控制信号的控制下，读取转接芯片中的IDE并行数据，并将该IDE并行数据发送至CPU_FIFO模块；数据管理模块接收CMD接口发送的数据存储命令，向IDE接口模块发送存储控制信号；数据管理模块接收CMD接口发送的数据读取命令，向IDE接口模块发送读取控制信号；在断电时刻，数据管理模块向供电和掉电保护单元发送控制信号；嵌入式软核Microblaze接收来自接口模块发送的控制参数，向CMD接口发送存储控制信号或读取控制信号；在IDE接口模块将IDE并行数据发送至CPU_FIFO模块后，嵌入式软核Microblaze向CPU_FIFO模块发送读取CPU_FIFO模块数据信号，读取CPU_FIFO模块中的数据，将CPU_FIFO模块中的数据发送至缓存模块，存储完成后，嵌入式软核Microblaze读取缓存模块中的数据，并将读取的缓存模块中的数据发送至接口模块；CMD接口接收嵌入式软核Microblaze发送的存储控制信号和读取控制信号，然后将上述存储控制信号或读取控制信号发送至数据管理模块；CPU_FIFO模块接收IDE接口模块发送的IDE并行数据，它还接收嵌入式软核Microblaze发送的读取CPU_FIFO模块数据信号，在该信号控制下向嵌入式软核Microblaze发送IDE并行数据。
如上所述的核心处理器采用Spartan6XC6SLX45FPGA实现。
如上所述的供电和掉电保护单元由四个TPS54620芯片并联实现。
如上所述的Flash配置电路由JS28F256P30芯片实现。
如上所述的缓存模块由DDR3芯片实现。
如上所述的接口模块由88E1111芯片和RS422芯片共同实现。
如上所述的转接芯片由JMH330S芯片实现。
本发明的有益效果是：
本发明包括核心处理器、供电和掉电保护单元、Flash配置电路、缓存模块、接口模块、转接芯片以及SATA接口固态硬盘，构建了基于SATA接口固态硬盘的高速存储装置，相比现有的存储装置，具有存储速度快、存储容量大、小巧轻便和可靠性高的特点。
附图说明
图1是本发明的一种基于SATA接口固态硬盘的高速存储装置的结构原理图；
图2是图1中的核心处理器内部模块的结构原理图；
具体实施方式
下面结合附图和具体实施例对本发明的基于SATA接口固态硬盘的高速存储装置进行详细描述：
如图1所示，一种基于SATA接口固态硬盘的高速存储装置，包括核心处理器、供电和掉电保护单元、Flash配置电路、缓存模块、接口模块、转接芯片和SATA接口固态硬盘。其中，核心处理器分别与外部的上位机、供电和掉电保护单元、Flash配置电路、缓存模块、接口模块和转接芯片连接，SATA接口固态硬盘与转接芯片连接。核心处理器接收外部发送的高速LVDS数据输入和上位机发送的控制参数，将高速LVDS数据输入转换为并行数据后，将该并行数据发送给转接芯片；核心处理器向转接芯片发送读取SATA接口固态硬盘数据命令，接收来自转接芯片读取的数据，将该数据发送给缓存模块；核心处理器接收缓存模块中的数据，然后将该数据发送至接口模块；核心处理器还向供电和掉电保护单元发送控制信号；供电和掉电保护单元接收来自核心处理器的控制信号，在该控制信号的作用下为核心处理器提供供电和掉电保护；Flash配置电路在装置启动时向核心处理器加载码流和嵌入式程序；缓存模块接收来自核心处理器的数据进行存储，在数据存储完成后将该数据发送给核心处理器；接口模块接收核心处理器中的数据，将该数据发送至上位机；转接芯片接收核心处理器处理后的并行数据，包括IDE总线数据、地址和控制信号，并将上述并行数据转换为SATA并行数据，包括SATA总线数据、地址和控制信号，然后将SATA并行数据发送至SATA接口固态硬盘；转接芯片接收核心处理器发送的读取SATA接口固态硬盘数据命令，并将其发送给SATA接口固态硬盘；转接芯片接收SATA接口固态硬盘发送的数据，将该SATA并行数据转换为IDE并行数据后发送给核心处理器；SATA接口固态硬盘接收转接芯片的数据，对数据进行存储；SATA接口固态硬盘接收转接芯片发送的读取SATA接口固态硬盘数据命令，将存储的数据发送至转接芯片。
如图2所示，核心处理器包括LVDS接收模块、IDE接口模块、数据管理模块、嵌入式软核Microblaze、CMD接口、CPU_FIFO模块和SAVE_FIFO模块。其中，LVDS接收模块通过SAVE_FIFO模块与IDE接口模块连接；数据管理模块与IDE接口模块连接，数据管理模块还与供电和掉电保护单元连接；IDE接口模块与转接芯片连接，IDE接口模块还通过CPU_FIFO模块与嵌入式软核Microblaze连接；嵌入式软核Microblaze通过CMD接口与数据管理模块连接，嵌入式软核Microblaze还分别与缓存模块和接口模块连接。LVDS接收模块接收来自外部的高速LVDS数据，将高速LVDS数据转换为并行数据，然后将处理后的并行数据输出至SAVE_FIFO模块；SAVE_FIFO模块接收LVD接收模块转换后的数据；SAVE_FIFO模块还接收IDE接口模块的读取SAVE_FIFO模块控制信号，在该信号的控制下将接收的LVD接收模块转换后的并行数据发送至IDE接口模块；IDE接口模块接收数据管理模块的存储控制信号，向SAVE_FIFO模块发送读取SAVE_FIFO模块控制信号，读取SAVE_FIFO模块中的并行数据，并将并行数据发送至转接芯片；IDE接口模块接收数据管理模块发送的读取控制信号，在该读取控制信号的控制下，读取转接芯片中的IDE并行数据，并将该IDE并行数据发送至CPU_FIFO模块；数据管理模块接收CMD接口发送的数据存储命令，向IDE接口模块发送存储控制信号；数据管理模块接收CMD接口发送的数据读取命令，向IDE接口模块发送读取控制信号；在断电时刻，数据管理模块向供电和掉电保护单元发送控制信号；嵌入式软核Microblaze接收来自接口模块发送的控制参数，向CMD接口发送存储控制信号或读取控制信号；在IDE接口模块将IDE并行数据发送至CPU_FIFO模块后，嵌入式软核Microblaze向CPU_FIFO模块发送读取CPU_FIFO模块数据信号，读取CPU_FIFO模块中的数据，将CPU_FIFO模块中的数据发送至缓存模块，存储完成后，嵌入式软核Microblaze读取缓存模块中的数据，并将读取的缓存模块中的数据发送至接口模块；CMD接口接收嵌入式软核Microblaze发送的存储控制信号和读取控制信号，然后将上述存储控制信号或读取控制信号发送至数据管理模块；CPU_FIFO模块接收IDE接口模块发送的IDE并行数据，它还接收嵌入式软核Microblaze发送的读取CPU_FIFO模块数据信号，在该信号控制下向嵌入式软核Microblaze发送IDE并行数据。
核心处理器可采用Spartan6XC6SLX45FPGA实现。供电和掉电保护单元由四个TPS54620芯片通过现有技术并联实现。Flash配置电路可由JS28F256P30芯片实现。缓存模块可由DDR3芯片实现。接口模块可由88E1111和RS422芯片共同实现。转接芯片可由JMH330S芯片实现。SATA接口固态硬盘可以使用现有SATA接口固态硬盘中的任何一种。
工作时，用户通过上位机界面设置控制参数，上位机通过接口模块将控制参数传给核心处理器中的嵌入式软核Microblaze，嵌入式软核Microblaze将相应的命令传递给数据管理模块，控制其完成数据存储和读取功能。当存储数据时，核心处理器内部的LVDS接收模块负责接收LVDS数据流并将其转换为并行数据，并行数据通过SAVE_FIFO进入IDE接口模块。在数据管理模块控制下，IDE接口模块读取SAVE_FIFO的数据，并通过转接芯片控制SATA接口固态硬盘进行高速数据存储；当读取数据时，嵌入式软核Microblaze将读取控制信号发送给数据管理模块，数据管理模块通过IDE接口模块从硬盘中读出数据并发送至CPU_FIFO，嵌入式软核Microblaze读取CPU_FIFO中的数据，将该数据存入缓存模块中，随后通过接口模块将缓存模块中的数据发送至上位机。
本发明包括核心处理器、供电和掉电保护单元、Flash配置电路、缓存模块、接口模块、转接芯片以及SATA接口固态硬盘，构建了基于SATA接口固态硬盘的高速存储装置，解决了现有存储装置在数据存储过程中速度慢，容量低，成本高的问题，相比现有的存储装置，具有存储速度快、存储容量大、小巧轻便和可靠性高的特点。
Claims (8)
1.一种基于SATA接口固态硬盘的高速存储装置，包括SATA接口固态硬盘，其特征在于：它还包括核心处理器、供电和掉电保护单元、Flash配置电路、缓存模块、接口模块和转接芯片；其中，核心处理器分别与上位机、供电和掉电保护单元、Flash配置电路、缓存模块、接口模块和转接芯片连接，SATA接口固态硬盘与转接芯片连接；核心处理器接收高速LVDS数据输入和上位机发送的控制参数，将高速LVDS数据输入转换为并行数据，然后将该并行数据发送给转接芯片；核心处理器向转接芯片发送读取SATA接口固态硬盘数据命令，接收来自转接芯片读取的数据，将该数据发送给缓存模块；核心处理器接收缓存模块中的数据，然后将该数据发送至接口模块；核心处理器还向供电和掉电保护单元发送控制信号；供电和掉电保护单元接收来自核心处理器的控制信号，在该控制信号的作用下为核心处理器提供供电和掉电保护；Flash配置电路在装置启动时向核心处理器加载码流和嵌入式程序；缓存模块接收来自核心处理器的数据进行存储，在数据存储完成后将该数据发送给核心处理器；接口模块接收核心处理器中的数据，将该数据发送至上位机；转接芯片接收核心处理器处理后的IDE并行数据，并将上述IDE并行数据转换为SATA并行数据，然后将SATA并行数据发送至SATA接口固态硬盘；转接芯片接收核心处理器发送的读取SATA接口固态硬盘数据命令，并将其发送给SATA接口固态硬盘；转接芯片接收SATA接口固态硬盘发送的数据，将该SATA并行数据转换为IDE并行数据后发送给核心处理器；SATA接口固态硬盘接收转接芯片的数据，对数据进行存储；SATA接口固态硬盘接收转接芯片发送的读取SATA接口固态硬盘数据命令，将存储的数据发送至转接芯片。
2.根据权利要求1所述的一种基于SATA接口固态硬盘的高速存储装置，其特征在于：所述的核心处理器包括LVDS接收模块、IDE接口模块、数据管理模块、嵌入式软核Microblaze、CMD接口、CPU_FIFO模块和SAVE_FIFO模块；其中，LVDS接收模块通过SAVE_FIFO模块与IDE接口模块连接；数据管理模块与IDE接口模块连接，数据管理模块还与供电和掉电保护单元连接；IDE接口模块与转接芯片连接，IDE接口模块还通过CPU_FIFO模块与嵌入式软核Microblaze连接；嵌入式软核Microblaze通过CMD接口与数据管理模块连接，嵌入式软核Microblaze还分别与缓存模块和接口模块连接；LVDS接收模块接收来自外部的高速LVDS数据，将高速LVDS数据转换为并行数据，然后将处理后的并行数据输出至SAVE_FIFO模块；SAVE_FIFO模块接收LVD接收模块转换后的数据；SAVE_FIFO模块还接收IDE接口模块的读取SAVE_FIFO模块控制信号，在该信号的控制下将接收的LVD接收模块转换后的并行数据发送至IDE接口模块；IDE接口模块接收数据管理模块的存储控制信号，向SAVE_FIFO模块发送读取SAVE_FIFO模块控制信号，读取SAVE_FIFO模块中的并行数据，并将并行数据发送至转接芯片；IDE接口模块接收数据管理模块发送的读取控制信号，在该读取控制信号的控制下，读取转接芯片中的IDE并行数据，并将该IDE并行数据发送至CPU_FIFO模块；数据管理模块接收CMD接口发送的数据存储命令，向IDE接口模块发送存储控制信号；数据管理模块接收CMD接口发送的数据读取命令，向IDE接口模块发送读取控制信号；在断电时刻，数据管理模块向供电和掉电保护单元发送控制信号；嵌入式软核Microblaze接收来自接口模块发送的控制参数，向CMD接口发送存储控制信号或读取控制信号；在IDE接口模块将IDE并行数据发送至CPU_FIFO模块后，嵌入式软核Microblaze向CPU_FIFO模块发送读取CPU_FIFO模块数据信号，读取CPU_FIFO模块中的数据，将CPU_FIFO模块中的数据发送至缓存模块，存储完成后，嵌入式软核Microblaze读取缓存模块中的数据，并将读取的缓存模块中的数据发送至接口模块；CMD接口接收嵌入式软核Microblaze发送的存储控制信号和读取控制信号，然后将上述存储控制信号或读取控制信号发送至数据管理模块；CPU_FIFO模块接收IDE接口模块发送的IDE并行数据，它还接收嵌入式软核Microblaze发送的读取CPU_FIFO模块数据信号，在该信号控制下向嵌入式软核Microblaze发送IDE并行数据。
3.根据权利要求1所述的一种基于SATA接口固态硬盘的高速存储装置，其特征在于：所述的核心处理器采用Spartan6XC6SLX45FPGA实现。
4.根据权利要求1所述的一种基于SATA接口固态硬盘的高速存储装置，其特征在于：所述的供电和掉电保护单元由四个TPS54620芯片并联实现。
5.根据权利要求1所述的基于SATA接口固态硬盘的高速存储装置，其特征在于：所述的Flash配置电路由JS28F256P30芯片实现。
6.根据权利要求1所述的基于SATA接口固态硬盘的高速存储装置，其特征在于：所述的缓存模块由DDR3芯片实现。
7.根据权利要求1所述的基于SATA接口固态硬盘的高速存储装置，其特征在于：所述的接口模块由88E1111芯片和RS422芯片共同实现。
8.根据权利要求1所述的基于SATA接口固态硬盘的高速存储装置，其特征在于：所述的转接芯片由JMH330S芯片实现。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410112045.8A CN104951237B (zh) | 2014-03-24 | 2014-03-24 | 基于sata接口固态硬盘的高速存储装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410112045.8A CN104951237B (zh) | 2014-03-24 | 2014-03-24 | 基于sata接口固态硬盘的高速存储装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104951237A true CN104951237A (zh) | 2015-09-30 |
| CN104951237B CN104951237B (zh) | 2018-04-27 |
Family
ID=54165919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410112045.8A Expired - Fee Related CN104951237B (zh) | 2014-03-24 | 2014-03-24 | 基于sata接口固态硬盘的高速存储装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104951237B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107563229A (zh) * | 2017-09-14 | 2018-01-09 | 苏州恒成芯兴电子技术有限公司 | 一种适用于固态硬盘的掉电保护模块 |
| CN112445344A (zh) * | 2019-08-29 | 2021-03-05 | 中核核电运行管理有限公司 | 基于以太网接口dcc键盘的采集控制装置 |
| CN114546278A (zh) * | 2022-02-23 | 2022-05-27 | 中科芯集成电路有限公司 | 一种高频图像数据写sata接口固态硬盘处理方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050060481A1 (en) * | 2002-02-25 | 2005-03-17 | Solid Access Technologies L.L.C. | Control unit with PCI and SCSI buses and computing system with electronic semiconductor disk |
| CN101140502A (zh) * | 2007-10-19 | 2008-03-12 | 华为技术有限公司 | 固态硬盘控制器电路及固态硬盘 |
-
2014
- 2014-03-24 CN CN201410112045.8A patent/CN104951237B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050060481A1 (en) * | 2002-02-25 | 2005-03-17 | Solid Access Technologies L.L.C. | Control unit with PCI and SCSI buses and computing system with electronic semiconductor disk |
| CN101140502A (zh) * | 2007-10-19 | 2008-03-12 | 华为技术有限公司 | 固态硬盘控制器电路及固态硬盘 |
Non-Patent Citations (2)
| Title |
|---|
| 孙海波等: "基于SATA接口固态硬盘的高速存储系统设计", 《遥测遥控》 * |
| 王洁: "阵列雷达回波模拟器技术研究", 《中国优秀硕士学位论文全文数据库信息科技辑》 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107563229A (zh) * | 2017-09-14 | 2018-01-09 | 苏州恒成芯兴电子技术有限公司 | 一种适用于固态硬盘的掉电保护模块 |
| CN112445344A (zh) * | 2019-08-29 | 2021-03-05 | 中核核电运行管理有限公司 | 基于以太网接口dcc键盘的采集控制装置 |
| CN114546278A (zh) * | 2022-02-23 | 2022-05-27 | 中科芯集成电路有限公司 | 一种高频图像数据写sata接口固态硬盘处理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104951237B (zh) | 2018-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101988260B1 (ko) | 임베디드 멀티미디어 카드, 및 이의 동작 방법 | |
| CN104021107A (zh) | 一种支持NVMe PCIE SSD系统设计方法 | |
| CN204303350U (zh) | 一种多功能固态硬盘 | |
| CN110069443B (zh) | 一种基于fpga控制的ufs存储阵列系统及数据传输方法 | |
| CN104731746A (zh) | 设备控制器装置 | |
| CN104361143B (zh) | 一种便携式数据采集卡及其方法 | |
| CN204166088U (zh) | 局部放电信号采集装置 | |
| CN106407145A (zh) | 接口访问方法、系统及存储卡 | |
| CN104951237A (zh) | 基于sata接口固态硬盘的高速存储装置 | |
| CN107329929B (zh) | 一种基于SoC FPGA的数据传输系统及数据传输方法 | |
| CN202584143U (zh) | 一种多接口只读读卡器 | |
| CN104571942A (zh) | 数据存储系统和非信号分析方法 | |
| CN105573947B (zh) | 一种基于apb总线的sd/mmc卡控制方法 | |
| CN205068512U (zh) | 一种无线指纹考勤系统 | |
| CN103838694A (zh) | 一种fpga高速读取usb接口数据的方法 | |
| CN106649183A (zh) | 一种基于mcu的低功耗串行通信芯片 | |
| CN109753459A (zh) | 一种大容量数据记录器 | |
| CN102841878B (zh) | 基于plb总线的isa接口ip核 | |
| CN111444131B (zh) | 一种基于usb3．0的数据采集及传输装置 | |
| CN103744807B (zh) | 基于可编程逻辑器件的存储卡访问控制系统 | |
| CN103678217B (zh) | 基于pcie高速扫描接口装置 | |
| Tian et al. | Design and Implementation of USB3. 0 Data Transmission System based on FPGA | |
| CN104010109A (zh) | 一种双数字信号处理图像处理板及其运作方式 | |
| CN203733474U (zh) | 一种同步存储器 | |
| CN204256731U (zh) | 一种fpga高速读取usb设备数据装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180427 |