JP2002328881A - 画像処理装置および画像処理方法並びに携帯用映像機器 - Google Patents

Abstract

(57)【要約】 【課題】 1回のＤＭＡ起動により必要な部分全体をブ
ロック単位で転送し、画像処理モジュール内のバッファ
をブロック単位程度の小規模容量に抑える。 【解決手段】 メモリ５と、ＤＭＡコントローラ１と、
ブロック単位でデータを入出力して処理を行う画像処理
モジュールがデータバスを共有している。ＤＭＡコント
ローラはブロックの水平サイズ値、垂直サイズ値、画面
上水平方向のブロック数値、画面上垂直方向１ラインの
メモリ空間でのアドレス増加値、データ転送開始アドレ
ス値および転送終了アドレス値を格納するレジスタと、
入出力データのブロック内での水平座標、垂直座標、水
平方向のブロック番号および垂直方向のブロック番号を
識別するカウンタと、レジスタ格納値とカウント値とに
基づいてアドレスを計算するアドレス計算手段を備えて
いる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像処理装置およ
び画像処理方法並びにそれを用いたデジタルスチルカメ
ラ等の携帯用映像機器に関する。さらに詳しくは、局所
的な画像データに対して所定の画像処理を施す画像処理
モジュールと、画像全体のデータを格納し得る大規模な
メモリとの間を、ＣＰＵを介さずにダイレクトメモリア
クセス（以下、ＤＭＡと称する）によりデータを転送
し、その繰り返しにより画像全体を処理する画像処理装
置および画像処理方法並びに携帯用映像機器に関する。

【０００２】

【従来の技術】例えば、デジタルスチルカメラにおいて
は、固体撮像素子（ＣＣＤ等）から取り込まれるカラー
フィルターを介した画像データに対して、ＲＧＢのベイ
ヤー配列からＹｃｂＣｒの輝度データと色差データとに
分離変換した後、ＪＰＥＧ圧縮処理を施してメモリカー
ドに画像データを記憶させたり、逆に、データ伸張処理
を施したり、あるいはビデオ信号に変換して、ディスプ
レイに表示して撮影前のモニタリングを行ったり、メモ
リカードに記憶したデータを読み出して画像表示を行っ
たりしている。

【０００３】このような画像データを処理するための画
像処理装置は、図１０に示すように、ＣＰＵ１０１、Ｄ
ＭＡコントローラ１０２、１つもしくは複数の画像処理
モジュール１０３、メモリコントローラ１０４および外
部メモリ１０５等から構成され、データのやり取りはデ
ータバスを介して行われる。そして、例えばＣＣＤから
のデジタルデータ取り込み処理や輝度データと色差デー
タの分離変換処理、ＪＰＥＧ圧縮処理およびビデオ信号
への変換処理等が、各々の画像処理モジュール１０３
（１〜ｎ）において実行される。

【０００４】これらの画像処理を行うためには、膨大な
データ量を処理する必要があるが、実際の画像データで
は、該当画素データとその周辺の画素データは関連性が
高い。そして、関連性の高い局所的にまとまった領域の
画素データに対しては、同一処理による繰り返し処理と
なることが多い。このため、このような局所的にまとま
った領域の画素データを処理する各画像処理モジュール
に対しては、ＤＭＡコントローラによって規則的に生成
されるアドレスに従って、外部メモリからデータを読み
出して画像処理モジュールに転送し、または画像処理モ
ジュールでの処理結果データを同様に転送して外部メモ
リに格納するように、各画像処理モジュール間のデータ
のやり取りは外部メモリを一旦介して行う。そして、Ｄ
ＭＡコントローラが、各々の画像処理モジュールからの
転送要求に対して、優先順位等に従って適切に調整を行
い、ＤＭＡコントローラからアクノリッジ信号を受けた
画像処理モジュールがデータバスや外部メモリを使用す
る。これにより、外部メモリやデータバスを複数の画像
処理モジュールで共有化して、全体の構成を簡単なもの
にしている。

【０００５】このような画像処理装置において、図１１
に示すように、メモリに格納されている全画像データの
一部分（斜線部）のみを処理したい場合や、図１２に示
すように、画面上で各行に対応する画像データが格納さ
れているメモリのアドレス上では連続していない場合
（斜線部）がある。図１１は、画面上の画素位置と、そ
の画素に対応するデータを格納しているメモリのアドレ
ス空間を模式的に表しており、メモリのアドレス空間で
の横（水平）方向で言えば、アドレス空間上の改行幅に
対して一部のアドレス空間上の領域幅（ＰＩＸＥＬ＋
１）を処理する例を示している。また、図１２は、画面
上の各行に対応する画素データがメモリのアドレス空間
上の各行の領域（ＩＮＣＰＸずつアドレス増加）の内の
一部の領域幅（ＰＩＸＥＬ＋１）に格納されていること
を表している。

【０００６】このような場合の処理は、メモリのアドレ
ス空間での２次元的配列から画素データを切り出して転
送することになり、このための処理方法が例えば特開昭
６３−９８０５６号公報に開示されている。

【０００７】この処理方法は、図１１に基づいて説明す
ると、メモリのアドレス空間上の次の行までのアドレス
増加分（ＩＮＣＰＸ）、今回転送して処理したい領域の
横幅（ＰＩＸＥＬ＋１）、転送を開始するスタートアド
レス（ＢＡＳＥ）および転送を終了させるエンドアドレ
ス（ＥＮＤ）を設定し、１度のＤＭＡ起動で画像処理に
必要な矩形領域を切り出して（読み出して）画像データ
を転送させ、画像処理モジュールに入力させるものであ
る。さらに、これとは別に、スタートアドレスと処理し
たい領域の横幅と縦幅（垂直方向の幅）を設定する方法
もある。

【０００８】このとき、ＤＭＡコントローラは、左端の
アドレスＢＡＳＥ＋０から読み出しを開始させ、アドレ
スを順次水平方向右に移動（＋１）しながらメモリから
画像データを読み出して画像処理モジュールに転送させ
る。そして、アドレスがＢＡＳＥ＋ＰＩＸＥＬ（横幅Ｐ
ＩＸＥＬ＋１）になると、左端に戻って垂直方向の下の
行のアドレスＢＡＳＥ＋ＩＮＣＰＸに移り、同じく水平
方向右にアドレスを移動（＋１）しながらメモリから画
像データを読み出して画像処理モジュールに転送させて
いく。このようにアドレス移動およびデータ読み出しを
続けて、最後にアドレスがＥＮＤになると転送を終了さ
せる。このようにして、１回のＤＭＡ起動による転送が
終了する。

【０００９】

【発明が解決しようとする課題】ところで、ノイズ除去
や１次補間による画面拡大もしくは縮小処理等のために
行われるフィルタ処理や、圧縮伸張処理等の場合には、
処理すべき画素の周辺の画素のデータも取り込み、ある
係数を掛けて加減算等が行われる。このため、画面をブ
ロックで分割してブロック単位でデータをメモリから読
み出して画像処理モジュールに転送させ、画像処理モジ
ュールではブロック単位で処理を行い、処理結果データ
をブロック単位で転送してメモリに格納させている。

【００１０】このとき、画像処理モジュールではブロッ
ク内の複数の画像データに同時にアクセスしなければな
らない場合があり、画像処理モジュールはこれに対応す
るため、内部にこれらの画像データを一時格納しておく
バッファ（バッファメモリ）を有している必要がある。
このようなバッファの容量は、ＬＳＩチップのサイズに
影響を与えるため、可能な限り容量を小さく抑えるのが
好ましい。

【００１１】このようなブロック単位の転送を、上述し
た特開昭６３−９８０５６号公報に記載されている従来
技術を用いて１回のＤＭＡ転送により行おうとした場
合、まず、画像処理の対象となるアドレス空間領域を、
左端（例えばＢＡＳＥ＋０に相当）から右端（例えばＢ
ＡＳＥ＋ＰＩＸＥＬに相当）まで、全体を水平方向に走
査してデータを読み出して転送させる必要がある。

【００１２】従って、画像処理モジュールは、少なくと
も、図１３に示すように転送されるアドレス空間（処理
部分）に対して、ブロック単位の垂直サイズ×転送の横
幅（白抜きの部分）の容量に対応するバッファを、内部
に持っていることが要求される。そして、このバッファ
にデータを取り込んだ後、ブロック単位で処理を行うこ
とになる。

【００１３】このため、バッファ容量の規模が大きくな
ってしまい、一方、バッファ容量を制限すれば、処理可
能な画像処理対象の横幅の最大値が制限されてしまうこ
とになる。さらに、実際のバッファ容量は、データの待
ち合わせを考慮して、例えば２倍のサイズ等に設計され
るが、ここでは説明を簡単にするために触れないことに
する。

【００１４】一方、別の処理方法として、転送するデー
タをブロック単位の垂直サイズ×ブロック単位の横幅と
すれば、バッファ容量は小さくて済むが、その場合には
ブロック転送毎にＤＭＡ起動が必要となり、全体の画像
処理に要する処理時間が長くなるという不具合が生じて
しまう。

【００１５】本発明は、このような従来技術の課題を解
決するためになされたものであり、1回のＤＭＡ起動に
より画像処理に必要な部分全体に対してブロック単位の
転送を可能とし、しかも、画像処理モジュール内のバッ
ファ容量をブロック単位程度の小規模容量に抑えること
が可能な画像処理装置および画像処理方法並びに携帯用
映像機器を提供することを目的とする。

【００１６】

【課題を解決するための手段】本発明の画像処理装置
は、少なくともメモリと、該メモリにアクセスするため
のアドレスを生成するダイレクトメモリアクセスコント
ローラと、該ダイレクトメモリアクセスコントローラに
より生成されたアドレスに従って該メモリとの間でデー
タ転送を行う１つもしくは複数の画像処理モジュールが
データバスに接続され、該画像処理モジュールは、画面
を分割して生成した関連性の高い水平Ｍライン×垂直Ｎ
ラインの画素に対応するデータで構成されたブロック単
位でデータが入力され、該ブロック単位で画像処理を行
い、１つのブロックでの処理が終了すると水平ラインを
移動させて新たなブロックで処理を続け、１水平ライン
での処理が終了すると垂直ラインを移動させて新たな水
平ラインでの処理を続け、処理終了後はブロック単位で
データを出力し、さらに、該画像処理モジュールは、少
なくとも入力バッファと、出力バッファと、入力バッフ
ァ内に格納されたブロック単位のデータが残り少なくな
るとデータの入力を要求するダイレクトメモリアクセス
要求を該ダイレクトメモリアクセスコントローラに出力
し、出力バッファ内にブロック単位のデータが一定量格
納されるとデータの出力を要求するダイレクトメモリア
クセス要求を該ダイレクトメモリアクセスコントローラ
に出力するダイレクトメモリアクセス要求出力手段とを
有する画像処理装置において、該ダイレクトメモリアク
セスコントローラは、少なくとも該ブロックの水平サイ
ズ値、該ブロックの垂直サイズ値、画面上の水平方向の
ブロック数値、画面上の垂直方向１ラインに相当するメ
モリ空間でのアドレス増加値、データ転送開始アドレス
値およびデータ転送終了アドレス値を各々格納するレジ
スタと、該メモリからの入出力データの該ブロック内で
の水平座標、該ブロック内での垂直座標、水平方向のブ
ロック番号、および垂直方向のブロック番号を各々識別
するためのカウンタと、該レジスタに格納された値と該
カウンタでカウントされた値とに基づいてアドレスを計
算するアドレス計算手段とを備え、そのことにより上記
目的が達成される。

【００１７】本発明の画像処理装置は、少なくともメモ
リと、該メモリにアクセスするためのアドレスを生成す
るダイレクトメモリアクセスコントローラと、該ダイレ
クトメモリアクセスコントローラにより生成されたアド
レスに従って該メモリとの間でデータ転送を行う１つも
しくは複数の画像処理モジュールがデータバスに接続さ
れ、該画像処理モジュールは、画面を分割して生成した
関連性の高い水平Ｍライン×垂直Ｎラインの画素に対応
するデータで構成されたブロック単位でデータが入力さ
れ、該ブロック単位で画像処理を行い、１つのブロック
での処理が終了すると水平ラインを移動させて新たなブ
ロックで処理を続け、１水平ラインでの処理が終了する
と垂直ラインを移動させて新たな水平ラインでの処理を
続け、処理終了後はブロック単位でデータを出力し、さ
らに、該画像処理モジュールは、少なくとも入力バッフ
ァと、出力バッファと、入力バッファ内に格納されたブ
ロック単位のデータが残り少なくなるとデータの入力を
要求するダイレクトメモリアクセス要求を該ダイレクト
メモリアクセスコントローラに出力し、出力バッファ内
にブロック単位のデータが一定量格納されるとデータの
出力を要求するダイレクトメモリアクセス要求を該ダイ
レクトメモリアクセスコントローラに出力するダイレク
トメモリアクセス要求出力手段とを有する画像処理装置
において、該ダイレクトメモリアクセスコントローラ
は、少なくとも該ブロックの水平サイズ値、該ブロック
の垂直サイズ値、画面上の水平方向のブロック数値、画
面上の垂直方向１ラインに相当するメモリ空間でのアド
レス増加値、データ転送開始アドレス値、データ転送終
了アドレス値および１ブロック行の処理終了後に移動さ
せる垂直ライン数値を各々格納するレジスタと、該メモ
リからの入出力データの該ブロック内での水平座標、該
ブロック内での垂直座標、水平方向のブロック番号、お
よび処理中のブロックの第１行の垂直座標を各々識別す
るためのカウンタと、該レジスタに格納された値と該カ
ウンタでカウントされた値とに基づいてアドレスを計算
するアドレス計算手段とを備え、そのことにより上記目
的が達成される。

【００１８】前記画像処理モジュールに入出力されるブ
ロックの水平サイズ値および該ブロックの垂直サイズ値
を、該画像処理モジュールから前記レジスタに設定する
のが好ましい。本発明の画像処理方法は、本発明の画像
処理装置を用いて、１回のダイレクトメモリアクセス要
求によりブロック単位でブロック内のデータを転送し、
該ブロック内のデータ転送を終了すると次にブロック内
のデータを転送することを繰り返して、所望の画像領域
のデータ転送を行い、そのことにより上記目的が達成さ
れる。

【００１９】本発明の携帯用映像機器は、固体撮像素子
を用いた撮像部と本発明の画像処理装置とを備え、該固
体撮像素子で取り込んだ画像データに対して該画像処理
装置により画像処理を行い、そのことにより上記目的が
達成される。

【００２０】以下に、本発明の作用について説明する。

【００２１】本発明にあっては、メモリと、ダイレクト
メモリアクセスコントローラ（ＤＭＡコントローラ）
と、ブロック単位でデータ処理を行うと共に、ＤＭＡコ
ントローラで生成されるアドレスに従ってメモリとの間
でＭ（水平ライン）×Ｎ（垂直ライン）のブロック単位
でデータ転送を行う１つもしくは複数の画像処理モジュ
ールがデータバスに接続された画像処理装置において、
ＤＭＡコントローラがブロックの水平サイズ値、垂直サ
イズ値、画面上の水平方向のブロック数値、画面上の垂
直方向１ラインに相当するメモリ空間でのアドレス増加
値、データ転送開始アドレス値（スタートアドレス）お
よびデータ転送終了アドレス値（エンドアドレス）を各
々格納するレジスタと、メモリからの入出力データのブ
ロック内での水平座標、垂直座標、水平方向のブロック
番号および垂直方向のブロック番号を各々カウントする
カウンタと、レジスタに格納された値とカウンタでカウ
ントされた値とに基づいてアドレスを計算するアドレス
計算手段を備えている。

【００２２】このＤＭＡコントローラにより、後述する
実施形態１において図４に示すように、まず、レジスタ
に設定されたスタートアドレスから、ブロック内を左か
ら右へデータを転送し、レジスタに設定されたブロック
の水平サイズ値とカウントでカウントされた水平座標と
を比較して、設定された水平サイズのデータが転送され
たか否かを判断し、設定された水平サイズのデータが転
送されると次の行（図では下の行）のデータを転送す
る。

【００２３】次に、レジスタに設定されたブロックの垂
直サイズ値とカウントでカウントされた垂直座標とを比
較して、設定されたブロックサイズのデータが転送され
たか否かを判断し、設定されたブロックサイズのデータ
が転送されると次のブロック（図では右隣）のデータを
転送する。

【００２４】続いて、レジスタに設定された水平方向の
ブロック数値とカウンタでカウントされた水平方向のブ
ロック番号とを比較して、設定された最も右端のブロッ
クのデータが転送されたか否かを判断し、設定された最
も右端のブロックのデータが転送されると、レジスタに
設定された１ブロックの垂直サイズ分だけ進んだ行の左
端ブロックから右端ブロックへ、同様にブロック単位で
のデータ転送を続ける。

【００２５】最後に、カウンタでカウントされたメモリ
からの入出力データのブロック内での水平座標、垂直座
標、水平方向のブロック番号および垂直方向のブロック
番号と、レジスタに設定された画面上の垂直方向１ライ
ンに相当するメモリ空間でのアドレス増加値およびスタ
ートアドレスから、アドレス計算部によりアドレス計算
を行い、得られたアドレスがレジスタに設定されたエン
ドアドレスと一致すると、ＤＭＡ転送を終了する。

【００２６】このように、アドレスを制御する機能をＤ
ＭＡコントローラに備えることにより、１回のＤＭＡ起
動により、メモリと画像処理モジュールとの間で画像の
必要な部分全体をブロック単位でデータ転送して、画像
処理を行うことが可能となる。

【００２７】上記画像処理モジュールは、後述する実施
形態２に示すように、複数のモジュールでデータバスを
共有することも可能である。

【００２８】さらに、ブロックの周辺部でのりしろとな
る部分の同じデータを重複して転送する必要がある場合
等には、後述する実施形態３に示すように、上記カウン
タにより垂直方向のブロック番号に変えて、処理中のブ
ロックの行ライン（画面上の垂直座標）を識別する構成
とすることが可能である。

【００２９】さらに、ブロックサイズの変更が必要とさ
れる場合等には、後述する実施形態４に示すように、画
像処理モジュールに入出力されるブロックの水平サイズ
値および垂直サイズ値を、画像処理モジュールからレジ
スタに設定する構成とすることが可能である。

【００３０】このように構成された本発明の画像処理装
置は、バッファ容量を小規模容量に抑えて装置の小型化
を図ることができるので、例えば固体撮像素子を用いた
携帯用映像機器等において、デジタルデータ取り込み処
理、輝度データと色差データの分離変換処理、ＪＰＥＧ
圧縮処理、ビデオ信号への変換処理、フィルタ処理等を
行うのに好適に使用することが可能である。

【００３１】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて、図面に基づいて説明する。

【００３２】（実施形態１）図１は、本発明の一実施形
態である画像処理装置の構成を説明するための図であ
る。この画像処理装置は、ＤＭＡコントローラ１、メモ
リコントローラ２、画像処理モジュール３および外部メ
モリ５を備え、これらがデータバス４を介してデータの
やり取りを行うように構成されている。なお、ここでは
ＤＭＡコントローラによる制御の説明を簡単にするた
め、ＣＰＵは省略しており、画像処理モジュールも１つ
のみとして説明を行う。また、固体撮像素子（ＣＣＤ）
からの画像信号をアナログデジタル変換して画像処理モ
ジュールに入力する点、およびビデオ信号に変換した
後、ディスプレイにデータを出力する点についても、図
１では省略している。

【００３３】この画像処理装置において、ブロック単位
でデータを入出力してブロック単位で処理を行う画像処
理モジュール３は、入力バッファおよび出力バッファを
備えており、内部処理の進捗具合やバッファ内のデータ
保持量に応じて、データ入力またはデータ出力のための
ＤＭＡ要求信号ＤＲＥＱをＤＭＡコントローラ１に出力
する。

【００３４】ＤＭＡコントローラ１は、内部のレジスタ
に保持されている設定値とカウンタでカウントされたカ
ウント値により外部メモリ５上の実アドレス信号ＡＤＲ
を生成し、メモリコントローラ２に出力する。このレジ
スタおよびカウンタについては以下に詳述する。

【００３５】メモリ５から画像処理モジュール３に画像
データを入力する場合には、ＤＭＡコントローラ１から
のストローブ信号ＤＭＳＴＲＢを受けて、メモリコント
ローラ２はアドレス信号ＡＤＲに従って外部メモリ５か
らブロック単位のデータを読み出し、データバス４に出
力する。また、メモリコントローラ２はＷＡＩＴ信号を
ＤＭＡコントローラ１に出力することにより、データバ
ス４上のデータの有効期間を指示する。

【００３６】ＤＭＡ要求に対してＤＭＡコントローラ１
からＤＭＡアクノリッジ信号ＤＡＣＫを受けた画像処理
モジュール３は、適切なタイミングでデータバス４上の
ブロック単位のデータを内部の入力バッファに取り込
む。それと同時に、ＤＭＡコントローラ１は、データバ
ス４上のデータが有効であるときに、内部のカウンタを
カウントアップして外部メモリ５を順次アクセスしてい
く。

【００３７】一方、画像処理モジュール３から、ブロッ
ク単位での画像処理を行った処理結果データを出力する
場合には、まず、ＤＭＡ要求信号ＤＲＥＱをＤＭＡコン
トローラ１に対して出力する。

【００３８】このとき、メモリコントローラ２は、アク
セスが無い状態か、またはアクセス中の処理が終了した
段階で、ＷＡＩＴ信号によりデータバス４上にデータを
出力しても良いことを、ＤＭＡコントローラ１に知らせ
る。これにより、ＤＭＡコントローラ１は、画像処理モ
ジュール３にＤＭＡアクノリッジ信号ＤＡＣＫを発行す
る。画像処理モジュール３は、このＤＭＡアクノリッジ
信号ＤＡＣＫを受けて、内部の出力バッファからブロッ
ク単位のデータをデータバス４上に出力する。

【００３９】そして、メモリコントローラ２は、ＤＭＡ
コントローラ１からのメモリ５上の実アドレス信号ＡＤ
Ｒとストローブ信号ＤＭＳＴＲＢを受けて、実アドレス
信号ＡＤＲに従ってデータバス４上のデータをメモリ５
に格納する。

【００４０】なお、メモリコントローラ２は、信号ＢＷ
ＲＩＴＥがＬｏｗのときに外部メモリに対して読み出し
動作を行い、読み出しデータ値をデータバス４に送る。
そして、データ有効になると信号ＷＡＩＴを解除する。
さらに、メモリコントローラ２は、信号ＢＷＲＩＴＥが
Ｈｉｇｈのときにデータバス上のデータを外部メモリに
対して書き込む。

【００４１】図２は、この画像処理装置におけるＤＭＡ
コントローラの回路構成を説明するためのブロック図で
ある。このＤＭＡコントローラは、バスインターフェイ
ス部・ＤＭＡアクノリッジ生成部２１、レジスタバンク
部２２、カウンタ部２３、アドレス計算部２４およびエ
ンドアドレス検出部２５から構成されている。

【００４２】バスインターフェイス部・ＤＭＡアクノリ
ッジ生成部２１は、画像処理モジュールからのＤＭＡ要
求信号ＤＲＥＱを基に、メモリコントローラがアドレス
信号ＡＤＲを取り込むためのストローブ信号ＤＭＳＴＲ
Ｂをメモリに発行する。

【００４３】さらに、バスインターフェイス部・ＤＭＡ
アクノリッジ生成部２１は、メモリコントローラからの
ＷＡＩＴ信号によりデータバス上のデータが有効である
と指示された期間（サイクル）に、カウントアップ信号
ＤＮＴＵＰによりカウンタ部２３にカウントアップを指
示すると共に、画像処理モジュールに対してＤＭＡアク
ノリッジ信号ＤＡＣＫを発行する。

【００４４】メモリコントローラは、ストローブ信号Ｄ
ＭＳＴＲＢを受け取ると、ＤＭＡコントローラからのア
ドレス信号ＡＤＲを取り込み、メモリにアクセスする。

【００４５】さらに、バスインターフェイス部・ＤＭＡ
アクノリッジ生成部２１は、メモリコントローラからの
ＷＡＩＴ信号により、メモリへアクセス中（ＷＡＩＴ信
号がアクティブ状態）でメモリからデータを読み出し中
であれば、データバス上のデータが有効であるか無効で
あるかを識別する。また、メモリへデータを格納中であ
ればデータバス上の空き状態を識別する。さらに、ＷＡ
ＩＴ信号がアクティブ状態でない場合には、メモリへの
アクセスは終了状態であると識別する。

【００４６】次に、レジスタバンク部２２は、転送して
処理するブロック単位の水平サイズ（横幅）値を格納す
るレジスタ（ＰＸＩＲ）と、ブロック単位の垂直サイズ
（縦幅）値を格納するレジスタ（ＬＮＩＲ）とを含んで
構成されている。また、レジスタバンク部２２は、画面
上の処理したい水平方向の範囲（横幅）で転送されるブ
ロック数値を格納するレジスタ（ＮＯＲＸ）と、転送開
始アドレス（スタートアドレス）値を格納するレジスタ
（ＢＡＳＥ）と、転送終了アドレス（エンドアドレス）
値を格納するレジスタ（ＥＮＤ）と、垂直方向の１行に
相当するメモリのアドレス空間でのアドレス増加値を格
納するレジスタ（ＩＮＣＰＸ）を含んで構成されてい
る。なお、ブロック単位の水平サイズは０〜ＰＸＩＲま
でのＰＸＩＲ＋１個であるが、０からカウントするた
め、レジスタ格納値はＰＸＩＲとなる。また、ブロック
単位の垂直サイズは０〜ＬＮＩＲまでのＬＮＩＲ＋１個
であるが、０からカウントするため、レジスタ格納値は
ＬＮＩＲとなる。さらに、画面上の処理したい水平方向
の範囲横幅で転送されるブロック数は０〜ＮＯＲＸのＮ
ＯＲＸ＋１個であるが、０からカウントするため、レジ
スタ格納値はＮＯＲＸとなる。これらのレジスタ内の設
定値は、画像処理システムを制御するホストコンピュー
ター（図示せず）から設定される。

【００４７】次に、カウンタ部２３は、４つのカウンタ
Ｃ１、Ｃ２、Ｃ３およびＣ４から構成されている。カウ
ンタＣ１はブロック内の水平方向の位置（水平座標）を
識別するためのカウンタであり、カウンタＣ２はブロッ
ク内の垂直方向の位置（垂直座標）を識別するためのカ
ウンタであり、カウンタＣ３は画面上の水平方向に何番
目のブロックの画素に対応するデータを転送中であるか
を識別するためのカウンタであり、カウンタＣ４は画面
上の垂直方向に何番目のブロックの画素に対応するデー
タを転送中であるかを識別するためのカウンタである。

【００４８】図３は、カウンタ部２３のより詳細な回路
構成を説明するための図であり、以下ではメモリのアド
レス空間を示す図４と合わせて動作を説明する。カウン
タ部は、加算器３１と、第１のセレクタ３２ａおよび第
２のセレクタ３２ｂと、ラッチ回路３３と、コンパレー
タＣＯＭＰ３４ａ〜３４ｃと、ＡＮＤゲート３５ａ〜ｄ
５ｃとの組み合わせで４つのカウンタＣ１〜Ｃ４が構成
されている。なお、図３では信号を単線で記載している
が、実際には複数のビットで構成されており、例えばラ
ッチ回路等もビットに対応して複数個設けられている。
また、この図ではラッチ回路に入力されるクロック信号
は図示していない。

【００４９】加算器３１は一方から入力された値に１を
加算するものであり、セレクタ３２ａ、３２ｂはセレク
ト端子がＨｉｇｈレベルのときにＢ入力端子を選択し、
逆にセレクト端子がＬｏｗレベルのときにＡ入力端子を
選択して出力するものである。また、コンパレータ３４
ａ〜３４ｃは一方の端子（ここではラッチ回路３３に接
続された端子）から入力される値が他方の端子（ここで
はレジスタに接続された端子）から入力される値以上に
なったとき（ここでは一致したとき）にＨｉｇｈレベル
を出力し、値が小さいときにはＬｏｗレベルを出力する
ものである。さらに、ラッチ回路３３は例えばＤタイプ
フリップフロップ（ＤＦ／Ｆ）等で構成されている。

【００５０】まず、メモリコントローラからデータバス
上のデータが有効であることを示すＷＡＩＴ信号がＤＭ
Ａコントローラに入力されると、これを基にカウントア
ップｐ信号ＣＮＴＵＰがカウンタ部２３に入力される。
このカウントアップ信号はＣＮＴＵＰは、データバス上
の１画素データを転送するための水平転送クロック信号
と同じ周波数の信号である。

【００５１】カウント開始時には全ての出力Ｃ１、Ｃ
２、Ｃ３、Ｃ４は０を出力しており、また、全てのコン
パレータ３４ａ〜３４ｃの出力はＬｏｗレベルであり、
従ってＡＮＤゲート３５ａ〜３５ｃの出力はＬｏｗレベ
ルとなっている。よって、第１のセレクタ３２ａはＡ入
力端子を選択し、出力Ｃ１（最初は０）の値に加算器３
１により＋１を加算した値を出力する。

【００５２】そして、カウントアップ信号ＣＮＴＵＰが
Ｈｉｇｈレベルのとき、第２のセレクタ３２ｂはＢ入力
端子を選択することから、第１のセレクタ３２ａの出力
（＋１を加算した値）がラッチ回路３３に入力される。
そして、カウントアップ信号ＣＮＴＵＰが次にＬｏｗレ
ベルになると、第２のセレクタ３２ｂはＡ入力端子を選
択することから、出力Ｃ１の値（＋１を加算した値）が
そのまま第２のセレクタ３２ｂから出力されるため、ラ
ッチ回路３３の信頼性が向上する。なお、ラッチ回路３
３への入力は、第２のセレクタ３２ｂの出力が安定して
いるタイミングで、クロック（図示せず）により第２の
セレクタ３２ｂの出力（＋１加算した値）を取り込み、
かつ、ラッチをかければよい。

【００５３】一方、出力Ｃ１の値（＋１加算した値）は
加算器３１により＋１が加算され、その結果、＋２が加
算された値が第１のセレクタ３２ａから出力されてい
る。

【００５４】次に、水平方向にさらに１つ右の画素デー
タに移動するのに対応して、カウントアップ信号ＣＮＴ
ＵＰが再度Ｈｉｇｈレベルになると、第２のセレクタ３
２ｂはＢ入力端子を選択することから、第１のセレクタ
３２ａの出力（＋２加算された値）がラッチ回路３３に
入力される。そして、カウントアップ信号ＣＮＴＵＰが
次にＬｏｗレベルになると、第２のセレクタ３２ｂはＡ
入力端子を選択することから、出力Ｃ１の値（＋２を加
算した値）がそのまま第２のセレクタ３２ｂから出力さ
れるため、ラッチ回路３３の信頼性が向上する。

【００５５】一方、出力Ｃ１の値（＋２加算した値）は
加算器３１により＋１が加算され、その結果、＋３が加
算された値が第１のセレクタ３２ａから出力されてい
る。

【００５６】以上の動作を繰り返すことにより、カウン
タＣ１からの出力Ｃ１はカウントアップされていく。そ
して、図４のブロック単位内で水平方向に移動してブロ
ック単位内の右端の画素に対応するデータが転送され
て、出力Ｃ１がレジスタ（ＰＸＩＲ）に格納されている
値（ブロック単位の水平サイズ値）と一致すると、コン
パレータＣＭＰ３４ａの出力からＨｉｇｈレベルが出力
される。

【００５７】これにより、カウントアップ信号ＣＮＴＵ
ＰがＨｉｇｈレベルになったときにＡＮＤゲート３５ａ
の出力はＨｉｇｈレベルとなり、第１のセレクタ３２ａ
はＢ入力端子が選択されて０が出力され、第２のセレク
タ３２ｂもＢ入力端子が選択されているためラッチ回路
３３には０が入力される。従って、カウンタＣ１からの
出力Ｃ１は０となり、また、ＡＮＤゲート３５ａの出力
はＬｏｗレベルに戻る。

【００５８】カウンタＣ２は、ＡＮＤゲート３５ａの出
力が一旦Ｈｉｇｈレベルとなったときに上述したカウン
タＣ１と同様の動作を行い、＋１を加算した値を出力Ｃ
２から出力する。一方、カウンタＣ１の出力Ｃ１は、カ
ウントアップ信号ＣＮＴＵＰの入力に基づいて、再度０
からカウントアップを始める。

【００５９】従って、図４では、ブロック単位内で垂直
方向に１つ下がり、左端から右へ移動しながら画素に対
応するデータを転送していることになる。

【００６０】ブロック単位内で水平方向に移動して右端
の画素に対応するデータを転送する毎に、カウンタＣ２
の出力Ｃ２はカウントアップされていく。そして、図４
のブロック単位内で垂直方向に移動してブロック単位内
の最下行の右端の画素に対応するデータが転送されて、
出力Ｃ２がレジスタ（ＬＮＩＲ）に格納されている値
（ブロック単位の垂直サイズ値）と一致すると、上記と
同様に、カウンタＣ３の出力Ｃ３から＋１加算した値を
出力し、カウンタ１およびカウンタ２の出力Ｃ１および
出力Ｃ２は０となる。

【００６１】これにより、図４では、今までブロック単
位で転送していたブロック０の右隣りのブロック１に移
り、ブロック１の最上行の左端から水平方向に右に移動
しながら画素に対応するデータを転送する。

【００６２】そして、転送したい画素領域において水平
方向で右端のブロックＮＯＲＸの画素に対応するデータ
の転送を終了し、出力Ｃ３がレジスタ（ＮＯＲＸ）に格
納されている値と一致すると、上記と同様に、カウンタ
Ｃ４の出力Ｃ４から＋１加算した値を出力し、カウンタ
１〜カウンタ３の出力Ｃ１〜出力Ｃ３は０となる。

【００６３】これにより、図４では、画面上の左端のブ
ロック０の下行のブロックに移動し、上述した動作を繰
り返す。

【００６４】アドレス計算部２４では、これら出力Ｃ１
〜Ｃ４の値と、画面上の垂直方向の１行に相当するメモ
リのアドレス空間でのアドレス増加値を格納するレジス
タ（ＩＮＣＰＸ）からの値と、転送開始アドレス値を格
納するレジスタ（ＢＡＳＥ）からの値からアドレス計算
を行う。このアドレス計算部２４では、 ＡＤＲ＝ＢＡＳＥ＋（Ｃ３×（ＰＸＩＲ＋１）＋Ｃ１）
＋（Ｃ４×（ＬＮＩＲ＋１）＋Ｃ２）×ＩＮＣＰＸ により、メモリ上の実アドレスＡＤＲを計算し、メモリ
コントローラに指示する。また、エンドアドレス検出部
２５により、計算されたＡＤＲが転送終了アドレス値を
格納するレジスタ（ＥＮＤ）の値と一致したことが検出
されると、ＤＭＡ転送を終了する。なお、図３のラッチ
回路は、ＡＤＲが上記転送終了アドレス値と一致する
と、リセット（図示せず）される。

【００６５】以上のように、本実施形態によれば、ＤＭ
Ａコントローラに転送して処理するブロック単位の水平
サイズ値と、ブロック単位の垂直サイズ値と、画面上の
処理したい水平方向の範囲で転送されるブロック数値
と、転送開始アドレス値と、転送終了アドレス値と、垂
直方向の１行に相当するメモリのアドレス空間でのアド
レス増加値とを一旦設定することにより、すなわち、１
回のＤＭＡ起動により、開始アドレスから終了アドレス
までのデータをブロック単位で転送することが可能であ
る。さらに、ブロック単位でデータ転送を行うため、画
像処理モジュールの入力側および出力側のバッファ容量
もブロック単位に合わせた小容量で充分である。

【００６６】（実施形態２）図５は本実施形態の画像処
理装置の構成を説明するための図である。本実施形態で
は、複数（ここでは２つ）の画像処理モジュールがデー
タバスを共有している例について説明する。

【００６７】本実施形態では、各画像処理モジュール３
Ａ、３Ｂへのデータの入出力を制御するため、独立した
ＤＭＡチャンネルを割り当てる。図５では、チャンネル
名は各モジュールの名前Ａ、Ｂと入出力ＩＮ、ＯＵＴか
ら各々ＡＩ、ＡＯ、ＢＩ、ＢＯとして、関係する信号の
末尾にチャンネル名を付けて区別している。

【００６８】図６は、本実施形態のＤＭＡコントローラ
の構成を説明するための図である。ここでは、図２に示
したＤＭＡアクノリッジ生成部・バスインターフェイス
部に、さらに画像処理モジュール３Ａまたは３Ｂのいず
れからのデータをデータバスを介して入出力するかの優
先順位を決定する優先順位判定部が新たに追加されてい
る。

【００６９】このＤＭＡアクノリッジ生成部・優先順位
判定部・バスインターフェイス部２６では、各画像処理
モジュール３Ａ、３ＢからのＤＭＡ要求（ＤＲＥＱ−Ａ
Ｉ、ＡＯ、ＢＩ、ＢＯ）に対して、いずれの画像処理モ
ジュールにＤＭＡアクノリッジ信号ＤＡＣＫを発行する
かによって優先順位を付ける。そして、その優先順位に
従って、転送中のチャンネルを示すＳＥＬ信号を出力す
る。

【００７０】さらに、カウンタ部２３にはチャンネル数
分のカウンタを備え、レジスタバンク部２４にはチャン
ネル数分の設定用レジスタを備えている。また、選択中
のチャンネルのレジスタおよびカウンタを選択するセレ
クタ部２７を備えている。

【００７１】画像処理モジュール３Ａおよび３Ｂ単位で
設定されているレジスタバンク部２２およびカウンタ部
２３からの信号は、セレクタ部２７で上記優先順位に基
づく選択信号ＳＥＬにより、いずれかが選択されてアド
レス計算部２４に出力される。そして、全てのチャンネ
ルで共有のアドレス計算部２４にてメモリの実効アドレ
スＡＤＲを計算し、メモリコントローラに指示する。

【００７２】さらに、実施形態１では画像処理モジュー
ルが１つであったため、ＷＡＩＴ信号のみでメモリから
のデータ読み出しおよびメモリへのデータ格納（書き込
み）を識別していたが、ここでは２つの画像処理モジュ
ール３Ａ、３Ｂがあるため、ＳＥＬ信号を基にリードラ
イト信号ＢＷＲＩＴＥを生成し、ＷＡＩＴ信号とＢＷＲ
ＩＴＥ信号により、どの画像処理モジュールがデータ読
み出しまたはデータ書き込みを行うのかをメモリコント
ローラに指示する。従って、複数の画像処理モジュール
がデータバスを共有しても、実施形態１と同様に処理を
行うことができる。

【００７３】（実施形態３）本実施形態では、同じデー
タを重複して転送する必要がある場合の例を説明する。

【００７４】例えば、画像処理モジュールで実現される
局所的な画像信号処理が、平滑化処理等、１つの出力画
素データを計算するために複数の近隣画素を参照するよ
うな処理等であった場合、ブロック転送を行ったときに
ブロックの周辺部でのりしろとなる部分の同じデータを
重複して転送する必要がある。

【００７５】そこで、本実施形態では、このような場合
に対応するために、実施形態１および実施形態２の構成
に加えて、ＤＭＡコントローラのレジスタバンク部に、
１ブロック行の処理（画面の横方向に右端から左端まで
１ブロックずつ転送処理を行うこと）終了後に処理中の
ブロックの第１行Ｃ４を移動させる垂直ライン数を格納
するＹＩＮＣレジスタを設ける。

【００７６】さらに、カウンタ部を図７に示すように構
成し、カウンタＣ１の出力Ｃ１がレジスタＰＸＩＲに設
定された値、カウンタＣ２の出力Ｃ２がレジスタＬＮＩ
Ｒに設定された値およびカウンタＣ３の出力Ｃ３がレジ
スタＮＯＲＸに設定された値に一致した次のサイクルに
おいて、カウンタＣ４の出力値Ｃ４にレジスタＹＩＮＣ
に設定された値を加算するように変更する。これによ
り、カウンタＣ４は、垂直方向のブロック数ではなく、
画面上の垂直座標をカウントする。

【００７７】ここで、ＹＩＮＣ＝ＬＩＮＲ＋１であれ
ば、実施形態１および実施形態２と同様の転送処理が行
われる。また、ＹＩＮＣ＜ＬＮＩＲ＋１であれば、図８
に示すように、（ＬＮＩＲ−ＹＩＮＣ＋１）行が重複し
て転送される。なお、１ブロック行の処理終了後に次の
段のブロックの第１行目に戻る位置を図８中の矢印で示
している。

【００７８】さらに、のりしろの幅が固定されていても
よい場合には、ＹＩＮＣレジスタを設けずに、内部でＬ
ＮＩＲレジスタからＹＩＮＣ＝ＬＩＮＲ＋（のりしろ）
として計算を行ってもよい。

【００７９】アドレス計算部では、 ＡＤＲ＝ＢＡＳＥ＋（Ｃ３×（ＰＸＩＲ＋１）＋Ｃ１）
＋（Ｃ２＋Ｃ４）×ＩＮＣＰＸ により、メモリ上の実効アドレスＡＤＲを計算する。

【００８０】なお、水平方向の重複については、画像処
理モジュール内のバッファに、既に前回のブロック処理
のための左隣りのブロックのデータが保持されているた
め、これを利用することにより転送データ数の増加を抑
えることができる。

【００８１】（実施形態４）本実施形態では、ＤＭＡコ
ントローラに設定するブロックサイズの変更が必要であ
る場合の例を説明する。

【００８２】例えば、画像処理モジュールで実現される
局所的な画像信号処理が、倍率を自由に設定可能な拡大
縮小処理等であった場合、画像処理モジュールでの倍率
を変更するとデータの増減が生じるので、ＤＭＡコント
ローラに設定するブロックサイズを変更する必要があ
る。

【００８３】そこで、本実施形態では、このような場合
に対応するために、実施形態１〜実施形態３においてレ
ジスタバンク部に保持していたＰＸＩＲ、ＬＮＩＲ、Ｙ
ＩＮＣ等を、図９に示すように画像処理モジュールによ
り設定する。例えば、ある画像処理モジュールに入力さ
れるデータのブロックサイズＰＸＩＲ−Ｉ、ＬＮＩＲ−
ＩまたはＹＩＮＣ−Ｉ等の値を画像処理モジュールから
発行し、拡大または縮小を行った後の処理結果データの
ブロックサイズＰＸＩＲ−Ｏ、ＬＮＩＲ−ＯまたはＹＩ
ＮＣ−Ｏ等の値を画像処理モジュールから発行する。こ
れにより、対応する画像処理モジュール単位でＤＭＡコ
ントローラ内のレジスタ値を設定することができるの
で、きめ細かい制御が可能であり、画像処理装置外部の
ホストコンピューターからの制御と比較して、制御やレ
ジスタ値の設定が容易になる。

【００８４】

【発明の効果】以上詳述したように、本発明によれば、
ノイズ除去や補間を行って拡大または縮小処理のための
フィルタ処理等のように、関連する周辺画素に対応する
データも取り込んで局所的な画像処理を行うため、ブロ
ック単位（Ｍ×Ｎ）でメモリからデータを読み出し、ま
たはメモリにかく込みを行う画像処理装置において、簡
単な制御回路および簡単な設定により、１回のＤＭＡ起
動により処理したい画像領域に対応するデータを転送す
ることができ、高速処理を実現することができる。

【００８５】また、画像処理モジュール内部の入力側お
よび出力側に設けるバッファ容量も、ブロック単位の小
容量で充分であり、チップサイズを小さくして製造コス
トの低廉価化を図ることができる。

【００８６】これは、画像処理モジュール内の信号処理
部では、ブロック単位で信号処理を行うため、ブロック
単位のデータが入力側のバッファに格納されればこれら
のデータにより信号処理を行うことができるからであ
る。なお、現実的にはデータの待ち合わせなども考慮し
て、入力側および出力画ｗあのバッファは、各々２×ブ
ロック単位のデータ容量程度であればよい。

【００８７】さらに、複数の画像処理モジュールで画像
処理装置が構成され、各々の画像処理モジュールの入力
や出力が様々なブロックサイズであっても、任意のサイ
ズでブロック転送を行うことができるので、制御が容易
である。

【００８８】さらに、画像処理が近隣画素を参照するよ
うな処理であって、出力よりも広い範囲の入力データを
必要とし、入力データとしては出力されるブロックの周
辺部分を重複して転送する必要がある場合に、垂直方向
に自動的に重複させてブロック転送を行うこともでき
る。この場合、水平方向の重複は画像処理モジュール内
のバッファを利用することができるので、簡単な制御に
より、高速に処理を行うことができる。

【００８９】さらに、画像処理が倍率を変更可能な拡大
または縮小のような処理であって、入力または出力のブ
ロックサイズが変更されるような場合に、画像信号処理
モジュールに倍率を設定して、画像処理モジュールから
自動的にＤＭＡコントローラが転送するときのブロック
サイズを設定することができるので、制御が容易であ
る。例えば、拡大処理であれば出力側、縮小処理であれ
ば入力側が画像処理モジュールが備える各々のバッファ
のサイズに一致するようにレジスタの値を設定すること
により、バッファを有効に使用して転送効率を向上させ
ることができる。

【００９０】本発明は、小型化および軽量化が重視され
る固体撮像素子を用いた携帯型デジタルスチルカメラや
デジタルビデオカメラのような携帯用映像機器に適用し
た場合に、特に大きな効果が得られる。

【図面の簡単な説明】

【図１】実施形態１の画像処理装置の構成を説明するた
めの図である。

【図２】実施形態１の画像処理装置におけるＤＭＡコン
トローラの構成を説明するための図である。

【図３】実施形態１の画像処理装置におけるＤＭＡコン
トローラのカウンタ部の構成を説明するための図であ
る。

【図４】実施形態１の画像処理装置におけるデータ転送
順序を説明するための図である。

【図５】実施形態２の画像処理装置の構成を説明するた
めの図である。

【図６】実施形態２の画像処理装置におけるＤＭＡコン
トローラの構成を説明するための図である。

【図７】実施形態３の画像処理装置におけるＤＭＡコン
トローラのカウンタ部の構成を説明するための図であ
る。

【図８】実施形態３の画像処理装置におけるデータ転送
順序を説明するための図である。

【図９】実施形態４の画像処理装置の構成を説明するた
めの図である。

【図１０】一般的な画像処理装置の構成を説明するため
の図である。

【図１１】画像データとして転送される部分の画面上の
画素位置とその画素に対応するデータを格納しているメ
モリのアドレス空間を説明するための図である。

【図１２】メモリ上で転送される領域を説明するための
図である。

【図１３】従来技術において、ブロック単位で処理を行
う画像処理モジュールにデータを転送する場合に必要と
されるバッファのサイズを説明するための図である。

【符号の説明】

１ ＤＭＡコントローラ ２ メモリコントローラ ３、３Ａ、３Ｂ 画像処理モジュール ４ データバス ５ 外部メモリ ２１ バスインターフェイス部・ＤＭＡアクノリッジ部 ２２ レジスタバンク部 ２３ カウンタ部 ２４ アドレス計算部 ２５ エンドアドレス検出部 ２６ バスインターフェイス部・優先順位判定部・ＤＭ
Ａアクノリッジ部 ２７ セレクタ部 ３１ 加算器 ３２ａ 第１のセレクタ ３２ｂ 第２のセレクタ ３３ ラッチ回路 ３４ａ〜３４ｃ コンパレータ ３５ａ〜３５ｃ ＡＮＤゲート １０１ ＣＰＵ １０２ ＤＭＡコントローラ １０３ 画像処理モジュール １０４ メモリコントローラ １０５ 外部メモリ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） // Ｈ０４Ｎ 101:00 Ｈ０４Ｎ 101:00 Ｆターム(参考） 5B047 AA05 EA09 EB02 EB12 EB17 5B061 DD06 DD07 DD09 RR02 5C022 AA13 AC03 AC42 AC69

Claims (5)

【特許請求の範囲】
1. 【請求項１】 少なくともメモリと、該メモリにアクセ
   スするためのアドレスを生成するダイレクトメモリアク
   セスコントローラと、該ダイレクトメモリアクセスコン
   トローラにより生成されたアドレスに従って該メモリと
   の間でデータ転送を行う１つもしくは複数の画像処理モ
   ジュールがデータバスに接続され、 該画像処理モジュールは、画面を分割して生成した関連
   性の高い水平Ｍライン×垂直Ｎラインの画素に対応する
   データで構成されたブロック単位でデータが入力され、
   該ブロック単位で画像処理を行い、１つのブロックでの
   処理が終了すると水平ラインを移動させて新たなブロッ
   クで処理を続け、１水平ラインでの処理が終了すると垂
   直ラインを移動させて新たな水平ラインでの処理を続
   け、処理終了後はブロック単位でデータを出力し、 さらに、該画像処理モジュールは、少なくとも入力バッ
   ファと、出力バッファと、入力バッファ内に格納された
   ブロック単位のデータが残り少なくなるとデータの入力
   を要求するダイレクトメモリアクセス要求を該ダイレク
   トメモリアクセスコントローラに出力し、出力バッファ
   内にブロック単位のデータが一定量格納されるとデータ
   の出力を要求するダイレクトメモリアクセス要求を該ダ
   イレクトメモリアクセスコントローラに出力するダイレ
   クトメモリアクセス要求出力手段とを有する画像処理装
   置において、 該ダイレクトメモリアクセスコントローラは、少なくと
   も該ブロックの水平サイズ値、該ブロックの垂直サイズ
   値、画面上の水平方向のブロック数値、画面上の垂直方
   向１ラインに相当するメモリ空間でのアドレス増加値、
   データ転送開始アドレス値およびデータ転送終了アドレ
   ス値を各々格納するレジスタと、該メモリからの入出力
   データの該ブロック内での水平座標、該ブロック内での
   垂直座標、水平方向のブロック番号、および垂直方向の
   ブロック番号を各々識別するためのカウンタと、 該レジスタに格納された値と該カウンタでカウントされ
   た値とに基づいてアドレスを計算するアドレス計算手段
   とを備えたことを特徴とする画像処理装置。
2. 【請求項２】 少なくともメモリと、該メモリにアクセ
   スするためのアドレスを生成するダイレクトメモリアク
   セスコントローラと、該ダイレクトメモリアクセスコン
   トローラにより生成されたアドレスに従って該メモリと
   の間でデータ転送を行う１つもしくは複数の画像処理モ
   ジュールがデータバスに接続され、 該画像処理モジュールは、画面を分割して生成した関連
   性の高い水平Ｍライン×垂直Ｎラインの画素に対応する
   データで構成されたブロック単位でデータが入力され、
   該ブロック単位で画像処理を行い、１つのブロックでの
   処理が終了すると水平ラインを移動させて新たなブロッ
   クで処理を続け、１水平ラインでの処理が終了すると垂
   直ラインを移動させて新たな水平ラインでの処理を続
   け、処理終了後はブロック単位でデータを出力し、 さらに、該画像処理モジュールは、少なくとも入力バッ
   ファと、出力バッファと、入力バッファ内に格納された
   ブロック単位のデータが残り少なくなるとデータの入力
   を要求するダイレクトメモリアクセス要求を該ダイレク
   トメモリアクセスコントローラに出力し、出力バッファ
   内にブロック単位のデータが一定量格納されるとデータ
   の出力を要求するダイレクトメモリアクセス要求を該ダ
   イレクトメモリアクセスコントローラに出力するダイレ
   クトメモリアクセス要求出力手段とを有する画像処理装
   置において、 該ダイレクトメモリアクセスコントローラは、少なくと
   も該ブロックの水平サイズ値、該ブロックの垂直サイズ
   値、画面上の水平方向のブロック数値、画面上の垂直方
   向１ラインに相当するメモリ空間でのアドレス増加値、
   データ転送開始アドレス値、データ転送終了アドレス値
   および１ブロック行の処理終了後に移動させる垂直ライ
   ン数値を各々格納するレジスタと、 該メモリからの入出力データの該ブロック内での水平座
   標、該ブロック内での垂直座標、水平方向のブロック番
   号、および処理中のブロックの第１行の垂直座標を各々
   識別するためのカウンタと、 該レジスタに格納された値と該カウンタでカウントされ
   た値とに基づいてアドレスを計算するアドレス計算手段
   とを備えたことを特徴とする画像処理装置。
3. 【請求項３】 前記画像処理モジュールに入出力される
   ブロックの水平サイズ値および該ブロックの垂直サイズ
   値を、該画像処理モジュールから前記レジスタに設定す
   ることを特徴とする請求項１または請求項２に記載の画
   像処理装置。
4. 【請求項４】 請求項１乃至請求項３のいずれかに記載
   の画像処理装置を用いて、 １回のダイレクトメモリアクセス要求によりブロック単
   位でブロック内のデータを転送し、該ブロック内のデー
   タ転送を終了すると次にブロック内のデータを転送する
   ことを繰り返して、所望の画像領域のデータ転送を行う
   ことを特徴とする画像処理方法。
5. 【請求項５】 固体撮像素子を用いた撮像部と請求項１
   乃至請求項３のいずれかに記載の画像処理装置とを備
   え、該固体撮像素子で取り込んだ画像データに対して該
   画像処理装置により画像処理を行うことを特徴とする携
   帯用映像機器。