JP2008059452A

JP2008059452A - 画像処理装置、画像処理方法

Info

Publication number: JP2008059452A
Application number: JP2006237756A
Authority: JP
Inventors: Kenta Kadomitsu; 健太角光
Original assignee: Fujifilm Corp
Current assignee: Fujifilm Corp
Priority date: 2006-09-01
Filing date: 2006-09-01
Publication date: 2008-03-13
Anticipated expiration: 2026-09-01
Also published as: JP4790545B2

Abstract

【課題】ＣＰＵが行う設定を簡略化した画像処理装置、画像処理方法を提供する。
【解決手段】画像データが示す２次元画像をＸＹ平面上の画像とし、該ＸＹ平面における座標と画像データを記憶可能な第１の記憶手段におけるメモリ空間でのアドレスとが１対１で対応づけられ、画像データの第１記憶手段における先頭アドレスである第１先頭アドレス、２次元画像のＸ軸方向に対するサイズである第１幅サイズ、１画素分のサイズである第１画素サイズの設定値に基づき、座標に対応するアドレスを生成する第１アドレス生成手段と、第１先頭アドレス、第１幅サイズ、第１画素サイズを第１アドレス生成手段に設定する設定手段と、座標を第１アドレス生成手段に設定する座標設定手段と、第１アドレス生成手段で生成されたアドレスから第１画素サイズだけ第１記憶手段に記憶された画像データに信号処理を施す際に用いられる第２記憶手段に転送する転送手段と、を有する。
【選択図】図５

Description

本発明は、画像処理装置、及び画像処理方法に関する。

従来より、入力画像を分割し、分割された画像毎に処理を行い、処理された画像を出力する技術がある。例えば、特許文献１には、入力画像データを処理する際に、使用する内蔵メモリの記憶容量を低減するために、画像を分割することで得られたデータ量の少ない画像に対して処理する技術が開示されている。また、特許文献２には、分割した画像の入出力制御において、外部メモリアドレスのオフセットを制御する技術が開示されている。

このような従来技術におけるハードウェア構成の例は、図１５に示されるようなＣＰＵ（Central Processing Unit）、ＤＭＡＣ（Direct Memory Access Controller）、ＳＤＲＡＭ（Synchronous DRAM）、内蔵バッファ、及び信号処理回路からなる構成となっている。この構成において、ＳＤＲＡＭから内蔵バッファにデータを転送する場合、従来の技術では、図１６に示されるように、ＳＤＲＡＭに記憶されている画像データが示す画像を水平方向に矩形状（短冊状）に分割した画像（以下、短冊と記す）の分割幅（以下、短冊幅と記す）が決定された後、ＤＭＡＣがＳＤＲＡＭにおけるアドレッシングを行っている。

この場合、ＣＰＵは、ＤＭＡＣに対して種々の設定を行う必要がある。まず、入出力の短冊幅での１行における転送回数（バースト幅とブロック列バースト数）を設定する。次に、１行の転送が終了した後にジャンプするためのアドレス幅（行オフセット）を設定する。さらに、短冊の垂直方向の分割数を示すブロック数と、ブロック内の行数を示すブロック行数を設定する。また、所定のブロック行数の転送が終了した後にジャンプするためのアドレス幅（ブロックオフセット）を設定する。そして、１短冊の転送が完了した際にジャンプするアドレス幅（ラインオフセット）を設定する。
特開２００２−３０４６２４号公報特開２００４−２２０５８４号公報

このように、画像を分割して処理する際の画像データを転送する従来の技術では、ＣＰＵが行う設定は複雑なものであった。

本発明は上記問題点に鑑み、ＣＰＵが行う設定を簡略化した画像処理装置、画像処理方法を提供することを目的とする。

上記目的を達成するために、請求項１の発明は、画像データが示す２次元画像をＸＹ平面上の画像とし、該ＸＹ平面における座標と、前記画像データを記憶可能な第１の記憶手段におけるメモリ空間でのアドレスとが１対１で対応づけられており、前記画像データの前記第１の記憶手段における先頭アドレスである第１の先頭アドレス、前記ＸＹ平面上での前記２次元画像の前記Ｘ軸方向に対するサイズである第１の幅サイズ、及び前記画像データにおける１画素分のサイズである第１の画素サイズの設定値に基づき、設定された座標から該座標に対応する前記メモリ空間でのアドレスを生成する第１のアドレス生成手段と、前記第１の先頭アドレス、前記第１の幅サイズ、及び前記第１の画素サイズを前記第１のアドレス生成手段に対して設定する設定手段と、前記ＸＹ平面上で前記２次元画像が存在する座標を前記第１のアドレス生成手段に対して設定する座標設定手段と、前記第１のアドレス生成手段で生成されたアドレスから前記第１の画素サイズだけ前記第１の記憶手段に記憶された前記画像データを予め定められた信号処理を施す際に用いられる第２の記憶手段に転送する転送手段と、を有する。

ここで、請求項１の発明では、第１のアドレス生成手段は、画像データが示す２次元画像をＸＹ平面上の画像とし、該ＸＹ平面における座標と、前記画像データを記憶可能な第１の記憶手段におけるメモリ空間でのアドレスとが１対１で対応づけられており、前記画像データの前記第１の記憶手段における先頭アドレスである第１の先頭アドレス、前記ＸＹ平面上での前記２次元画像の前記Ｘ軸方向に対するサイズである第１の幅サイズ、及び前記画像データにおける１画素分のサイズである第１の画素サイズの設定値に基づき、設定された座標から該座標に対応する前記メモリ空間でのアドレスを生成する。

ここで本発明では、設定手段により、前記第１の先頭アドレス、前記第１の幅サイズ、及び前記第１の画素サイズを前記第１のアドレス生成手段に対して設定すると共に、座標設定手段により、前記ＸＹ平面上で前記２次元画像が存在する座標を前記第１のアドレス生成手段に対して設定し、転送手段により、前記第１のアドレス生成手段で生成されたアドレスから前記第１の画素サイズだけ前記第１の記憶手段に記憶された前記画像データを予め定められた信号処理を施す際に用いられる第２の記憶手段に転送するので、設定内容を第１の先頭アドレス、第１の幅サイズ、及び前記第１の画素サイズと、２次元画像が存在する座標のみとすることができるため、ＣＰＵが行う設定を簡略化した画像処理装置を提供することができる。

また、請求項２の発明は、前記信号処理が施された画像データである処理済み画像データを前記第２の記憶手段から前記第１の記憶手段に転送する際に、転送された前記処理済み画像データが記憶される前記第１の記憶手段における先頭アドレスである第２の先頭アドレス、前記ＸＹ平面上で前記処理済み画像データが示す２次元画像の前記Ｘ軸方向に対するサイズである第２の幅サイズ、及び前記処理済み画像データにおける１画素分のサイズである第２の画素サイズの設定値に基づき、設定された座標から該座標に対応する前記メモリ空間でのアドレスを生成する第２のアドレス生成手段を更に有し、前記設定手段は、前記第２の先頭アドレス、前記第２の幅サイズ、及び前記第２の画素サイズを前記第２のアドレス生成手段に対して更に設定し、前記座標設定手段は、前記ＸＹ平面上で前記処理済み画像データが示す２次元画像が存在する座標を前記第２のアドレス生成手段に対して設定し、前記転送手段は、前記第２のアドレス生成手段で生成されたアドレスから前記第２の画素サイズだけ前記第２の記憶手段に記憶された前記処理済み画像データを前記第１の記憶手段に転送する。

ここで、請求項２に記載の発明は、信号処理が施された処理済み画像データを転送する際も、同様に設定内容を第２の先頭アドレス、第２の幅サイズ、及び第２の画素サイズと、２次元画像が存在する座標のみとすることができるので、ＣＰＵが行う設定を簡略化した画像処理装置を提供することができる。

また、請求項３の発明は、前記２次元画像をＹ軸と平行な線分により分割して得られた画像である分割画像毎に前記画像データを前記第１の記憶手段から前記第２の記憶手段に転送する場合、前記設定手段は、前記第１のアドレス生成手段に設定する前記第１の幅サイズを、前記分割画像の前記Ｘ軸方向に対するサイズとする一方、前記座標設定手段は、次に転送すべき分割画像が存在する場合、当該分割画像が存在する前記ＸＹ平面上の座標を前記第１のアドレス生成手段に設定する。

ここで、請求項３に記載の発明は、２次元画像をＹ軸と平行な線分により分割して得られた画像である分割画像毎に転送する場合、第１の幅サイズを、分割画像におけるＸ軸方向のサイズとし、次に転送すべき分割画像が存在する場合、当該分割画像が存在する前記ＸＹ座標平面上の座標を前記第１のアドレス生成手段に設定するので、分割画像を送信する場合もＣＰＵが行う設定を簡略化することができる。

更に、請求項４の発明は、前記２次元画像をＹ軸と平行な線分により分割して得られた画像である分割画像毎に前記処理済み画像データを前記第２の記憶手段から前記第１の記憶手段に転送する場合、前記設定手段は、前記第２のアドレス生成手段に設定する前記第２の幅サイズを、前記分割画像の前記Ｘ軸方向に対するサイズとする一方、前記座標設定手段は、次に転送すべき分割画像が存在する場合、当該分割画像が存在する前記ＸＹ座標平面上の座標を前記第２のアドレス生成手段に設定する。

ここで、請求項４に記載の発明は、２次元画像をＹ軸と平行な線分により分割して得られた画像である分割画像毎に処理済み画像データを転送する場合、第２の幅サイズを、分割画像におけるＸ軸方向のサイズとし、次に転送すべき分割画像が存在する場合、当該分割画像が存在する前記ＸＹ座標平面上の座標を前記第２のアドレス生成手段に設定するので、分割画像を送信する場合もＣＰＵが行う設定を簡略化することができる。

一方、上記目的を達成するために、請求項５の発明は、画像データが示す２次元画像をＸＹ平面上の画像とし、該ＸＹ平面における座標と、前記画像データを記憶可能な第１の記憶手段におけるメモリ空間でのアドレスとが１対１で対応づけられており、前記画像データの前記第１の記憶手段における先頭アドレスである第１の先頭アドレス、前記ＸＹ平面上での前記２次元画像の前記Ｘ軸方向に対するサイズである第１の幅サイズ、及び前記画像データにおける１画素分のサイズである第１の画素サイズの設定値に基づき、設定された座標から該座標に対応する前記メモリ空間でのアドレスを生成する第１のアドレス生成手段に対して、前記第１の先頭アドレス、前記第１の幅サイズ、及び前記第１の画素サイズを設定する設定段階と、前記ＸＹ平面上で前記２次元画像が存在する座標を前記第１のアドレス生成手段に対して設定する座標設定段階と、前記第１のアドレス生成手段で生成されたアドレスから前記第１の画素サイズだけ前記第１の記憶手段に記憶された前記画像データを予め定められた信号処理を施す際に用いられる第２の記憶手段に転送する転送段階と、を有する。

ここで、請求項５の発明も、請求項１の発明と同様に作用するので、請求項１の発明と同様な効果が得られる。

また、請求項６の発明は、前記信号処理が施された画像データである処理済み画像データを前記第２の記憶手段から前記第１の記憶手段に転送する際に、転送された前記処理済み画像データが記憶される前記第１の記憶手段における先頭アドレスである第２の先頭アドレス、前記ＸＹ平面上で前記処理済み画像データが示す２次元画像の前記Ｘ軸方向に対するサイズである第２の幅サイズ、及び前記処理済み画像データにおける１画素分のサイズである第２の画素サイズの設定値に基づき、設定された座標から該座標に対応する前記メモリ空間でのアドレスを生成する第２のアドレス生成手段に対して、前記設定段階では、前記第２の先頭アドレス、前記第２の幅サイズ、及び前記第２の画素サイズを更に設定し、前記座標設定段階では、前記ＸＹ平面上で前記処理済み画像データが示す２次元画像が存在する座標を前記ＸＹ平面における座標として前記第２のアドレス生成手段に対して更に設定し、前記転送段階では、前記第２のアドレス生成手段で生成されたアドレスから前記第２の画素サイズだけ前記第２の記憶手段に記憶された前記処理済み画像データを前記第１の記憶手段に転送する。

ここで、請求項６の発明も、請求項２の発明と同様に作用するので、請求項２の発明と同様な効果が得られる。

また、請求項７の発明は、前記２次元画像をＹ軸と平行な線分により分割して得られた画像である分割画像毎に前記画像データを前記第１の記憶手段から前記第２の記憶手段に転送する場合、前記設定段階では、前記第１のアドレス生成手段に設定する前記第１の幅サイズを、前記分割画像の前記Ｘ軸方向に対するサイズとし、前記座標設定段階では、次に転送すべき分割画像が存在する場合、当該分割画像が存在する前記ＸＹ平面上の座標を前記第１のアドレス生成手段に設定する。

ここで、請求項７の発明も、請求項３の発明と同様に作用するので、請求項３の発明と同様な効果が得られる。

更に、請求項８の発明は、前記２次元画像をＹ軸と平行な線分により分割して得られた画像である分割画像毎に前記処理済み画像データを前記第２の記憶手段から前記第１の記憶手段に転送する場合、前記設定段階では、前記第２のアドレス生成手段に設定する前記第２の幅サイズを、前記分割画像の前記Ｘ軸方向に対するサイズとし、前記座標設定段階では、次に転送すべき分割画像が存在する場合、当該分割画像が存在する前記ＸＹ座標平面上の座標を前記第２のアドレス生成手段に設定する。

ここで、請求項８の発明も、請求項４の発明と同様に作用するので、請求項４の発明と同様な効果が得られる。

本発明によれば、ＣＰＵが行う設定を簡略化した画像処理装置、画像処理方法を提供することができるという効果が得られる。

以下、図面を参照して、本発明の実施の形態について詳細に説明する。なお、本実施の形態に係る画像処理装置は、例えばデジタルカメラなど、画像データを扱う機器に搭載されるものを想定している。

図１は、本実施の形態における画像処理装置のハードウェア構成を示す図である。同図に示される画像処理装置は、アドレス生成回路１０、内蔵バッファ１２、ＤＭＡＣ１４、ＳＤＲＡＭ１６、信号処理回路１８、及びＣＰＵ２０を有する。ＣＰＵ２０、ＤＭＡＣ１４、ＳＤＲＡＭ１６、アドレス生成回路１０、内蔵バッファ１２はそれぞれバスを介して電気的に接続されている。また、信号処理回路１８は、内蔵バッファ１２に電気的に接続されており、これにより信号処理が施される画像データ（以下、入力データと記す）、及び信号処理が施された画像データである処理済み画像データ（以下、出力データと記す）のＳＤＲＡＭ１６と内蔵バッファ１２間でのやり取りが可能となっている。なお、以下の説明で用いられる入出力データとは、入力データ及び出力データを示すこととする。

次に、入出力データの流れについて説明する。本実施の形態に係る画像処理装置は、ＳＤＲＡＭ１６に記憶された入力データを、ＤＭＡＣ１４が内蔵バッファ１２に転送し、信号処理回路１８は、入力データに画像処理を施し、画像処理された出力データは、再びＤＭＡＣ１４によりＳＤＲＡＭ１６に転送され記憶される。

次に、上記構成における個々の詳細について説明する。まず、ＳＤＲＡＭ１６は上述したように入出力データが記憶されるが、これら入出力データのＳＤＲＡＭ上での位置は、アドレスに対応した座標を用いて表現することが可能となっている。

また、アドレス生成回路１０は、ＤＭＡＣ１４に通知する入出力データのアドレスを生成する。具体的にアドレス生成回路１０は、ＤＭＡＣ１４が内蔵バッファ１２に転送する入力データの位置を示す座標から、その座標に対応するＳＤＲＡＭ１６におけるアドレスを生成する。同様に、アドレス生成回路１０は、ＤＭＡＣ１４が出力データを記憶するＳＤＲＡＭ１６におけるアドレスを生成する。従って、アドレス生成回路１０に設けられた後述するアドレス出力回路は、入出力データ毎に設けられている。このアドレス生成回路１０におけるアドレス生成方法の詳細については後述する。

内蔵バッファ１２は、上記入出力データを一時的に記憶すると共に、ＤＭＡＣ１４とのやり取り行うための機能を有する。

ＤＭＡＣ１４は、ＳＤＲＡＭ１６から内蔵バッファ１２に入力データを転送し、内蔵バッファ１２からＳＤＲＡＭに出力データを転送する。

次に、アドレス生成方法について図２を用いて説明する。アドレス生成回路１０は、同図に示されるように、水平画像サイズ、１画素データサイズ、座標（ｘ、ｙ）、及び画像先頭アドレスが入力されると、座標（ｘ、ｙ）に対応するアドレスを出力するアドレス出力回路を含む。ここで、本実施の形態における座標は、ＸＹ平面上での座標であり、図３に示されるように、画像データが示す２次元画像をＸＹ平面上の画像として表現するためのものである。この座標は、ＳＤＲＡＭ１６における画像データの位置を示す座標でもあり、通常のＸＹ座標とはＹ軸の向きが逆の座標である。なお、この座標は、入出力データ共通で用いられる。すなわち、入出力データはいずれもＳＤＲＡＭ１６上に記憶されるため、同一の座標上で表現することが可能である。

そのため、上記座標（ｘ、ｙ）とは、ＤＭＡＣ１４が入力データを内蔵バッファ１２へ転送するＳＤＲＡＭ１６上の位置を示す座標、及びＤＭＡＣ１４が内蔵バッファ１２から出力データを転送するＳＤＲＡＭ１６上の位置を示す座標である。また、水平画像サイズとは、図３に示されるように、画像のＸ軸方向のサイズをバイト単位で示したものである。

また、１画素データサイズとは、１画素のサイズをバイト単位（Byte Per Pixel）で示したものである。この１画素データサイズは、入出力データで値が異なる場合もある。また、画像先頭アドレスとは、図３に示されるように、入出力データの先頭アドレスを示している。

なお、上記アドレス出力回路は、乗算器１１ａ、１１ｂと、加算器１３ａ、１３ｂとで構成される。乗算器１１ａは、水平画像サイズとｙとを乗算し、求まった値を加算器１３ａに出力する。加算器１３ａは、乗算器１１ａから出力された値とｘとを加算し、これによって求められた値を乗算器１１ｂに出力する。乗算器１１ｂは、加算器１３ａから出力された値と１画素データサイズとを乗算し、これによって求められた値を加算器１３ｂに出力する。加算器１３ｂは、乗算器１１ｂから出力された値と画像先頭アドレスとを加算し、これによって求められた値を座標（ｘ、ｙ）に対応するアドレスとして出力する。

従って、水平画像サイズをＬ、１画素データサイズをＭ、画像先頭アドレスをＡとしたとき、上記アドレス出力回路は、アドレス（Ｌｙ＋ｘ）Ｍ＋Ａを求める回路となっている。

また、入出力データの転送は、図３に示されるように画像を水平方向に分割した短冊ごとに行われる。入出力データは、上記アドレス出力回路の出力に基づき転送されるので、図４に示されるように、短冊１の先頭であるstart1から１行ずつ折り返しながらend1まで転送し、その後、短冊２の先頭であるstart2からend2まで同様に転送するというように、分割した短冊ごとに転送が行われる。この場合の水平画像サイズＬは、各短冊の水平幅のサイズ（バイト数）を示している。

上述した転送処理の詳細について、図５のフローチャートを用いて説明する。図５に示される処理は、ＣＰＵ２０及びアドレス生成回路１０で実行される処理である。

まず、ステップ１０１で、ＣＰＵ２０は、画像情報をＤＭＡＣ１４に設定する。ここでの画像情報とは、入出力データの先頭アドレス、入出力データにおける短冊の水平幅のサイズ、及び入出力データでの１画素データサイズである。さらにＣＰＵ２０は、ステップ１０２で、入出力データの短冊先頭座標（ｘ、ｙ）をアドレス生成回路１０に設定する。

次のステップ１０３で、アドレス生成回路１０は、短冊先頭座標（ｘ、ｙ）、水平画像サイズ、及び１画素データサイズに基づき、図２を参照して説明したアドレス出力回路による演算により、内蔵バッファ１２にＳＤＲＡＭ１６から転送する入力データの座標（ｘ、ｙ）に対応する転送元アドレスと、内蔵バッファ１２から出力データをＳＤＲＡＭ１６に記憶する座標（ｘ、ｙ）に対応する転送先アドレスとを求める。

次にアドレス生成回路１０は、ステップ１０４で、入出力データの先頭アドレスをＤＭＡＣ１４に通知することで、ステップ１０５でＤＭＡ転送が行われる。

ここで、内蔵バッファ１２及びアドレス生成回路１０におけるＤＭＡＣ１４とのハンドシェイクは、図６に示されるように、まずアドレス生成回路１０が上述したアドレスをＤＭＡＣ１４に通知し、その後内蔵バッファ１２がデータ要求を行い、内蔵バッファ１２がＤＭＡＣ１４から画像データを受信するようになっている。

図５のフローチャートに戻り、入出力データの転送が終了すると、アドレス生成回路１０は、次の入出力データを転送するために、ステップ１０６で、入出力データにおけるＸ座標を１つ増分する。次に、アドレス生成回路１０は、ステップ１０７で、増分したＸ座標が次の短冊の先頭のＸ座標から１を減算した値に一致するかどうか判断する。この判断は、短冊の右端まで転送が終了したか否かを判断するためのものである。

ステップ１０７で、アドレス生成回路１０が否定判断した場合、再びステップ１０４の処理が実行される。アドレス生成回路１０が肯定判断した場合、アドレス生成回路１０は、ステップ１０８で入出力データにおけるＹ座標を１つ増分し、ステップ１０９でＸ座標を短冊の先頭のＸ座標とする。

次に、アドレス生成回路１０は、ステップ１１０で、ＳＤＲＡＭ１６に転送された出力データのＹ座標が垂直画像サイズに一致したか否か判断する。ここで、垂直画像サイズとは、短冊のＹ軸方向のサイズをバイト単位で示したものである。ステップ１１０で、アドレス生成回路１０が否定判断した場合、再びステップ１０３の処理が実行される。アドレス生成回路１０が肯定判断した場合、ＣＰＵ２０は、ステップ１１１で全ての短冊での処理が終了したかどうか判断する。ステップ１１１で、ＣＰＵ２０が否定判断した場合、ステップ１１２で転送する対象を入力データにおける次の短冊へと移動し、再びステップ１０２の処理が実行される。ＣＰＵ２０が肯定判断した場合、処理が終了する。

なお、デジタルカメラにおいては、図７に示される画像データ２４が入力データであり、その入力データから斜線が引かれた領域（所謂のりしろ）を除く画像データ２６を出力データとすることが多い。この場合、同図に示されるように、入力データと出力データとでは短冊のＸ軸方向のサイズ（以下、短冊幅と記す）が異なる。なお、こののりしろは、信号処理回路１８で短冊のエッジ部分（外周部分）の画素に対してその周辺画素を用いた画像処理を行うために用いられるものである。

以上説明した図５のフローチャートに示される処理が基本的な処理であるが、この処理をワークエリアに対応させた処理について説明する。ワークエリアに対応させた処理とは、図８に示されるように、ワークエリア３０内に入力データである画像データ３２が記憶されており、ワークエリアの先頭アドレスを原点とする座標でアドレスを求める処理である。

この場合のアドレス生成方法について、図９を用いて説明する。アドレス生成回路１０は、同図に示されるように、ワークエリア水平サイズ、１画素データサイズ、座標（ｘ、ｙ）、画像データ先頭座標（ｐ、ｑ）、及びワークエリア先頭アドレスが入力されると、座標（ｘ、ｙ）に対応するアドレスを出力するアドレス出力回路を含む。

なお、上記座標（ｘ、ｙ）とは、図８に示された座標において、ＤＭＡＣ１４が入力データを内蔵バッファ１２へ転送するＳＤＲＡＭ１６上の位置を示す座標、及びＤＭＡＣ１４が内蔵バッファ１２から出力データを転送するＳＤＲＡＭ１６上の位置を示す座標である。また、ワークエリア水平サイズとは、図８に示されるように、ワークエリアのＸ軸方向のサイズをバイト単位で示したものである。また、ワークエリア先頭アドレスとは、図８に示されるように、ワークエリアの先頭アドレス（図８では、0x002A0000：１６進表記）を示している。

なお、上記アドレス出力回路は、加算器１５ａ、１５ｂ、１５ｃ、１４ｄと、乗算器１７ａ、１７ｂとで構成される。加算器１５ａは、ｑとｙとを加算し、これにより求められた値を乗算器１７ａに出力する。乗算器１７ａは、加算器１５ａから出力された値とワークエリア水平サイズとを乗算し、これにより求められた値を加算器１５ｃに出力する。

一方、加算器１５ｂは、ｐとｘとを加算し、これにより求められた値を加算器１５ｃに出力する。加算器１５ｃは、乗算器１７ａから出力された値と加算器１５ｂから出力された値とを加算し、これにより求められた値を乗算器１７ｂに出力する。加算器１５ｄは、乗算器１７ｂから出力された値とワークエリア先頭アドレスとを加算し、これにより求められた値を座標（ｘ、ｙ）に対応するアドレスとして出力する。

従って、ワークエリア水平サイズをＫ、１画素データサイズをＭ、画像先頭アドレスをＡとしたとき、アドレス生成回路１０は、図９に示されるように、アドレス（Ｋ（ｙ＋ｑ）＋ｘ＋ｐ）Ｍ＋Ａを求める回路である。求まった値は座標（ｘ、ｙ）に対応するアドレスを示している。

このようにワークエリアに対応させることで、図１０に示されるようにＳＤＲＡＭ１６を効率的に用いることができる。図１０には、出力データ３４、入力データ３６、及び短冊３８、４０が示されている。図に示されるように、出力データ３４と入力データ３６とが重なっているが、これは出力データ３４の短冊３８が、次に転送される入力データ３６の短冊４０に重ならないために上書きが可能となっている。実際、図１０に示されるように、出力データ３４の各短冊は、次に転送される入力データ３６の各短冊には重なっていない。

この処理により、図１１に示される重ね書きしない場合のメモリマップと比較して分かるように、ＳＤＲＡＭ１６の使用量を大幅に削減することが可能となる。

以上説明したワークエリアに対応した処理は、図５で説明したフローチャートにおいて、ステップ１０１で設定する画像情報を、ワークエリア先頭アドレス、ワークエリア水平サイズ、入出力データの先頭アドレス、入出力データにおける１短冊のサイズ、及び入出力データでの１画素データサイズとし、ステップ１０３でのアドレス生成処理に、図９で説明したアドレス生成回路１０を用いた処理となる。

次に、高速処理を実現するための構成について説明する。図１２は、図１で説明した画像処理装置の構成に更に出力幅カウンタ４２が加わった構成を示している。この出力幅カウンタ４２は、アドレス生成回路１０と一体化しており、アドレス生成回路１０に設定される短冊先頭座標などの情報は出力幅カウンタ４２でも参照できる。

また、出力幅カウンタ４２は、アドレス生成回路１０に対して入出力データの短冊先頭座標のうちのＸ座標を出力するものである。この出力幅カウンタ４２の構成を、図１３を用いて説明する。

出力幅カウンタ４２は、同図に示されるように、出力データの先頭座標のＸ座標であるＸ１、入力データの先頭座標のＸ座標であるＸ２、出力データの短冊幅である出力短冊幅、出力データのＸ軸方向の長さをバイト単位で示した出力データ水平幅、及び入力ずらし量が入力され、入力データ及び出力データの短冊先頭座標のうちのＸ座標を出力する。

この出力幅カウンタ４２は、セレクタ４１ａ、４１ｂ、加算器４３ａ、４３ｂ、及び比較器４５で構成される。セレクタ４１ａは、Ｘ１又は加算器４３ａの出力のいずれか一方を出力するもので、最初にＸ１を出力した後は加算器４３ａから入力された値を出力する。

加算器４３ａは、セレクタ４１ａからの出力と、出力データにおける出力短冊幅とを加算し、アドレス生成回路１０及び比較器４５に出力する。比較器４５は、出力データ水平幅と加算器４３ａからの出力を比較し、加算器４３ａから出力された値が出力水平幅以上の場合、処理が終了したことを示す信号を出力する。

一方、セレクタ４１ｂは、Ｘ２又は加算器４３ｂの出力のいずれか一方を出力するもので、最初にＸ２を出力した後は加算器４３ｂから入力された値を出力する。

加算器４３ｂは、セレクタ４１ｂからの出力と、入力データにおける入力ずらし量とを加算し、アドレス生成回路１０に出力する。

上述した出力幅カウンタ４２を用いた転送処理の詳細について、図１４のフローチャートを用いて説明する。図１４に示される処理は、ＣＰＵ２０、アドレス生成回路１０、及び出力幅カウンタ４２で実行される処理である。

まず、ステップ２０１で、ＣＰＵ２０は、ＤＭＡＣ１４に画像情報を設定する。ここでの画像情報とは、ワークエリア先頭アドレス、入出力データの先頭座標、入出力データにおける短冊の水平幅のサイズ、入出力データでの１画素データサイズ、入力ずらし幅、及び出力データの短冊幅である。

さらにＣＰＵ２０は、ステップ２０２で、短冊先頭座標（ｘ、ｙ）をアドレス生成回路１０に設定する。次のステップ２０３で、アドレス生成回路１０は、設定内容に基づき、図１３を参照して説明したで説明したアドレス出力回路による演算により、入力データの座標（ｘ、ｙ）に対応する転送元アドレスと、出力データを記憶する座標（ｘ、ｙ）に対応する転送先アドレスとを求める。次にアドレス生成回路１０は、ステップ２０４で、入出力データの先頭アドレスをＤＭＡＣ１４に通知することで、ステップ２０５でＤＭＡ転送が行われる。

入出力データの転送が終了すると、次の入力データを転送するために、ステップ２０６で、アドレス生成回路１０は、入出力データにおけるＸ座標を１つ増分する。次に、アドレス生成回路１０は、ステップ２０７で、増分したＸ座標が次の短冊の先頭のＸ座標から１を減算した値に一致するか否か判断する。この判断は、短冊の右端まで転送が終了したか否かを判断するためのものである。

ステップ２０７で、アドレス生成回路１０が否定判断した場合、再びステップ２０４の処理が実行される。アドレス生成回路１０が肯定判断した場合、アドレス生成回路１０は、ステップ２０８で入出力データにおけるＹ座標を１つ増分し、ステップ２０９でＸ座標を短冊の先頭のＸ座標とする。

次に、アドレス生成回路１０は、ステップ２１０で、ＳＤＲＡＭ１６に転送された出力データのＹ座標が垂直画像サイズに一致したかどうか判断する。ステップ２１０で、アドレス生成回路１０が否定判断した場合、再びステップ２０３の処理が実行される。アドレス生成回路１０が肯定判断した場合、出力幅カウンタ４２は、ステップ２１１でＸ１に出力短冊幅を加えたものを改めてＸ１とし、Ｘ２に入力ずらし幅を加えたものを改めてＸ２とする。

次に、出力幅カウンタ４２は、ステップ２１２で出力データのサイズが出力データ水平幅サイズに一致したか否か判断する。この判断は、上述した比較器４５により行われるもので、全ての出力データがＳＤＲＡＭ１６に記憶されたかどうかの判断である。比較器４５は、ステップ２１２で肯定判断するとＣＰＵ２０に信号を出力するので、処理が終了する。

一方、ステップ２１２で、比較器４５が否定判断した場合、再びステップ２０２の処理が実行される。

以上説明した図１４における処理と、上述した図５で説明した処理とを比較すると、図５のステップ１１１及びステップ１１２はＣＰＵ２０が処理しているが、これらの処理は、図１４ではハードウェアであるアドレス生成回路１０及び出力幅カウンタ４２が実行するため、高速に処理を実行することが可能となる。

以上説明したように、本実施の形態では、画像データが示す２次元画像をＸＹ平面上の画像とし、該ＸＹ平面における座標と、前記画像データを記憶可能な第１の記憶手段（ＳＤＲＡＭ１６）におけるメモリ空間でのアドレスとが１対１で対応づけられており、前記画像データの前記第１の記憶手段における先頭アドレスである第１の先頭アドレス、前記ＸＹ平面上での前記２次元画像の前記Ｘ軸方向に対するサイズである第１の幅サイズ、及び前記画像データにおける１画素分のサイズである第１の画素サイズの設定値に基づき、設定された座標から該座標に対応する前記メモリ空間でのアドレスを生成する第１のアドレス生成手段（アドレス生成回路１０）と、前記第１の先頭アドレス、前記第１の幅サイズ、及び前記第１の画素サイズを前記第１のアドレス生成手段に対して設定する設定手段（ＣＰＵ２０）と、前記ＸＹ平面上で前記２次元画像が存在する座標を前記第１のアドレス生成手段に対して設定する座標設定手段（ＣＰＵ２０）と、前記第１のアドレス生成手段で生成されたアドレスから前記第１の画素サイズだけ前記第１の記憶手段に記憶された前記画像データを予め定められた信号処理を施す際に用いられる第２の記憶手段（内蔵バッファ１２）に転送する転送手段（ＤＭＡＣ１４）と、を有する。

また、本実施の形態では、前記信号処理が施された画像データである処理済み画像データを前記第２の記憶手段（内蔵バッファ１２）から前記第１の記憶手段（ＳＤＲＡＭ１６）に転送する際に、転送された前記処理済み画像データが記憶される前記第１の記憶手段における先頭アドレスである第２の先頭アドレス、前記ＸＹ平面上で前記処理済み画像データが示す２次元画像の前記Ｘ軸方向に対するサイズである第２の幅サイズ、及び前記処理済み画像データにおける１画素分のサイズである第２の画素サイズの設定値に基づき、設定された座標から該座標に対応する前記メモリ空間でのアドレスを生成する第２のアドレス生成手段（アドレス生成回路１０）を更に有し、前記設定手段（ＣＰＵ２０）は、前記第２の先頭アドレス、前記第２の幅サイズ、及び前記第２の画素サイズを前記第２のアドレス生成手段に対して更に設定し、前記座標設定手段（ＣＰＵ２０）は、前記ＸＹ平面上で前記処理済み画像データが示す２次元画像が存在する座標を前記第２のアドレス生成手段に対して設定し、前記転送手段（ＤＭＡＣ１４）は、前記第２のアドレス生成手段で生成されたアドレスから前記第２の画素サイズだけ前記第２の記憶手段に記憶された前記処理済み画像データを前記第１の記憶手段に転送する。

また、本実施の形態では、前記２次元画像をＹ軸と平行な線分により分割して得られた画像である分割画像（短冊）毎に前記画像データを前記第１の記憶手段（ＳＤＲＡＭ１６）から前記第２の記憶手段（内蔵バッファ１２）に転送する場合、前記設定手段（ＣＰＵ２０）は、前記第１のアドレス生成手段に設定する前記第１の幅サイズを、前記分割画像の前記Ｘ軸方向に対するサイズとする一方、前記座標設定手段（ＣＰＵ２０又は出力幅カウンタ４２）は、次に転送すべき分割画像が存在する場合、当該分割画像が存在する前記ＸＹ平面上の座標を前記第１のアドレス生成手段（アドレス生成回路１０）に設定する。

更に、本実施の形態では、前記２次元画像をＹ軸と平行な線分により分割して得られた画像である分割画像（短冊）毎に前記処理済み画像データを前記第２の記憶手段（内蔵バッファ１２）から前記第１の記憶手段（ＳＤＲＡＭ１６）に転送する場合、前記設定手段（ＣＰＵ２０）は、前記第２のアドレス生成手段に設定する前記第２の幅サイズを、前記分割画像の前記Ｘ軸方向に対するサイズとする一方、前記座標設定手段（ＣＰＵ２０又は出力幅カウンタ４２）は、次に転送すべき分割画像が存在する場合、当該分割画像が存在する前記ＸＹ座標平面上の座標を前記第２のアドレス生成手段（アドレス生成回路１０）に設定する。

一方、本実施の形態では、画像データが示す２次元画像をＸＹ平面上の画像とし、該ＸＹ平面における座標と、前記画像データを記憶可能な第１の記憶手段（ＳＤＲＡＭ１６）におけるメモリ空間でのアドレスとが１対１で対応づけられており、前記画像データの前記第１の記憶手段における先頭アドレスである第１の先頭アドレス、前記ＸＹ平面上での前記２次元画像の前記Ｘ軸方向に対するサイズである第１の幅サイズ、及び前記画像データにおける１画素分のサイズである第１の画素サイズの設定値に基づき、設定された座標から該座標に対応する前記メモリ空間でのアドレスを生成する第１のアドレス生成手段（アドレス生成回路１０）に対して、前記第１の先頭アドレス、前記第１の幅サイズ、及び前記第１の画素サイズを設定する設定段階（ステップ１０１）と、前記ＸＹ平面上で前記２次元画像が存在する座標を前記第１のアドレス生成手段に対して設定する座標設定段階（ステップ１０２）と、前記第１のアドレス生成手段で生成されたアドレスから前記第１の画素サイズだけ前記第１の記憶手段に記憶された前記画像データを予め定められた信号処理を施す際に用いられる第２の記憶手段に転送する転送段階（ステップ１０５）と、を有する。

また、本実施の形態では、前記信号処理が施された画像データである処理済み画像データを前記第２の記憶手段（内蔵バッファ１２）から前記第１の記憶手段（ＳＤＲＡＭ１６）に転送する際に、転送された前記処理済み画像データが記憶される前記第１の記憶手段における先頭アドレスである第２の先頭アドレス、前記ＸＹ平面上で前記処理済み画像データが示す２次元画像の前記Ｘ軸方向に対するサイズである第２の幅サイズ、及び前記処理済み画像データにおける１画素分のサイズである第２の画素サイズの設定値に基づき、設定された座標から該座標に対応する前記メモリ空間でのアドレスを生成する第２のアドレス生成手段（アドレス生成回路１０）に対して、前記設定段階（ステップ１０１）では、前記第２の先頭アドレス、前記第２の幅サイズ、及び前記第２の画素サイズを更に設定し、前記座標設定段階（ステップ１０２）では、前記ＸＹ平面上で前記処理済み画像データが示す２次元画像が存在する座標を前記ＸＹ平面における座標として前記第２のアドレス生成手段に対して更に設定し、前記転送段階（ステップ１０５）では、前記第２のアドレス生成手段で生成されたアドレスから前記第２の画素サイズだけ前記第２の記憶手段に記憶された前記処理済み画像データを前記第１の記憶手段に転送する。

また、請求項７の発明は、前記２次元画像をＹ軸と平行な線分により分割して得られた画像である分割画像（短冊）毎に前記画像データを前記第１の記憶手段（ＳＤＲＡＭ１６）から前記第２の記憶手段（内蔵バッファ１２）に転送する場合、前記設定段階（ステップ１０１）では、前記第１のアドレス生成手段に設定する前記第１の幅サイズを、前記分割画像の前記Ｘ軸方向に対するサイズとし、前記座標設定段階（ステップ１０２）では、次に転送すべき分割画像が存在する場合、当該分割画像が存在する前記ＸＹ平面上の座標を前記第１のアドレス生成手段に設定する。

更に、本実施の形態では、前記２次元画像をＹ軸と平行な線分により分割して得られた画像である分割画像（短冊）毎に前記処理済み画像データを前記第２の記憶手段（内蔵バッファ）から前記第１の記憶手段（ＳＤＲＡＭ１６）に転送する場合、前記設定段階（ステップ１０１）では、前記第２のアドレス生成手段（アドレス生成回路１０）に設定する前記第２の幅サイズを、前記分割画像の前記Ｘ軸方向に対するサイズとし、前記座標設定段階（ステップ１０２）では、次に転送すべき分割画像が存在する場合、当該分割画像が存在する前記ＸＹ座標平面上の座標を前記第２のアドレス生成手段に設定する。

実施の形態に係る画像処理装置のハードウェア構成（その１）を示す図である。アドレス出力回路（その１）を示す図である。実施の形態に係るＸＹ座標を示す図である。画像データの転送を分割した短冊ごとに行う様子を示す図である。転送処理を示すフローチャート（その１）である。アドレス生成回路、ＤＭＡＣ、及び内蔵バッファにより行われるハンドシェイクを示す図である。のりしろを示す図である。ワークエリアを用いた場合の座標における画像を示す図である。アドレス出力回路（その２）を示す図である。出力データを転送が終了した入力データに上書きする場合のメモリマップを示す図である。出力データを入力データに上書きしない場合のメモリマップを示す図である。実施の形態に係る画像処理装置のハードウェア構成（その２）を示す図である。出力幅カウンタを示す図である。転送処理を示すフローチャート（その２）である。従来技術におけるデータ転送に係るハードウェア構成の一例を示す図である。従来技術における短冊毎に画像データを転送する様子を示す図である。

符号の説明

１０アドレス生成回路
１２内蔵バッファ
１４ＤＭＡＣ
１８信号処理回路
２０ＣＰＵ
３０ワークエリア
４２出力幅カウンタ

Claims

画像データが示す２次元画像をＸＹ平面上の画像とし、該ＸＹ平面における座標と、前記画像データを記憶可能な第１の記憶手段におけるメモリ空間でのアドレスとが１対１で対応づけられており、前記画像データの前記第１の記憶手段における先頭アドレスである第１の先頭アドレス、前記ＸＹ平面上での前記２次元画像の前記Ｘ軸方向に対するサイズである第１の幅サイズ、及び前記画像データにおける１画素分のサイズである第１の画素サイズの設定値に基づき、設定された座標から該座標に対応する前記メモリ空間でのアドレスを生成する第１のアドレス生成手段と、
前記第１の先頭アドレス、前記第１の幅サイズ、及び前記第１の画素サイズを前記第１のアドレス生成手段に対して設定する設定手段と、
前記ＸＹ平面上で前記２次元画像が存在する座標を前記第１のアドレス生成手段に対して設定する座標設定手段と、
前記第１のアドレス生成手段で生成されたアドレスから前記第１の画素サイズだけ前記第１の記憶手段に記憶された前記画像データを予め定められた信号処理を施す際に用いられる第２の記憶手段に転送する転送手段と、
を有する画像処理装置。
前記信号処理が施された画像データである処理済み画像データを前記第２の記憶手段から前記第１の記憶手段に転送する際に、転送された前記処理済み画像データが記憶される前記第１の記憶手段における先頭アドレスである第２の先頭アドレス、前記ＸＹ平面上で前記処理済み画像データが示す２次元画像の前記Ｘ軸方向に対するサイズである第２の幅サイズ、及び前記処理済み画像データにおける１画素分のサイズである第２の画素サイズの設定値に基づき、設定された座標から該座標に対応する前記メモリ空間でのアドレスを生成する第２のアドレス生成手段を更に有し、
前記設定手段は、前記第２の先頭アドレス、前記第２の幅サイズ、及び前記第２の画素サイズを前記第２のアドレス生成手段に対して更に設定し、
前記座標設定手段は、前記ＸＹ平面上で前記処理済み画像データが示す２次元画像が存在する座標を前記第２のアドレス生成手段に対して設定し、
前記転送手段は、前記第２のアドレス生成手段で生成されたアドレスから前記第２の画素サイズだけ前記第２の記憶手段に記憶された前記処理済み画像データを前記第１の記憶手段に転送する請求項１に記載の画像処理装置。
前記２次元画像をＹ軸と平行な線分により分割して得られた画像である分割画像毎に前記画像データを前記第１の記憶手段から前記第２の記憶手段に転送する場合、
前記設定手段は、前記第１のアドレス生成手段に設定する前記第１の幅サイズを、前記分割画像の前記Ｘ軸方向に対するサイズとし、
前記座標設定手段は、次に転送すべき分割画像が存在する場合、当該分割画像が存在する前記ＸＹ平面上の座標を前記第１のアドレス生成手段に設定する請求項１に記載の画像処理装置。
前記２次元画像をＹ軸と平行な線分により分割して得られた画像である分割画像毎に前記処理済み画像データを前記第２の記憶手段から前記第１の記憶手段に転送する場合、
前記設定手段は、前記第２のアドレス生成手段に設定する前記第２の幅サイズを、前記分割画像の前記Ｘ軸方向に対するサイズとし、
前記座標設定手段は、次に転送すべき分割画像が存在する場合、当該分割画像が存在する前記ＸＹ座標平面上の座標を前記第２のアドレス生成手段に設定する請求項２に記載の画像処理装置。
画像データが示す２次元画像をＸＹ平面上の画像とし、該ＸＹ平面における座標と、前記画像データを記憶可能な第１の記憶手段におけるメモリ空間でのアドレスとが１対１で対応づけられており、前記画像データの前記第１の記憶手段における先頭アドレスである第１の先頭アドレス、前記ＸＹ平面上での前記２次元画像の前記Ｘ軸方向に対するサイズである第１の幅サイズ、及び前記画像データにおける１画素分のサイズである第１の画素サイズの設定値に基づき、設定された座標から該座標に対応する前記メモリ空間でのアドレスを生成する第１のアドレス生成手段に対して、前記第１の先頭アドレス、前記第１の幅サイズ、及び前記第１の画素サイズを設定する設定段階と、
前記ＸＹ平面上で前記２次元画像が存在する座標を前記第１のアドレス生成手段に対して設定する座標設定段階と、
前記第１のアドレス生成手段で生成されたアドレスから前記第１の画素サイズだけ前記第１の記憶手段に記憶された前記画像データを予め定められた信号処理を施す際に用いられる第２の記憶手段に転送する転送段階と、
を有する画像処理方法。
前記信号処理が施された画像データである処理済み画像データを前記第２の記憶手段から前記第１の記憶手段に転送する際に、転送された前記処理済み画像データが記憶される前記第１の記憶手段における先頭アドレスである第２の先頭アドレス、前記ＸＹ平面上で前記処理済み画像データが示す２次元画像の前記Ｘ軸方向に対するサイズである第２の幅サイズ、及び前記処理済み画像データにおける１画素分のサイズである第２の画素サイズの設定値に基づき、設定された座標から該座標に対応する前記メモリ空間でのアドレスを生成する第２のアドレス生成手段に対して、前記設定段階では、前記第２の先頭アドレス、前記第２の幅サイズ、及び前記第２の画素サイズを更に設定し、
前記座標設定段階では、前記ＸＹ平面上で前記処理済み画像データが示す２次元画像が存在する座標を前記ＸＹ平面における座標として前記第２のアドレス生成手段に対して更に設定し、
前記転送段階では、前記第２のアドレス生成手段で生成されたアドレスから前記第２の画素サイズだけ前記第２の記憶手段に記憶された前記処理済み画像データを前記第１の記憶手段に転送する請求項５に記載の画像処理方法。
前記２次元画像をＹ軸と平行な線分により分割して得られた画像である分割画像毎に前記画像データを前記第１の記憶手段から前記第２の記憶手段に転送する場合、
前記設定段階では、前記第１のアドレス生成手段に設定する前記第１の幅サイズを、前記分割画像の前記Ｘ軸方向に対するサイズとし、
前記座標設定段階では、次に転送すべき分割画像が存在する場合、当該分割画像が存在する前記ＸＹ平面上の座標を前記第１のアドレス生成手段に設定する請求項５に記載の画像処理方法。
前記２次元画像をＹ軸と平行な線分により分割して得られた画像である分割画像毎に前記処理済み画像データを前記第２の記憶手段から前記第１の記憶手段に転送する場合、
前記設定段階では、前記第２のアドレス生成手段に設定する前記第２の幅サイズを、前記分割画像の前記Ｘ軸方向に対するサイズとし、
前記座標設定段階では、次に転送すべき分割画像が存在する場合、当該分割画像が存在する前記ＸＹ座標平面上の座標を前記第２のアドレス生成手段に設定する請求項６に記載の画像処理方法。