JP5658612B2 - 画像処理装置、画像処理システム及び画像処理方法 - Google Patents
画像処理装置、画像処理システム及び画像処理方法 Download PDFInfo
- Publication number
- JP5658612B2 JP5658612B2 JP2011106374A JP2011106374A JP5658612B2 JP 5658612 B2 JP5658612 B2 JP 5658612B2 JP 2011106374 A JP2011106374 A JP 2011106374A JP 2011106374 A JP2011106374 A JP 2011106374A JP 5658612 B2 JP5658612 B2 JP 5658612B2
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- cache
- conversion pixel
- coordinate value
- pixel value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Image Input (AREA)
Description
<S702> メモリコントローラ18は、第1〜第4画素パッケージPAC1j〜PAC4jを、それぞれ転送先として決定した第1〜第4キャッシュブロック21〜24の何れかへ転送する。各画素パッケージが格納されるキャッシュラインの番号iは、j%nである。ここで、nはキャシュブロック内のキャッシュラインの数であり、jは画素パッケージの番号であり、ここで、(j%n)は、jをnで割ったときの余りである。これにより、変換前座標に応じた第1〜第4キャッシュブロック21〜24に、変換後画素値の計算に必要な変換前画素値が記憶される。
10 画像処理装置
11 カウンタ
12 座標決定部
13 タグチェッカ
14 バッファ
15 キャッシュアクセス部
16 画素値計算部
17 出力部
18 メモリコントローラ
20 キャッシュメモリ
21〜24 第1〜第4キャッシュブロック
30 メインメモリ
31 第1領域
32 第2領域
40 入出力インタフェース
51 外部バス
52 内部バス
60 画像生成装置
70 ネットワーク
Claims (6)
- 複数の変換前画素値を記憶するメインメモリと、複数のキャッシュブロックを有するキャッシュメモリとに接続される画像処理装置であって、
所定の実行順に従って変換後座標を決定するカウンタと、
前記変換後座標に対応する変換後画素値の計算に必要な複数の変換前画素値の変換前座標を決定する座標決定部と、
前記メインメモリに記憶された複数の変換前画素値をそれぞれ、前記変換前座標に応じたキャッシュブロックへ転送するメモリコントローラと、
前記複数のキャッシュブロックから、前記変換後画素値の計算に必要な全ての変換前画素値を1回のキャッシュアクセスで読み出すキャッシュアクセス部と、
前記キャッシュアクセス部が読み出した変換前画素値を参照して、前記変換後画素値を計算する画素値計算部と、
前記変換後画素値を出力する出力部と、を備え、
前記キャッシュメモリは、シングルポートのSRAM(Static Random Access Memory)であることを特徴とする画像処理装置。 - 前記キャッシュブロックは、第1乃至第4キャッシュブロックを備え、
前記メモリコントローラは、水平方向の第1座標値及び垂直方向の第2座標値の偶数及び奇数の組み合わせに基づいて、前記第1乃至第4キャッシュブロックの中から転送先となるキャッシュブロックを決定し、
前記画素値計算部は、前記第1乃至第4キャッシュブロックに記憶された変換前画素値を参照して前記変換後画素値を計算する、請求項1に記載の画像処理装置。 - 前記メモリコントローラは、前記第1座標値及び前記第2座標値が偶数である第1変換前画素値を前記第1キャッシュブロックへ転送し、前記第1座標値が奇数且つ前記第2座標値が偶数である第2変換前画素値を前記第2キャッシュブロックへ転送し、前記第1座標値が偶数且つ前記第2座標値が奇数である第3変換前画素値を前記第3キャッシュブロックへ転送し、前記第1座標値及び前記第2座標値が奇数である第4変換前画素値を前記第4キャッシュブロックへ転送する、請求項2に記載の画像処理装置。
- 複数の変換前画素値を記憶するメインメモリと、
複数のキャッシュブロックを有するキャッシュメモリと、
所定の実行順に従って変換後座標を決定するカウンタと、
前記変換後座標に対応する変換後画素値の計算に必要な複数の変換前画素値の変換前座標を決定する座標決定部と、
前記メインメモリに記憶された複数の変換前画素値をそれぞれ、前記変換前座標に応じたキャッシュブロックへ転送するメモリコントローラと、
前記複数のキャッシュブロックから、前記変換後画素値の計算に必要な全ての変換前画素値を1回のキャッシュアクセスで読み出すキャッシュアクセス部と、
前記キャッシュアクセス部が読み出した変換前画素値を参照して、前記変換後画素値を計算する画素値計算部と、
前記変換後画素値を出力する出力部と、を備え、
前記キャッシュメモリは、シングルポートのSRAM(Static Random Access Memory)であることを特徴とする画像処理システム。 - 前記キャッシュブロックは、第1乃至第4キャッシュブロックを備え、
前記メモリコントローラは、水平方向の第1座標値及び垂直方向の第2座標値の偶数及び奇数の組み合わせに基づいて、前記第1乃至第4キャッシュブロックの中から転送先となるキャッシュブロックを決定し、
前記メモリコントローラは、前記第1座標値及び前記第2座標値が偶数である第1変換前画素値を前記第1キャッシュブロックへ転送し、前記第1座標値が奇数且つ前記第2座標値が偶数である第2変換前画素値を前記第2キャッシュブロックへ転送し、前記第1座標値が偶数且つ前記第2座標値が奇数である第3変換前画素値を前記第3キャッシュブロックへ転送し、前記第1座標値及び前記第2座標値が奇数である第4変換前画素値を前記第4キャッシュブロックへ転送する、請求項4に記載の画像処理システム。 - 前記メモリコントローラは、前記第1座標値及び前記第2座標値が偶数である第1変換前画素値を前記第1キャッシュブロックへ転送し、前記第1座標値が奇数且つ前記第2座標値が偶数である第2変換前画素値を前記第2キャッシュブロックへ転送し、前記第1座標値が偶数且つ前記第2座標値が奇数である第3変換前画素値を前記第3キャッシュブロックへ転送し、前記第1座標値及び前記第2座標値が奇数である第4変換前画素値を前記第4キャッシュブロックへ転送する、請求項5に記載の画像処理システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011106374A JP5658612B2 (ja) | 2011-05-11 | 2011-05-11 | 画像処理装置、画像処理システム及び画像処理方法 |
US13/208,143 US8934736B2 (en) | 2011-05-11 | 2011-08-11 | Image processing apparatus, image processing system, and method for having computer process image |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011106374A JP5658612B2 (ja) | 2011-05-11 | 2011-05-11 | 画像処理装置、画像処理システム及び画像処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012238154A JP2012238154A (ja) | 2012-12-06 |
JP5658612B2 true JP5658612B2 (ja) | 2015-01-28 |
Family
ID=47141942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011106374A Active JP5658612B2 (ja) | 2011-05-11 | 2011-05-11 | 画像処理装置、画像処理システム及び画像処理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8934736B2 (ja) |
JP (1) | JP5658612B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9754342B2 (en) * | 2014-05-30 | 2017-09-05 | Intel Corporation | Method and apparatus for parallel pixel shading |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0769958B2 (ja) * | 1988-09-20 | 1995-07-31 | 沖電気工業株式会社 | 画像変換処理方法 |
JPH03154175A (ja) * | 1989-11-13 | 1991-07-02 | Toshiba Corp | 画像記憶装置 |
JPH0553909A (ja) * | 1991-08-23 | 1993-03-05 | Pfu Ltd | 画像データ処理におけるキヤツシユメモリ制御方式 |
JP3476331B2 (ja) * | 1997-03-14 | 2003-12-10 | 株式会社東芝 | 画像処理装置および画像処理方法 |
JP3781634B2 (ja) * | 2001-04-26 | 2006-05-31 | シャープ株式会社 | 画像処理装置および画像処理方法並びに携帯用映像機器 |
JP4378994B2 (ja) * | 2003-04-30 | 2009-12-09 | ソニー株式会社 | 画像処理装置、画像処理方法ならびに撮像装置 |
JP4334932B2 (ja) * | 2003-07-28 | 2009-09-30 | オリンパス株式会社 | 画像処理装置及び画像処理方法 |
JP2005149001A (ja) | 2003-11-13 | 2005-06-09 | Mitsubishi Electric Corp | 画像処理装置及び画像処理プログラム |
JP4266900B2 (ja) * | 2004-09-03 | 2009-05-20 | Necアクセステクニカ株式会社 | 画像処理システム |
JP2010081024A (ja) * | 2008-09-24 | 2010-04-08 | Oki Semiconductor Co Ltd | 画像補間処理装置 |
JP2010257357A (ja) | 2009-04-28 | 2010-11-11 | Renesas Electronics Corp | 画像処理装置、半導体データ処理装置及びデータ処理システム |
-
2011
- 2011-05-11 JP JP2011106374A patent/JP5658612B2/ja active Active
- 2011-08-11 US US13/208,143 patent/US8934736B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8934736B2 (en) | 2015-01-13 |
JP2012238154A (ja) | 2012-12-06 |
US20120288205A1 (en) | 2012-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4280270B2 (ja) | 幾何プリミティブのインデックスを外す方法、ラスタ化装置、コンピュータ可読媒体 | |
JP5443482B2 (ja) | グラフィクス描画装置、グラフィクス描画方法、グラフィクス描画プログラム、グラフィクス描画プログラムを記録した記録媒体、グラフィクス描画用集積回路 | |
JP2011113234A (ja) | 画像処理装置、および画像処理装置の動作方法 | |
JP5523035B2 (ja) | 画像処理装置、及び画像処理方法 | |
US20230408822A1 (en) | Low Latency Distortion Unit for Head Mounted Displays | |
JP5893445B2 (ja) | 画像処理装置、および画像処理装置の動作方法 | |
TWI361393B (en) | Systems and methods for providing a shared buffer in a multiple fifo environment | |
TWI395152B (zh) | 繪圖處理單元及處理邊框顏色資訊之方法 | |
JP5658612B2 (ja) | 画像処理装置、画像処理システム及び画像処理方法 | |
JP4854746B2 (ja) | ベクトルグラフィックハードウエアにおけるバッファ管理 | |
JP5597175B2 (ja) | 画像圧縮装置及び画像処理システム | |
JP2011259511A (ja) | 画像処理装置及び画像処理方法 | |
JP5606341B2 (ja) | 画像処理装置及び画像処理システム | |
JP4313527B2 (ja) | 画像描画装置 | |
JP2017016511A (ja) | 歪み補正画像処理装置及びプログラム | |
JP6326914B2 (ja) | 補間装置及び補間方法 | |
US6489967B1 (en) | Image formation apparatus and image formation method | |
JP4661112B2 (ja) | 画像情報処理装置及び画像情報処理方法 | |
JP2006338334A (ja) | データ処理装置及びデータ処理方法 | |
JP4482996B2 (ja) | データ記憶装置とその方法および画像処理装置 | |
WO2001006461A1 (fr) | Procede et dispositif de dessin | |
JP2016103169A (ja) | 画像処理装置、画像処理方法および電子機器 | |
CN115936101A (zh) | 用于神经网络张量处理器的稀疏数据压缩装置及方法 | |
JP2020087356A (ja) | 画像処理装置及び画像処理方法 | |
JP2010198156A (ja) | 画像描画装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130823 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140307 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140501 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141031 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141128 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5658612 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |