JP5443482B2 - グラフィクス描画装置、グラフィクス描画方法、グラフィクス描画プログラム、グラフィクス描画プログラムを記録した記録媒体、グラフィクス描画用集積回路 - Google Patents
グラフィクス描画装置、グラフィクス描画方法、グラフィクス描画プログラム、グラフィクス描画プログラムを記録した記録媒体、グラフィクス描画用集積回路 Download PDFInfo
- Publication number
- JP5443482B2 JP5443482B2 JP2011514343A JP2011514343A JP5443482B2 JP 5443482 B2 JP5443482 B2 JP 5443482B2 JP 2011514343 A JP2011514343 A JP 2011514343A JP 2011514343 A JP2011514343 A JP 2011514343A JP 5443482 B2 JP5443482 B2 JP 5443482B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- stencil
- access pattern
- frame data
- pixel information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
Description
本構成によれば、ステンシルデータ読み出し部が、第1の画像に対して横方向に第1のアクセスパターンを移動させていく形でステンシルバッファにアクセスし、フレームデータ書き込み部が、第2の画像に対して横方向に第2のアクセスパターンを移動させていく形でステンシルバッファにアクセスする場合において、1回にアクセスするステンシルデータの一部の大きさに対する1回にアクセスするフレームデータの大きさの関係を固定としながらもアクセス効率の向上が図れるので、ステンシルバッファへの1回のアクセスで転送するデータ量に応じてフレームバッファへの1回のアクセスで転送するデータ量を変更するような制御が不要となるので、制御の簡素化を図ることができる。
本構成によれば、ステンシルデータ読み出し部が、第1の画像に対して縦方向に第1のアクセスパターンを移動させていく形でステンシルバッファにアクセスし、フレームデータ書き込み部が、第2の画像に対して縦方向に第2のアクセスパターンを移動させていく形でステンシルバッファにアクセスする場合において、ステンシルバッファへの1回のアクセスで読みだすデータの大きさに対するフレームバッファへの1回のアクセスで書き込むデータの大きさの関係を固定としながらもアクセス効率の向上が図れるので、ステンシルバッファへの1回のアクセスで転送するデータ量に応じてフレームバッファに対して一度のアクセスするデータ量とを変更するような制御が不要となるので、制御の簡素化を図ることができる。
本構成によれば、フレームデータ書き込み部が、一度にアクセスするフレームデータの大きさを縮小することができるので、処理速度の向上を図ることができる。
本構成によれば、アンチエイリアスパターンを予めパターン記憶手段に記憶しておくだけで、アンチエイリアスパターンの変更に対応することができるので、アンチエイリアスパターンの変更に伴うアクセス効率の低下を抑制することができる。
・ 概要
本実施の形態に係るグラフィクス描画装置1000は、例えば、図1(a)に示すように、ベクター画像G20の輪郭線上の複数の点の座標データから構成されるベクターデータから図1(b)に示すような高解像度のラスタ画像G1を生成し、当該ラスタ画像G21を解像度変換することにより、図1(c)に示すようなラスタ画像G1よりも低解像度のラスタ画像G22を生成する。以下、ベクター画像を表すベクターデータから生成される高解像度のラスタ画像を第1の画像とし、第1の画像から解像度変換を施して生成されるより低解像度のラスタ画像を第2の画像として説明する。
<2>構成
本実施の形態に係るグラフィクス描画装置1000の構成を図2に示す。
<2−1>バッファ
入力データバッファ1006は、2次元形状等を表すベクターデータを記憶している。ここで、ベクターデータは、図3(a),(b)に示すように、直線や曲線から構成されるベクター画像を示す。また、入力データバッファ1006には、第1の画像に対する第2の画像の解像度の比の分だけ、あらかじめ拡大したベクター画像を表すベクターデータが記憶されている。
<2−2>処理装置
<2−2−1>ベクターデータ入力部
ベクターデータ入力部1001は、入力データバッファ1006に記憶されているベクター画像を表すベクターデータを読み込む。ここで、ベクターデータは、図3(a)に示すように、線分を構成する第1の画像を表すものである場合、当該線分の両端2点の座標データ(例えば、点Aと点Bの座標データ、点Cと点Dの座標データ)から構成される。
ベクターデータ入力部1001は、例えば、データ形式の浮動小数点形式や固定小数点形式等から整数形式への変換、第1の画像上における座標系(相対座標系)から第2の画像上における座標系(絶対座標系)への変換、直線や曲線等により構成される第1の画像の平行移動、拡大、縮小、変形等を行うことができる。
<2−2−2>曲線分割部
曲線分割部1002は、ベクターデータが表す曲線を複数の線分に分割する処理を行う。具体的には、曲線分割部1002は、曲線や楕円上にある複数の点のうち互いに隣接する2点同士を結ぶ線分の集合を表す線分データを生成する処理を行う。
<2−2−3>エッジ処理部
エッジ処理部1003は、図形等を構成する第1の画像のうち輪郭線部分を作成する処理を行う。この輪郭線部分を作成する処理では、まず、ステンシルバッファ1007に記憶されている全ての第1の画素情報(ステンシル値)を“0”に設定する。
<2−2−4>塗り潰し処理部
塗り潰し処理部1004は、図4(b)に示すように、第1の画像を構成する多角形(図4(b)の場合は4角形)の輪郭線の内側に位置する各画素のステンシル値を全て0以外の値(図4(b)に示した例では、“1”)に設定する、いわゆる塗り潰す処理を行う。
例えば、図5(a)に示すように、第1の画像G1を構成する複数のラインのうち上から6番目のラインL6を塗り潰す場合、当該ラインの左端に位置する画素Px61のステンシル値“0”と、ラインL6の左端から2番目に位置する画素px62のステンシル値“+1”とを加算して得られた値“+1”で、画素px62のステンシル値“0”を“+1”に書き換える(図5(b)参照)。
<2−2−5>フレームデータ生成部
フレームデータ生成部1013は、塗り潰し処理部1004から入力されるステンシルデータの一部から、第2の画素情報を生成する。
<2−2−6>アクセスパターン設定部
アクセスパターン設定部1005は、第1のアクセスパターンとアンチエイリアスパターンとに基づいて、フレームバッファ1008に対して、1回にアクセスする複数の第2の画素情報に対応する画素の配置パターンを示す第2のアクセスパターンを設定する。
<2−2−7>フレームデータ書き込み部および描画部
フレームデータ書き込み部1014は、フレームデータ生成部1013から入力される複数の第2の画素情報を少なくとも第2のアクセスパターンに相当する分だけ一時的に保持しておくことができる第2の画素情報保持手段(図示せず)を有する。なお、第2の画素情報保持手段は、例えば、主記憶装置上の一部の記憶領域やレジスタ等で実現されている。
<2−3>その他
パターン記憶部1009は、レジスタの集合からなり、第1のアクセスパターンに関する情報と、アンチエイリアスパターンに関する情報とをレジスタ毎に保持している。例えば、第1のアクセスパターンに関する情報として、第1の画像における縦4画素×横4画素のブロック形状の内側にある複数の画素に対応するステンシルデータの一部にアクセスすることを示す情報を保持する。
<3>動作
以下、本実施の形態の動作について説明する。
<3−1>全体動作
本実施の形態に係るグラフィクス描画装置の全体動作について図16に基づいて説明する。
<3−2>第2のアクセスパターンの設定動作
次に、本実施の形態に係るグラフィクス描画装置1000の第2のアクセスパターンの設定を行うサブルーチンを図17に基づいて説明する。
<3−3>フレームデータ処理における動作
本実施の形態に係るグラフィクス描画装置1000のフレームデータの一部の生成およびフレームデータの書き込み処理(フレームデータ処理)を行うサブルーチンを図18に基づいて説明する。
<実施の形態2>
以下、本実施の形態について説明する。なお、動作は実施の形態1と同様なので説明を省略する。
本実施の形態のグラフィクス描画装置1000は、実施の形態1の構成と略同様であって、エッジ処理部1003、塗り潰し処理部1004、フレームデータ生成部1013、アクセスパターン設定部1005およびフレームデータ書き込み部1014の機能のみが相違する。
<実施の形態3>
以下、本実施の形態について説明する。
<1>構成
本実施の形態のグラフィクス描画装置1000は、実施の形態1の構成と略同様であって、アクセスパターン設定部1005の機能およびフレームバッファ1008が相違する。なお、アクセスパターン設定部1005は、実施の形態1と同様に、処理装置1020が適宜のプログラムを実行することにより実現されている。
ここで、図21に示すように、第1のアクセスパターンが、縦方向の画素数を2N、横方向の画素数を2K(ブロック形状又は直線形状)に設定され、アンチエイリアスパターンが、縦方向の画素数を2M、横方向の画素数を2Jに設定されている場合、アクセスパターン設定部1005が、第2のアクセスパターンを縦方向の画素数を2N−M、横方向の画素数を2K−J(ブロック形状又は直線形状)に設定する。ここで、N≧M、且つ、K≧Jの条件が成立している。
図24(a)に示すように、第1のアクセスパターンが縦4画素×横4画素、アンチエイリアスパターンが縦4画素×横4画素に設定されているとすると、第2のアクセスパターンを縦1画素×横16画素に設定するとともに、フレームバッファ1008にアクセスする際のメモリバンド幅を1画素分に設定する。
図24(c)に示すように、第1のアクセスパターンが縦4画素×横4画素、アンチエイリアスパターンが縦4画素×横2画素に設定されているとすると、第2のアクセスパターンを縦1画素×横16画素に設定するとともに、フレームバッファ1008へアクセスする際のメモリバンド幅を2画素分に設定する。
結局、本実施の形態では、フレームデータ書き込み処理において、フレームデータ生成部1013がステンシルバッファ1007への1回のアクセスで読み出したステンシルデータの一部からフレームデータ生成部1013が生成した複数の第2の画素情報に相当する大きさに合わせて、フレームデータ書き込み部1014が、フレームバッファ1008に対する1回のアクセスでフレームバッファ1008に書き込む際のメモリバンド幅を変更することができるので、実施の形態1および2のようにフレームデータ書き込み部1014に第2の画素情報保持手段(図示せず)を設ける必要がなくなる。
<3>動作
本実施の形態のグラフィクス描画装置1000は、実施の形態1と略同様であり、第2のアクセスパターンを設定するサブルーチンおよびフレームデータの一部の生成およびフレームデータの書き込みを行うフレームデータ処理のサブルーチンが実施の形態1と相違する。以下、第2のアクセスパターンの設定を行うサブルーディンおよびフレームデータの一部の生成およびフレームデータの書き込みを行うフレームデータ処理のサブルーディンについて説明する。
<3−1>第2のアクセスパターンの設定動作
次に、本実施の形態に係るグラフィクス描画装置1000の第2のアクセスパターンの設定を行うサブルーチンを図25に基づいて説明する。
次に、第1のアクセスパターンにおける縦方向の画素数2Nをアンチエイリアスパターンの縦方向の画素数2Mで除する演算を行い、算出された画素数2N−Mを第2のアクセスパターンにおける縦方向の画素数に設定するとともに(ステップS432)、第1のアクセスパターンにおける縦方向の画素数2Nをアンチエイリアスパターンの縦方向の画素数2Mで除する演算を行い、算出された画素数2N−Mを第2のアクセスパターンにおける縦方向の画素数に設定する(ステップS442)。
<3−2>フレームデータ処理における動作
次に、本実施の形態に係るグラフィクス描画装置1000のフレームデータの一部の生成およびフレームデータの書き込み処理を行うフレームデータ処理のサブルーチンを図26に基づいて説明する。
<変形例>
(1)前述の実施の形態1乃至3では、入力データバッファ1006、ステンシルバッファ1007、フレームバッファ1008は、物理的に異なるメモリで構成されている例について説明したが、これらは物理的に同一のメモリで構成されていて、異なる記憶領域に配置されてなるものであってもよい。
これによれば、処理装置1020のメモリへのアクセスが競合することによって生じるレイテンシの増加を抑制することができる。
(2)前述の実施の形態1乃至3では、ステンシルバッファ1007とフレームバッファ1008とが、物理的に別個のDRAMから構成される例について説明したが、これに限定されるものではなく、例えば、可変バースト長機能を有する1つのDRAMを用い、当該DRAMの中にステンシルバッファ1007として用いる記憶領域と、フレームバッファ1008として用いる記憶領域を設けてなる構成とし、処理装置1020がステンシルバッファ1007として用いる記憶領域にアクセスする際のバースト長と、フレームバッファ1008として用いる記憶領域にアクセスする際のバースト長を変更する構成としてもよい。
(3)前述の実施の形態1乃至3では、曲線分割部1002が、ベクターデータから、点と点を結ぶ線分を生成する例について説明したが、これに限定されるものではなく、例えば、ベクター画像を表すベクターデータを、第1の画像の解像度レベルで互いに隣接した点の集合から構成される点データに変換する機能を有するものであっても良い。
(4)前述の実施の形態1乃至3におけるエッジ処理では、エッジを構成する線分の描画方向とステンシル値に加算する値との関係を、第1の画像に対してY軸の正の方向に線分を描画する場合、ステンシル値に+1(または、+1より大きい正の整数)を加算するように設定した例について説明したが、これに限定されるものではなく、例えば、第1の画像に対してY軸の正の方向に線分を描画する場合、ステンシル値に−1(または、−1より小さい負の整数)を加算するように設定したものであってもよい。
(5)前述の実施の形態1乃至3における塗り潰し処理では、処理装置1020が、ステンシルバッファ1007に対する一度のアクセス要求で、第1の画像の一部を構成する縦8画素×横8画素に対応するステンシルデータが格納された記憶領域にアクセスし、当該複数の画素に対応するステンシルデータの書き換えを行うと同時に、その都度、ステンシル値をフレームデータに出力する例について説明したが、これに限定されるものではなく、塗り潰し処理において、ステンシルデータの書き換えを実際には行わず、フレームデータ生成部1013にステンシル値を出力するだけであってもよい。
(6)前述の実施の形態1および2では、入力データバッファ1006には、第1の画像の解像度に対する第2の画像の解像度の比の分だけ、あらかじめ拡大したベクター画像を表すベクターデータが記憶されている例について説明したが、これに限定されるものではなく、例えば、ベクターデータ入力部1001にベクターデータが入力されると、ベクターデータ入力部1001が、第1の画像の解像度に対する第2の画像の解像度の比の分だけ拡大したベクター画像を表すベクターデータを生成する構成であってもよい。
(7)前述の実施の形態1乃至3では、第2の画像よりも解像度が高い第1の画像を生成するために、入力データバッファ1006には、あるベクター画像を第1の画像に対する第2の画像の解像度の比の分だけ、あらかじめ拡大したベクター画像を表すベクターデータが記憶されている例について説明したが、これに限定されるものではなく、例えば、エッジ処理部1003や塗り潰し処理部1004が、解像度の比の分だけ拡大したベクター画像を表すベクターデータを生成するとともに、当該ベクターデータに基づいてステンシルデータを生成してステンシルバッファ1007に記憶させるように構成されてなるものであってもよい。
(8)前述の実施の形態1乃至3では、第1のアクセスパターンが、縦方向の画素数をC1×2N、横方向の画素数をC2×2K(C1、C2は正の整数)に設定されてなるものであってもよい。この場合、アンチエイリアスパターンが、縦方向の画素数を2M、横方向の画素数を2Jに設定される場合、第1のアクセスパターン(縦C1・2N画素×横C2・2K画素)の中に、アンチエイリアスパターン(縦2M画素×横2J画素)が、縦方向にC1・2N−M組、横方向にC2・2K−J組だけ入ることになるので、ステンシルバッファ1007へのアクセス効率を向上させることができる。
(9)前述の実施の形態1乃至3では、ユーザがパターン入力部1012により1つのアンチエイリアスパターンをパターン記憶部1009に記憶する例について説明したが、これに限定されるものではなく、パターン記憶部1009に予め、図27に示すような、パターン管理テーブルTが記憶されてなるものであってもよい。ここで、アクセスパターン設定部1005は、パターン管理テーブルTを参照して、フレームデータ書き込み部1014の第2のアクセスパターンを変更するようにしてもよい。例えば、第1のアクセスパターンが「縦8画素×横8画素のブロック形状」であり、アンチエイリアスパターンが「縦4画素×横4画素」である場合には、アクセスパターン設定部1005は、パターン管理テーブルTの対応する識別IDを参照して、第2のアクセスパターンを「縦2画素×横2画素のブロック形状」に設定する。また、第1のアクセスパターンが「縦8画素×横8画素のブロック形状」であり、アンチエイリアスパターンが「縦4画素×横4画素」である場合には、アクセスパターン設定部1005は、パターン管理テーブルを参照して、第2のアクセスパターンを「縦2画素×横2画素のブロック形状」に設定する。
また、前述の実施の形態1乃至3のグラフィクス描画装置では、第2の画像の解像度を高くすればエイリアシングの抑制効果が高くなるが、フレームデータの大きさが増加するので、フレームバッファ1008へのフレームデータの書き込み処理に時間を要してしまい、グラフィクス描画装置全体の処理速度が低下してしまう。一方、第2の画像の解像度を低くすればフレームデータの大きさが小さくなるので、フレームバッファ1008へのフレームデータの書き込み処理に要する時間が短縮され、グラフィクス描画装置全体の処理速度は向上するが、第2の画像の解像度が低下するのでエイリアシングの抑制効果が低下してしまう。即ち、エイリアシングの抑制効果とグラフィクス描画装置全体の処理速度の向上とはトレードオフの関係にある。
<補足>
本実施の形態のグラフィクス描画装置は、典型的には半導体集積回路であるLSIとして実現される。これらは個別に1チップ化されてもよいし、一部またはすべてを含むように1チップ化されても良い。ここではLSIとしたが、集積度の違いにより、IC、システムLSI、スーパーLSI、ウルトラLSIと呼称されることもある。
Programmable Gate Array)や、LSI内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用しても良い。
1001 ベクターデータ入力部
1002 曲線分割部
1003 エッジ処理部
1004 塗り潰し処理部(ステンシルデータ読み出し部)
1005 アクセスパターン設定部
1006 入力データバッファ
1007 ステンシルバッファ
1008 フレームバッファ
1009 パターン記憶部
1010 描画部
1012 パターン設定部
1013 フレームデータ生成部
1014 フレームデータ書き込み部
1015 ディスプレイ
T パターン管理テーブル
Claims (12)
- 第1の画像を構成する各画素の第1の画素情報よりなるステンシルデータを記憶できるステンシルバッファと、前記第1の画像よりも解像度の低い第2の画像を構成する各画素の第2の画素情報よりなるフレームデータを記憶できるフレームバッファと、前記フレームデータをディスプレイに描画する描画部とを備えるグラフィクス描画装置であって、
前記ステンシルバッファに対して、1回にアクセスする複数の前記第1の画素情報に対応する第1のアクセスパターンに従って、1回以上アクセスを行って前記ステンシルデータの一部を読み出すステンシルデータ読み出し部と、
前記第1のアクセスパターンと前記第2の画素情報の生成に使用されるアンチエイリアスパターンとに従って、前記ステンシルデータの一部から所定の画素数に対応する前記第2の画素情報よりなる前記フレームデータの一部を生成するフレームデータ生成部と、
前記第1のアクセスパターンと前記アンチエイリアスパターンとに基づいて、前記フレームバッファに対して、1回にアクセスする複数の前記第2の画素情報に対応する第2のアクセスパターンを設定するアクセスパターン設定部と、
前記フレームデータ生成部が、前記第2のアクセスパターンに相当する複数の前記第2の画素情報を生成すると、前記フレームバッファに対して、前記第2のアクセスパターンに従って、前記フレームデータのうち複数の前記第2の画素情報に相当するデータを書き込むフレームデータ書き込み部と
を備えることを特徴とするグラフィクス描画装置。 - 前記第1のアクセスパターンは、縦方向の画素数がA個(ただし、Aは2以上の整数)、横方向の画素数がB個(ただし、Bは2以上の整数)であることを特徴とする請求項1記載のグラフィックス描画装置。
- 前記Aは、2N×P(ただし、NおよびPは1以上の整数)であり、且つ前記Bは、2K×Q(ただし、KおよびQは1以上の整数)であり、
前記アンチエイリアスパターンは、縦方向の画素数が2M、横方向の画素数が2J(ただし、MおよびJは1以上の整数であり、MまたはJのいずれか一方が2以上であり、N≧M、且つ、K≧J)であり、
前記第2のアクセスパターンは、縦方向の画素数を2N-MのP×R倍(ただし、Rは1以上の整数)、横方向の画素数を2K-JのQ×S倍(ただし、Sは1以上の整数)に設定されてなる
ことを特徴とする請求項2記載のグラフィックス描画装置。 - 前記Pおよび前記Qは、1であり、
前記Rは、1であり、且つ、前記Sは、2J+Mである
ことを特徴とする請求項3記載のグラフィックス描画装置。 - 前記Pおよび前記Qは、1であり、
前記Rは、2M+Jであり、且つ、前記Sは、1である
ことを特徴とする請求項3記載のグラフィックス描画装置。 - 前記P、前記Q、前記Rおよび前記Sは、1である
ことを特徴とする請求項3記載のグラフィックス描画装置。 - 前記アクセスパターン設定部は、前記第1のアクセスパターンと前記アンチエイリアスパターンと前記第2のアクセスパターンとに基づいて、前記フレームバッファへの1回分のアクセスに対する前記ステンシルバッファへのアクセス回数を設定することを特徴とする請求項4記載のグラフィクス描画装置。
- 前記アンチエイリアスパターンを記憶するパターン記憶手段を備えることを特徴とする請求項7記載のグラフィクス描画装置。
- コンピュータにより実現させるグラフィクス描画方法であって、
第1の画像を構成する各画素の第1の画素情報よりなるステンシルデータをステンシルバッファに記憶するステンシルデータ記憶ステップと、
前記第1の画像よりも解像度の低い第2の画像を構成する各画素の第2の画素情報よりなるフレームデータをフレームバッファに記憶するフレームデータ記憶ステップと、
前記ステンシルバッファに対して、1回にアクセスする複数の前記第1の画素情報に対応する第1のアクセスパターンに従って、1回以上アクセスを行って前記ステンシルデータの一部を読み出すステンシルデータ読み出しステップと、
前記第1のアクセスパターンと前記第2の画素情報の生成に使用されるアンチエイリアスパターンとに従って、前記ステンシルデータの一部から所定の画素数に対応する前記第2の画素情報よりなる前記フレームデータの一部を生成するフレームデータ生成ステップと、
前記第1のアクセスパターンと前記アンチエイリアスパターンとに基づいて、前記フレームバッファに対して、1回にアクセスする複数の前記第2の画素情報に対応する第2のアクセスパターンを設定するアクセスパターン設定ステップと、
前記フレームデータ生成ステップにより、前記第2のアクセスパターンに相当する複数の前記第2の画素情報が生成されると、前記フレームバッファに対して、前記第2のアクセスパターンに従って、前記フレームデータのうち複数の前記第2の画素情報に相当するデータを書き込むフレームデータ書き込みステップと、
前記フレームデータをディスプレイに描画する描画ステップと
を含むことを特徴とするグラフィクス描画方法。 - グラフィクス描画処理をコンピュータにより実現させるグラフィクス描画プログラムであって、前記グラフィクス描画処理は、
第1の画像を構成する各画素の第1の画素情報よりなるステンシルデータをステンシルバッファに記憶するステンシルデータ記憶ステップと、
前記第1の画像よりも解像度の低い第2の画像を構成する各画素の第2の画素情報よりなるフレームデータをフレームバッファに記憶するフレームデータ記憶ステップと、
前記ステンシルバッファに対して、1回にアクセスする複数の前記第1の画素情報に対応する第1のアクセスパターンに従って、1回以上アクセスを行って前記ステンシルデータの一部を読み出すステンシルデータ読み出しステップと、
前記第1のアクセスパターンと前記第2の画素情報の生成に使用されるアンチエイリアスパターンとに従って、前記ステンシルデータの一部から所定の画素数に対応する前記第2の画素情報よりなるフレームデータの一部を生成するフレームデータ生成ステップと、
前記第1のアクセスパターンと前記アンチエイリアスパターンとに基づいて、前記フレームバッファに対して、1回にアクセスする複数の前記第2の画素情報に対応する第2のアクセスパターンを設定するアクセスパターン設定ステップと、
前記フレームデータ生成ステップにより、前記第2のアクセスパターンに相当する複数の前記第2の画素情報が生成されると、前記フレームバッファに対して、前記第2のアクセスパターンに従って、前記フレームデータのうち複数の前記第2の画素情報に相当するデータを書き込むフレームデータ書き込みステップと、
前記フレームデータをディスプレイに描画する描画ステップと
を含むことを特徴とするグラフィクス描画プログラム。 - グラフィクス描画処理をコンピュータにより実現させるグラフィクス描画プログラムを記録した記録媒体であって、前記グラフィクス描画処理は、
第1の画像を構成する各画素の第1の画素情報よりなるステンシルデータをステンシルバッファに記憶するステンシルデータ記憶ステップと、
前記第1の画像よりも解像度の低い第2の画像を構成する各画素の第2の画素情報よりなるフレームデータをフレームバッファに記憶するフレームデータ記憶ステップと、
前記ステンシルバッファに対して、1回にアクセスする複数の前記第1の画素情報に対応する第1のアクセスパターンに従って、1回以上アクセスを行って前記ステンシルデータの一部を読み出すステンシルデータ読み出しステップと、
前記第1のアクセスパターンと前記第2の画素情報の生成に使用されるアンチエイリアスパターンとに従って、前記ステンシルデータの一部から所定の画素数に対応する前記第2の画素情報よりなる前記フレームデータの一部を生成するフレームデータ生成ステップと、
前記第1のアクセスパターンと前記アンチエイリアスパターンとに基づいて、前記フレームバッファに対して、1回にアクセスする複数の前記第2の画素情報に対応する第2のアクセスパターンを設定するアクセスパターン設定ステップと、
前記フレームデータ生成ステップにより、前記第2のアクセスパターンに相当する複数の前記第2の画素情報が生成されると、前記フレームバッファに対して、前記第2のアクセスパターンに従って、前記フレームデータのうち複数の前記第2の画素情報に相当するデータを書き込むフレームデータ書き込みステップと、
前記フレームデータをディスプレイに描画する描画ステップと
を含むことを特徴とするグラフィクス描画プログラムを記録した記録媒体。 - 第1の画像を構成する各画素の第1の画素情報よりなるステンシルデータを記憶できるステンシルバッファと、前記第1の画像よりも解像度の低い第2の画像を構成する各画素の第2の画素情報よりなるフレームデータを記憶できるフレームバッファと、前記フレームデータをディスプレイに描画する描画部とを備えるグラフィクス描画用集積回路であって、
前記ステンシルバッファに対して、1回にアクセスする複数の前記第1の画素情報に対応する第1のアクセスパターンに従って、1回以上アクセスを行って前記ステンシルデータの一部を読み出すステンシルデータ読み出し部と、
前記第1のアクセスパターンと前記第2の画素情報の生成に使用されるアンチエイリアスパターンとに従って、前記ステンシルデータの一部から所定の画素数に対応する前記第2の画素情報よりなる前記フレームデータの一部を生成するフレームデータ生成部と、
前記第1のアクセスパターンと前記アンチエイリアスパターンとに基づいて、前記フレームバッファに対して、1回にアクセスする複数の前記第2の画素情報に対応する第2のアクセスパターンを設定するアクセスパターン設定部と、
前記フレームデータ生成部が、前記第2のアクセスパターンに相当する複数の前記第2の画素情報を生成すると、前記フレームバッファに対して、前記第2のアクセスパターンに従って、前記フレームデータのうち複数の前記第2の画素情報に相当するデータを書き込むフレームデータ書き込み部と
を備えることを特徴とするグラフィクス描画用集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011514343A JP5443482B2 (ja) | 2009-05-21 | 2010-05-20 | グラフィクス描画装置、グラフィクス描画方法、グラフィクス描画プログラム、グラフィクス描画プログラムを記録した記録媒体、グラフィクス描画用集積回路 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009122869 | 2009-05-21 | ||
JP2009122869 | 2009-05-21 | ||
JP2011514343A JP5443482B2 (ja) | 2009-05-21 | 2010-05-20 | グラフィクス描画装置、グラフィクス描画方法、グラフィクス描画プログラム、グラフィクス描画プログラムを記録した記録媒体、グラフィクス描画用集積回路 |
PCT/JP2010/003410 WO2010134347A1 (ja) | 2009-05-21 | 2010-05-20 | グラフィクス描画装置、グラフィクス描画方法、グラフィクス描画プログラム、グラフィクス描画プログラムを記録した記録媒体、グラフィクス描画用集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010134347A1 JPWO2010134347A1 (ja) | 2012-11-08 |
JP5443482B2 true JP5443482B2 (ja) | 2014-03-19 |
Family
ID=43126038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011514343A Expired - Fee Related JP5443482B2 (ja) | 2009-05-21 | 2010-05-20 | グラフィクス描画装置、グラフィクス描画方法、グラフィクス描画プログラム、グラフィクス描画プログラムを記録した記録媒体、グラフィクス描画用集積回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8817034B2 (ja) |
JP (1) | JP5443482B2 (ja) |
CN (1) | CN102099834A (ja) |
WO (1) | WO2010134347A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10181214B2 (en) * | 2013-03-14 | 2019-01-15 | Google Llc | Smooth draping layer for rendering vector data on complex three dimensional objects |
US9299181B2 (en) * | 2013-08-28 | 2016-03-29 | Qualcomm Incorporated | Target independent stenciling in graphics processing |
US10061746B2 (en) * | 2014-09-26 | 2018-08-28 | Intel Corporation | Instruction and logic for a vector format for processing computations |
CN104463939B (zh) * | 2014-11-28 | 2018-07-24 | 苏州速显微电子科技有限公司 | 用于图形渲染的反走样方法和系统 |
US10410398B2 (en) * | 2015-02-20 | 2019-09-10 | Qualcomm Incorporated | Systems and methods for reducing memory bandwidth using low quality tiles |
US10163180B2 (en) * | 2015-04-29 | 2018-12-25 | Qualcomm Incorporated | Adaptive memory address scanning based on surface format for graphics processing |
CN108376417B (zh) * | 2016-10-21 | 2021-10-22 | 腾讯科技(深圳)有限公司 | 一种虚拟对象的显示调整方法及相关装置 |
CN111095294A (zh) * | 2017-07-05 | 2020-05-01 | 深视有限公司 | 深度视觉处理器 |
JP6939304B2 (ja) * | 2017-09-15 | 2021-09-22 | ブラザー工業株式会社 | 制御プログラム |
US11513847B2 (en) | 2020-03-24 | 2022-11-29 | Deep Vision Inc. | System and method for queuing commands in a deep learning processor |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005346605A (ja) * | 2004-06-07 | 2005-12-15 | Matsushita Electric Ind Co Ltd | アンチエイリアス描画方法およびこれを用いた描画装置 |
JP2007133466A (ja) * | 2005-11-08 | 2007-05-31 | Matsushita Electric Ind Co Ltd | 擬似アンチエリアス描画装置およびそれを実現する集積回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7505036B1 (en) * | 2004-07-30 | 2009-03-17 | 3Dlabs Inc. Ltd. | Order-independent 3D graphics binning architecture |
WO2006028093A1 (ja) * | 2004-09-06 | 2006-03-16 | Matsushita Electric Industrial Co., Ltd. | 画像生成装置および画像生成方法 |
JP4693660B2 (ja) | 2006-03-10 | 2011-06-01 | 株式会社東芝 | 描画装置、描画方法及び描画プログラム |
JP4806463B2 (ja) * | 2007-03-20 | 2011-11-02 | 富士通セミコンダクター株式会社 | 図形描画処理装置、および処理方法 |
-
2010
- 2010-05-20 JP JP2011514343A patent/JP5443482B2/ja not_active Expired - Fee Related
- 2010-05-20 CN CN2010800021351A patent/CN102099834A/zh active Pending
- 2010-05-20 US US13/003,352 patent/US8817034B2/en not_active Expired - Fee Related
- 2010-05-20 WO PCT/JP2010/003410 patent/WO2010134347A1/ja active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005346605A (ja) * | 2004-06-07 | 2005-12-15 | Matsushita Electric Ind Co Ltd | アンチエイリアス描画方法およびこれを用いた描画装置 |
JP2007133466A (ja) * | 2005-11-08 | 2007-05-31 | Matsushita Electric Ind Co Ltd | 擬似アンチエリアス描画装置およびそれを実現する集積回路 |
Also Published As
Publication number | Publication date |
---|---|
CN102099834A (zh) | 2011-06-15 |
US20110115813A1 (en) | 2011-05-19 |
JPWO2010134347A1 (ja) | 2012-11-08 |
US8817034B2 (en) | 2014-08-26 |
WO2010134347A1 (ja) | 2010-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5443482B2 (ja) | グラフィクス描画装置、グラフィクス描画方法、グラフィクス描画プログラム、グラフィクス描画プログラムを記録した記録媒体、グラフィクス描画用集積回路 | |
JP4280270B2 (ja) | 幾何プリミティブのインデックスを外す方法、ラスタ化装置、コンピュータ可読媒体 | |
US20060033745A1 (en) | Graphics engine with edge draw unit, and electrical device and memopry incorporating the graphics engine | |
JP2004078296A (ja) | 画像生成装置 | |
US5745739A (en) | Virtual coordinate to linear physical memory address converter for computer graphics system | |
KR20110074884A (ko) | 화상처리장치 및 화상처리방법 | |
JP2009099098A (ja) | コンピュータグラフィックス描画装置及び描画方法 | |
WO2013021525A1 (ja) | 画像処理装置、画像処理方法、プログラム、及び集積回路 | |
JP4492567B2 (ja) | 画像処理装置および画像処理方法、並びにプログラム | |
CN104796649A (zh) | 一种三维投影的方法及装置 | |
TWI395152B (zh) | 繪圖處理單元及處理邊框顏色資訊之方法 | |
JP2006065869A (ja) | 元の画像から拡大画像を作成することにより表示用に画像データを拡張する画像処理方法、表示用に画像データを拡張する画像処理装置、及び表示用に画像データを拡張するためのコンピュータ・システム | |
US20110122140A1 (en) | Drawing device and drawing method | |
JP2005332195A (ja) | テクスチャユニット、画像描画装置、テクセル転送方法 | |
JP5865696B2 (ja) | 画像処理装置 | |
JP2003308537A (ja) | 図形描画装置 | |
JP5658612B2 (ja) | 画像処理装置、画像処理システム及び画像処理方法 | |
KR20010095003A (ko) | 정점 데이터에 오프셋값을 가산하여 폴리곤을 묘화하는3차원 그래픽스 묘화 장치 및 그 방법 | |
JP3747859B2 (ja) | 画像処理装置およびその方法 | |
JP2003132347A (ja) | 画像処理装置 | |
JPH11316856A (ja) | 画像処理装置 | |
JP5310079B2 (ja) | 画像描画装置 | |
JP3971448B2 (ja) | 描画装置及び描画方法 | |
US6489967B1 (en) | Image formation apparatus and image formation method | |
KR20080097355A (ko) | 2의 비멱 텍스쳐 맵을 위한 좌표 산출 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131219 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5443482 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |