JP2004127093A - 画像処理装置および画像処理方法 - Google Patents
画像処理装置および画像処理方法 Download PDFInfo
- Publication number
- JP2004127093A JP2004127093A JP2002292547A JP2002292547A JP2004127093A JP 2004127093 A JP2004127093 A JP 2004127093A JP 2002292547 A JP2002292547 A JP 2002292547A JP 2002292547 A JP2002292547 A JP 2002292547A JP 2004127093 A JP2004127093 A JP 2004127093A
- Authority
- JP
- Japan
- Prior art keywords
- image
- image data
- memory
- data
- dma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims description 9
- 230000015654 memory Effects 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000012447 hatching Effects 0.000 description 2
- 101100436270 Mus musculus Astn1 gene Proteins 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Storing Facsimile Image Data (AREA)
- Image Processing (AREA)
- Bus Control (AREA)
- Image Input (AREA)
- Editing Of Facsimile Originals (AREA)
- Digital Computer Display Output (AREA)
Abstract
【課題】画像の一部を矩形に切り出して転送する処理をより高速に行う。
【解決手段】メモリ３２に格納された画像データから矩形領域を切り出す場合、ＤＭＡ制御回路４０は、データ転送を開始する先頭アドレスと読み出し幅を示す情報とをＤＭＡ装置３０にセットする。これらの情報に基づき、ＤＭＡ装置３０は、メモリ３２から切り出し画像の水平方向の１行分のデータを読み出す。読み出されたデータは、バス３１を介して処理回路４１に供給される。次に、ＤＭＡ制御回路４０は、切り出し画像の次の水平方向の１行の先頭アドレスをＤＭＡ装置３０にセットし、ＤＭＡ装置３０は、１行分の画像データをメモリ３２から読み出す。垂直方向の全ての行が読み出して、処理が終了する。メモリ３２からの画像データの読み出しを切り出し画像の１行毎に行うため、不要な領域の画像データを読み出すことなく、矩形領域の画像データが転送される。
【選択図】 図１
【解決手段】メモリ３２に格納された画像データから矩形領域を切り出す場合、ＤＭＡ制御回路４０は、データ転送を開始する先頭アドレスと読み出し幅を示す情報とをＤＭＡ装置３０にセットする。これらの情報に基づき、ＤＭＡ装置３０は、メモリ３２から切り出し画像の水平方向の１行分のデータを読み出す。読み出されたデータは、バス３１を介して処理回路４１に供給される。次に、ＤＭＡ制御回路４０は、切り出し画像の次の水平方向の１行の先頭アドレスをＤＭＡ装置３０にセットし、ＤＭＡ装置３０は、１行分の画像データをメモリ３２から読み出す。垂直方向の全ての行が読み出して、処理が終了する。メモリ３２からの画像データの読み出しを切り出し画像の１行毎に行うため、不要な領域の画像データを読み出すことなく、矩形領域の画像データが転送される。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、画像データから任意の矩形画像データを切り出す処理を効率的に行うようにした画像処理装置および画像処理方法に関する。
【０００２】
【従来の技術】
一般的に画像データは、画像の左上から右下に向けて、水平方向の順番で、メモリ上の連続的な空間に格納される。図４は、このような画像データのメモリ１０１への格納方法を概略的に示す。メモリ１０１において、画像１００の左上隅の先頭データを先頭アドレスとして、先頭データから水平方向に１ライン（１行）分のデータが順に格納される。続けて、先頭データの１行下のデータが１行分、画像１００の左側から右側に向けて、水平方向の順に格納される。以下同様にして、画像データが１行ずつ、画像１００の左側から右側に向けて水平方向の順に格納され、最終データが格納されたアドレスが、画像１００のメモリ空間１０１上での最終アドレスとされる。このようにして、メモリ１０１上の連続的な空間に、画像１００の画像データが格納される。
【０００３】
なお、メモリ１０１におけるアドレスの最小単位は、１６ビット単位、３２ビット単位など、メモリ１０１の仕様により異なる。
【０００４】
ところで、近年では、メモリのデータの入出力を、ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）転送を用いて行うことが一般的になっている。周知のように、ＤＭＡ転送では、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）とは別にＤＭＡコントローラが用意され、ＣＰＵからＤＭＡコントローラに対して処理が依頼されると、ＤＭＡコントローラにより、ＣＰＵの介在無しにＤＭＡ転送が開始される。
【０００５】
ここで、図５に一例が示されるように、原画像１１０の一部を矩形に切り出し、切り出された切り出し画像１１１の画像データを転送する場合について考える。この場合、例えばＤＭＡ転送の処理により、少なくとも切り出し画像１１１の先頭アドレスであるアドレスＡＳＴから、終了アドレスであるアドレスＡＥＤまでをメモリから読み出していた。
【０００６】
例えば、特許文献１に記載のイメージ切り出し装置では、メモリに格納された画像データから矩形領域を切り出す際に、切り出し位置のボトム位置までは、Ｘ軸方向の読み出しを繰り返し、データの無効部分では復号回路からのデータを無効とし、データの有効部分でのみ復号回路からのデータを有効とすることで、所望の領域のイメージデータを得ている。
【０００７】
【特許文献１】
特許第２８８８５３４号公報
【０００８】
【発明が解決しようとする課題】
このような、従来の画像データ転送方法では、例えば図５に斜線で示されるように、切り出し画像１１１以外の不要なデータ領域のデータまでメモリから読み出されてしまい、処理速度の低下を招いていたという問題点があった。
【０００９】
図５の例では、原画像１１０の画像データは、メモリ上の連続的な空間に原画像１１０の先頭データから終了データまで、画像の左上から右下に向かって、水平方向の順番で、各行が順に格納されている（図４参照）。したがって、アドレスＡＳＴおよびアドレスＡＥＤが指定されることで、メモリに格納されている原画像１１０のアドレスＡＳＴからアドレスＡＥＤまでの画像データが連続的に読み出される。これにより、切り出し画像１１１の矩形領域内のデータと共に、図５に斜線で示される不要データ領域のデータも読み出されてしまい、この不要データ領域のデータの読み出しに要する時間が無駄となっていた。
【００１０】
したがって、この発明の目的は、画像の一部を矩形に切り出して転送する処理をより高速に行うことができるような画像処理装置および画像処理方法を提供することにある。
【００１１】
【課題を解決するための手段】
この発明は、上述した課題を解決するために、メモリに記憶された画像データの一部を切り出して転送するようにした画像処理装置において、メモリから画像データを読み出す画像データ読み出し手段と、画像データ読み出し手段によるメモリからの画像データの読み出しを制御する制御手段とを有し、制御手段は、メモリに記憶された画像データの一部を切り出す際に、画像データを、切り出される画像の１行毎にメモリから読み出すように、画像データ読み出し手段を制御するようにしたことを特徴とする画像処理装置である。
【００１２】
また、この発明は、メモリに記憶された画像データの一部を切り出して転送する画像処理方法において、メモリに記憶された画像データの一部を切り出す際に、画像データを、切り出される画像の１行分毎にメモリから読み出すことを特徴とする画像処理方法である。
【００１３】
上述したように、この発明は、メモリに記憶された画像データの一部を切り出す際に、画像データを、切り出される画像の１行毎にメモリから読み出すように制御しているため、原画像の一部を切り出して転送する際に、不要な領域のデータを転送することなく、所望の切り出し画像の画像データを転送することができる。
【００１４】
【発明の実施の形態】
以下、この発明の実施の一形態について説明する。この発明では、画像の一部を矩形に切り出して転送する際に、転送される画像データの１行毎にデータ転送を制御する。より具体的には、例えば、転送される画像データの１行毎に、原画像から切り出される切り出し画像の、メモリ上での先頭アドレス情報と読み出し幅（切り出し画像の幅）情報とを与える。これにより、原画像の一部が切り出された切り出し画像データの転送を、不要なデータを転送することなく行うことができる。
【００１５】
図１は、この発明の実施の一形態による画像処理装置１の一例の構成を示す。この画像処理装置１は、概略的には、それぞれデータバス幅の異なるバス１１（バスＡ）、バス２１（バスＢ）およびバス３１（バスＣ）に接続されたメモリ１３、２２および３２から読み出された画像データを、処理回路４１により拡大、縮小といった画像処理を施して、例えばＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）４３といった表示装置に表示させるようにしたものである。
【００１６】
例えば、バス１１、２１および３１は、それぞれデータバス幅が１６ビット、３２ビットおよび６４ビットとされる。バス１１は、例えばＣＰＵ１２およびＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１３が接続される。ＣＰＵ１２は、例えば、画像処理装置１を構成する各部分とコマンドやデータなどのやりとりを行い、画像処理装置１の全体の動作を制御する。ＲＡＭ１３は、データバス幅が１６ビットであって、例えばＣＰＵ１２のワークメモリとして用いられる。
【００１７】
バス２１は、例えば、データバス幅が３２ビットであるｅＤＲＡＭ（ｅｍｂｅｄｄｅｄ Ｄｙｎａｍｉｃ ＲＡＭ）２２が接続される。ｅＤＲＡＭ２２は、この画像処理装置１に内蔵されるＤＲＡＭである。バス３１は、例えば、データバス幅が６４ビットであるフラッシュメモリ３２が接続される。
【００１８】
バス１１、２１および３１には、それぞれ専用のＤＭＡ装置１０、２０および３０が接続される。これらＤＭＡ装置１０、２０および３０により、バス１１、２１および３１に接続された各メモリ１３、２２および３２に関するデータ転送がそれぞれ制御される。詳細は後述するが、このＤＭＡ装置１０、２０および３０によるデータ転送制御は、ＤＭＡ制御回路４０からＤＭＡ装置１０、２０および３０にそれぞれ供給される制御信号に基づきなされる。すなわち、各バス１１、２１および３１に接続されたメモリ１３、２２および３２のアクセス制御は、ＤＭＡ制御回路４０の制御信号に基づきなされる。
【００１９】
例えば、ＣＰＵ１２からＤＭＡ制御回路４０に対して、フラッシュメモリ３２に格納されている画像データを読み出すようなコマンドが与えられると、このコマンドに従い、ＤＭＡ制御回路４０から読み出すべき画像データのアドレス情報などが制御信号として出力され、ＤＭＡ装置３０に供給される。ＤＭＡ装置３０により、ＤＭＡ制御回路４０から供給された制御信号に基づきフラッシュメモリ３２がアクセスされ、画像データがバス３１を介して読み出される。読み出された画像データは、ＤＭＡ装置３０の制御により処理回路４１に転送される。
【００２０】
処理回路４１に転送された画像データは、例えばＣＰＵ１２から供給されたコマンドに基づき処理回路４１で拡大、縮小などの処理が施され、出力される。処理回路４１から出力された画像データは、ＬＣＤコントローラ４２によりＬＣＤ４３の駆動信号に変換され、ＬＣＤ４３に表示される。
【００２１】
なお、上述の画像処理装置１の構成において、バス１１、２１および３１、ＤＭＡ装置１０、２０および３０、ＤＭＡ制御回路４０、ならびに、処理回路４１は、例えば１個のＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）上に搭載される。
【００２２】
上述した、ＤＭＡ制御回路４０によるメモリのアクセス制御について、より詳細に説明する。ここでは、フラッシュメモリ３２に格納された画像データによる画像の一部を矩形に切り出して転送する場合について説明する。例えば、図２に一例が示されるように、フラッシュメモリ３２に格納された画像データによる原画像５０の一部を、切り出し画像５１として示されるように矩形に切り出す。このとき、切り出し画像５１に対応する画像データだけにアクセスし、不要な領域のデータにはアクセスしないように、フラッシュメモリ３２に対するアクセス制御を行う。
【００２３】
なお、ここでは、切り出し画像５１の指定は、切り出し画像５１の左上隅のデータに対応する、切り出し画像５１の全体の先頭アドレスであるアドレスＡＳＴ０と、切り出し画像５１の水平方向および垂直方向のサイズをそれぞれ示すサイズＨおよびサイズＶによりなされるものとする。また、原画像５０の水平方向のサイズＨＡＬＬ、ならびに、原画像５０の先頭アドレスおよび終了アドレス、すなわち、原画像５０の左上隅および右下隅のデータに対応するアドレスは、予め分かっているものとする。
【００２４】
図３は、この発明の実施の一形態による、画像５０から切り出し画像５１を切り出す一例の処理のフローチャートである。先ず、切り出し画像５１全体の先頭アドレスであるアドレスＡＳＴ０、サイズＨおよびサイズＶなどのデータがＤＭＡ制御回路４０にセットされる（ステップＳ１０）。これらのデータは、例えば図示されない外部のＣＰＵから供給される。ＣＰＵ１２から供給されるようにしてもよい。また、これらのデータと共に、メモリ１３、２２および３２のうちフラッシュメモリ３２を指定する情報も、ＤＭＡ制御回路４０に供給される。
【００２５】
ステップＳ１１で、ＤＭＡ制御回路４０からＤＭＡ装置３０に対して、次行の切り出し画像５１の先頭アドレスであるアドレスＡＳＴｎおよび転送サイズＨのデータが送信されると共に、フラッシュメモリ３２からのデータ転送の開始を指示するスタート信号が送信される。切り出し画像５１の第１行目の転送である場合は、アドレスＡＳＴｎとして、切り出し画像５１の全体の先頭アドレスであるアドレスＡＳＴ０が指定される。
【００２６】
ＤＭＡ装置３０では、先頭アドレスＡＳＴ０および転送サイズＨ、ならびに、スタート信号に従い、フラッシュメモリ３２に対してアクセスがなされ、フラッシュメモリ３２から、切り出し画像５１の１行目の画像データが読み出される。フラッシュメモリ３２のアドレスＡＳＴ０がＤＭＡ装置３０によりアクセスされ、サイズＨに対応するアドレスまで、アクセス単位毎に順次、画像データが読み出される。読み出された画像データは、バス３１を介して処理回路４１に転送される。サイズＨに対応するアドレスまで画像データが転送されることで、切り出し画像５１の１行分のデータ転送が終了される（ステップＳ１２）。
【００２７】
切り出し画像５１の１行分の画像データの転送が終了されると、ステップＳ１３で、ＤＭＡ装置３０からＤＭＡ制御回路４０に対して終了信号が送信される。この終了信号がＤＭＡ制御回路４０に受信されると、ＤＭＡ制御回路４０において、サイズＶ分のデータ転送が完了したか否かが判断される（ステップＳ１４）。若し、サイズＶ分のデータ転送が完了していると判断されれば、切り出し画像５１の画像データの転送が完了したとされ、一連の処理が終了される。
【００２８】
一方、サイズＶ分のデータ転送が完了していないと判断されれば、処理はステップＳ１１に戻される。このとき、ＤＭＡ制御回路４０により、次行の先頭アドレスであるアドレスＡＳＴ１が計算される。例えば、切り出し画像５１のｎ行目の先頭アドレスをアドレスＡＳＴｎとすると、次行の先頭アドレスであるアドレスＡＳＴ（ｎ＋１）は、このアドレスＡＳＴｎに、原画像５０の水平方向のサイズＨＡＬＬ分に対応するアドレス量を加えたものになる。
【００２９】
また、上述したステップＳ１４での、サイズＶ分の転送が終了したか否は、例えば、ステップＳ１４からステップＳ１１に戻されるループ処理の回数をカウントしたカウント値により判断することができる。
【００３０】
ここでは、フラッシュメモリ３２に格納された画像データから切り出し画像の画像データを転送する例について説明したが、この説明は、バス１１に接続されたＲＡＭ１３や、バス２１に接続されたｅＤＲＡＭ２２に格納された画像データから切り出し画像の画像データを転送する場合にも、同様にして適用することができる。
【００３１】
なお、ＤＭＡ制御回路４０の動作は、各ＤＭＡ装置１０、２０および３０に対して、画像データの読み出し幅を与える動作と、次に読み出す行の先頭アドレスを与える動作と、転送スタートを指示するスタート信号を与える動作とからなる。一方、この実施の一形態による画像処理装置１は、データバス幅の異なる３種類のバス１１、２１および３１と接続されており、バス１１、２１および３１毎に専用のＤＭＡ装置１０、２０および３０が設けられている。
【００３２】
ＤＭＡ装置１０、２０および３０のＤＭＡ制御回路４０に対するインターフェイスを、ＤＭＡ装置１０、２０および３０で共通としておくことで、ＤＭＡ装置１０、２０および３０で、ＤＭＡ制御回路４０を共有することができる。例えば、各ＤＭＡ装置１０、２０および３０間で、スタート信号およびアドレスの指定方法の仕様を共通化する。
【００３３】
ＤＭＡ制御回路４０は、加算器とレジスタから構成され、比較的回路規模が大きい。各ＤＭＡ装置１０、２０および３０でＤＭＡ制御回路４０を共有化することで、回路規模を削減できる。
【００３４】
また、ＤＭＡ制御回路４０側から見ると、ＤＭＡ制御回路４０と各ＤＭＡ装置１０、２０および３０とのインターフェイスが同一である。そのため、ＤＭＡ制御回路４０は、各ＤＭＡ装置１０、２０および３０に接続されるバス１１、２１および３１を等価的に扱うことができる。
【００３５】
接続されるバスの変更などの設計仕様変更が生じた場合も、変更されたバスに専用のＤＭＡ装置を設け、このＤＭＡ装置のインターフェイスを他のＤＭＡ装置のインターフェイスと共通とすることで、ＤＭＡ制御回路４０からの制御が可能である。そのため、設計変更に対する対応が容易であり、設計資産の再利用についても優位である。
【００３６】
【発明の効果】
以上説明したように、この発明は、原画像の一部を矩形に切り出して転送する際に、切り出された切り出し画像の１行毎の転送を制御している。これにより、必要な部分のデータだけを転送できるため、不要なデータ領域のデータを転送することなく所望の矩形領域を切り出すことができ、データ転送の高速化を図ることができる効果がある。
【００３７】
また、この発明では、切り出し画像から１行分のデータを読み出す機能と、当該機能を制御する制御機能とに分離している。そのため、データバス幅が異なる複数のメモリやバスに接続されているシステムに対してこの発明を適用することで、複数のメモリやバスの接続に対して制御機能を共有することができ、回路規模を削減することができる効果がある。
【００３８】
さらに、この発明では、画像データ読み出し手段に対してデータ転送を行うアドレスを指示するアドレス情報や、データ転送の開始を指示するスタート信号を送信する制御手段が設けられ、制御手段に対するインターフェイスが複数の画像データ読み出し手段間で共通とされている。そのため、制御手段においては、データバス幅が異なる複数のバスのそれぞれを等価的に扱うことができ、バスの変更などにも柔軟に対応可能であるという効果がある。またそのため、設計資産の再利用に適しているという効果がある。
【図面の簡単な説明】
【図１】この発明の実施の一形態による画像処理装置の一例の構成を示すブロック図である。
【図２】原画像の一部を矩形に切り出すことを説明するための略線図である。
【図３】この発明の実施の一形態による、画像から切り出し画像を切り出す一例の処理のフローチャートである。
【図４】画像データのメモリへの格納方法を概略的に示す略線図である。
【図５】従来技術により原画像の一部を矩形に切り出すことを説明するための略線図である。
【符号の説明】
１・・・画像処理装置、１０，２０，３０・・・ＤＭＡ装置、１１，２１，３１・・・バス、１２・・・ＣＰＵ、１３・・・ＲＡＭ、２２・・・ｅＤＲＡＭ、３２・・・フラッシュメモリ、４０・・・ＤＭＡ制御回路、４１・・・処理回路
【発明の属する技術分野】
この発明は、画像データから任意の矩形画像データを切り出す処理を効率的に行うようにした画像処理装置および画像処理方法に関する。
【０００２】
【従来の技術】
一般的に画像データは、画像の左上から右下に向けて、水平方向の順番で、メモリ上の連続的な空間に格納される。図４は、このような画像データのメモリ１０１への格納方法を概略的に示す。メモリ１０１において、画像１００の左上隅の先頭データを先頭アドレスとして、先頭データから水平方向に１ライン（１行）分のデータが順に格納される。続けて、先頭データの１行下のデータが１行分、画像１００の左側から右側に向けて、水平方向の順に格納される。以下同様にして、画像データが１行ずつ、画像１００の左側から右側に向けて水平方向の順に格納され、最終データが格納されたアドレスが、画像１００のメモリ空間１０１上での最終アドレスとされる。このようにして、メモリ１０１上の連続的な空間に、画像１００の画像データが格納される。
【０００３】
なお、メモリ１０１におけるアドレスの最小単位は、１６ビット単位、３２ビット単位など、メモリ１０１の仕様により異なる。
【０００４】
ところで、近年では、メモリのデータの入出力を、ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）転送を用いて行うことが一般的になっている。周知のように、ＤＭＡ転送では、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）とは別にＤＭＡコントローラが用意され、ＣＰＵからＤＭＡコントローラに対して処理が依頼されると、ＤＭＡコントローラにより、ＣＰＵの介在無しにＤＭＡ転送が開始される。
【０００５】
ここで、図５に一例が示されるように、原画像１１０の一部を矩形に切り出し、切り出された切り出し画像１１１の画像データを転送する場合について考える。この場合、例えばＤＭＡ転送の処理により、少なくとも切り出し画像１１１の先頭アドレスであるアドレスＡＳＴから、終了アドレスであるアドレスＡＥＤまでをメモリから読み出していた。
【０００６】
例えば、特許文献１に記載のイメージ切り出し装置では、メモリに格納された画像データから矩形領域を切り出す際に、切り出し位置のボトム位置までは、Ｘ軸方向の読み出しを繰り返し、データの無効部分では復号回路からのデータを無効とし、データの有効部分でのみ復号回路からのデータを有効とすることで、所望の領域のイメージデータを得ている。
【０００７】
【特許文献１】
特許第２８８８５３４号公報
【０００８】
【発明が解決しようとする課題】
このような、従来の画像データ転送方法では、例えば図５に斜線で示されるように、切り出し画像１１１以外の不要なデータ領域のデータまでメモリから読み出されてしまい、処理速度の低下を招いていたという問題点があった。
【０００９】
図５の例では、原画像１１０の画像データは、メモリ上の連続的な空間に原画像１１０の先頭データから終了データまで、画像の左上から右下に向かって、水平方向の順番で、各行が順に格納されている（図４参照）。したがって、アドレスＡＳＴおよびアドレスＡＥＤが指定されることで、メモリに格納されている原画像１１０のアドレスＡＳＴからアドレスＡＥＤまでの画像データが連続的に読み出される。これにより、切り出し画像１１１の矩形領域内のデータと共に、図５に斜線で示される不要データ領域のデータも読み出されてしまい、この不要データ領域のデータの読み出しに要する時間が無駄となっていた。
【００１０】
したがって、この発明の目的は、画像の一部を矩形に切り出して転送する処理をより高速に行うことができるような画像処理装置および画像処理方法を提供することにある。
【００１１】
【課題を解決するための手段】
この発明は、上述した課題を解決するために、メモリに記憶された画像データの一部を切り出して転送するようにした画像処理装置において、メモリから画像データを読み出す画像データ読み出し手段と、画像データ読み出し手段によるメモリからの画像データの読み出しを制御する制御手段とを有し、制御手段は、メモリに記憶された画像データの一部を切り出す際に、画像データを、切り出される画像の１行毎にメモリから読み出すように、画像データ読み出し手段を制御するようにしたことを特徴とする画像処理装置である。
【００１２】
また、この発明は、メモリに記憶された画像データの一部を切り出して転送する画像処理方法において、メモリに記憶された画像データの一部を切り出す際に、画像データを、切り出される画像の１行分毎にメモリから読み出すことを特徴とする画像処理方法である。
【００１３】
上述したように、この発明は、メモリに記憶された画像データの一部を切り出す際に、画像データを、切り出される画像の１行毎にメモリから読み出すように制御しているため、原画像の一部を切り出して転送する際に、不要な領域のデータを転送することなく、所望の切り出し画像の画像データを転送することができる。
【００１４】
【発明の実施の形態】
以下、この発明の実施の一形態について説明する。この発明では、画像の一部を矩形に切り出して転送する際に、転送される画像データの１行毎にデータ転送を制御する。より具体的には、例えば、転送される画像データの１行毎に、原画像から切り出される切り出し画像の、メモリ上での先頭アドレス情報と読み出し幅（切り出し画像の幅）情報とを与える。これにより、原画像の一部が切り出された切り出し画像データの転送を、不要なデータを転送することなく行うことができる。
【００１５】
図１は、この発明の実施の一形態による画像処理装置１の一例の構成を示す。この画像処理装置１は、概略的には、それぞれデータバス幅の異なるバス１１（バスＡ）、バス２１（バスＢ）およびバス３１（バスＣ）に接続されたメモリ１３、２２および３２から読み出された画像データを、処理回路４１により拡大、縮小といった画像処理を施して、例えばＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）４３といった表示装置に表示させるようにしたものである。
【００１６】
例えば、バス１１、２１および３１は、それぞれデータバス幅が１６ビット、３２ビットおよび６４ビットとされる。バス１１は、例えばＣＰＵ１２およびＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１３が接続される。ＣＰＵ１２は、例えば、画像処理装置１を構成する各部分とコマンドやデータなどのやりとりを行い、画像処理装置１の全体の動作を制御する。ＲＡＭ１３は、データバス幅が１６ビットであって、例えばＣＰＵ１２のワークメモリとして用いられる。
【００１７】
バス２１は、例えば、データバス幅が３２ビットであるｅＤＲＡＭ（ｅｍｂｅｄｄｅｄ Ｄｙｎａｍｉｃ ＲＡＭ）２２が接続される。ｅＤＲＡＭ２２は、この画像処理装置１に内蔵されるＤＲＡＭである。バス３１は、例えば、データバス幅が６４ビットであるフラッシュメモリ３２が接続される。
【００１８】
バス１１、２１および３１には、それぞれ専用のＤＭＡ装置１０、２０および３０が接続される。これらＤＭＡ装置１０、２０および３０により、バス１１、２１および３１に接続された各メモリ１３、２２および３２に関するデータ転送がそれぞれ制御される。詳細は後述するが、このＤＭＡ装置１０、２０および３０によるデータ転送制御は、ＤＭＡ制御回路４０からＤＭＡ装置１０、２０および３０にそれぞれ供給される制御信号に基づきなされる。すなわち、各バス１１、２１および３１に接続されたメモリ１３、２２および３２のアクセス制御は、ＤＭＡ制御回路４０の制御信号に基づきなされる。
【００１９】
例えば、ＣＰＵ１２からＤＭＡ制御回路４０に対して、フラッシュメモリ３２に格納されている画像データを読み出すようなコマンドが与えられると、このコマンドに従い、ＤＭＡ制御回路４０から読み出すべき画像データのアドレス情報などが制御信号として出力され、ＤＭＡ装置３０に供給される。ＤＭＡ装置３０により、ＤＭＡ制御回路４０から供給された制御信号に基づきフラッシュメモリ３２がアクセスされ、画像データがバス３１を介して読み出される。読み出された画像データは、ＤＭＡ装置３０の制御により処理回路４１に転送される。
【００２０】
処理回路４１に転送された画像データは、例えばＣＰＵ１２から供給されたコマンドに基づき処理回路４１で拡大、縮小などの処理が施され、出力される。処理回路４１から出力された画像データは、ＬＣＤコントローラ４２によりＬＣＤ４３の駆動信号に変換され、ＬＣＤ４３に表示される。
【００２１】
なお、上述の画像処理装置１の構成において、バス１１、２１および３１、ＤＭＡ装置１０、２０および３０、ＤＭＡ制御回路４０、ならびに、処理回路４１は、例えば１個のＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）上に搭載される。
【００２２】
上述した、ＤＭＡ制御回路４０によるメモリのアクセス制御について、より詳細に説明する。ここでは、フラッシュメモリ３２に格納された画像データによる画像の一部を矩形に切り出して転送する場合について説明する。例えば、図２に一例が示されるように、フラッシュメモリ３２に格納された画像データによる原画像５０の一部を、切り出し画像５１として示されるように矩形に切り出す。このとき、切り出し画像５１に対応する画像データだけにアクセスし、不要な領域のデータにはアクセスしないように、フラッシュメモリ３２に対するアクセス制御を行う。
【００２３】
なお、ここでは、切り出し画像５１の指定は、切り出し画像５１の左上隅のデータに対応する、切り出し画像５１の全体の先頭アドレスであるアドレスＡＳＴ０と、切り出し画像５１の水平方向および垂直方向のサイズをそれぞれ示すサイズＨおよびサイズＶによりなされるものとする。また、原画像５０の水平方向のサイズＨＡＬＬ、ならびに、原画像５０の先頭アドレスおよび終了アドレス、すなわち、原画像５０の左上隅および右下隅のデータに対応するアドレスは、予め分かっているものとする。
【００２４】
図３は、この発明の実施の一形態による、画像５０から切り出し画像５１を切り出す一例の処理のフローチャートである。先ず、切り出し画像５１全体の先頭アドレスであるアドレスＡＳＴ０、サイズＨおよびサイズＶなどのデータがＤＭＡ制御回路４０にセットされる（ステップＳ１０）。これらのデータは、例えば図示されない外部のＣＰＵから供給される。ＣＰＵ１２から供給されるようにしてもよい。また、これらのデータと共に、メモリ１３、２２および３２のうちフラッシュメモリ３２を指定する情報も、ＤＭＡ制御回路４０に供給される。
【００２５】
ステップＳ１１で、ＤＭＡ制御回路４０からＤＭＡ装置３０に対して、次行の切り出し画像５１の先頭アドレスであるアドレスＡＳＴｎおよび転送サイズＨのデータが送信されると共に、フラッシュメモリ３２からのデータ転送の開始を指示するスタート信号が送信される。切り出し画像５１の第１行目の転送である場合は、アドレスＡＳＴｎとして、切り出し画像５１の全体の先頭アドレスであるアドレスＡＳＴ０が指定される。
【００２６】
ＤＭＡ装置３０では、先頭アドレスＡＳＴ０および転送サイズＨ、ならびに、スタート信号に従い、フラッシュメモリ３２に対してアクセスがなされ、フラッシュメモリ３２から、切り出し画像５１の１行目の画像データが読み出される。フラッシュメモリ３２のアドレスＡＳＴ０がＤＭＡ装置３０によりアクセスされ、サイズＨに対応するアドレスまで、アクセス単位毎に順次、画像データが読み出される。読み出された画像データは、バス３１を介して処理回路４１に転送される。サイズＨに対応するアドレスまで画像データが転送されることで、切り出し画像５１の１行分のデータ転送が終了される（ステップＳ１２）。
【００２７】
切り出し画像５１の１行分の画像データの転送が終了されると、ステップＳ１３で、ＤＭＡ装置３０からＤＭＡ制御回路４０に対して終了信号が送信される。この終了信号がＤＭＡ制御回路４０に受信されると、ＤＭＡ制御回路４０において、サイズＶ分のデータ転送が完了したか否かが判断される（ステップＳ１４）。若し、サイズＶ分のデータ転送が完了していると判断されれば、切り出し画像５１の画像データの転送が完了したとされ、一連の処理が終了される。
【００２８】
一方、サイズＶ分のデータ転送が完了していないと判断されれば、処理はステップＳ１１に戻される。このとき、ＤＭＡ制御回路４０により、次行の先頭アドレスであるアドレスＡＳＴ１が計算される。例えば、切り出し画像５１のｎ行目の先頭アドレスをアドレスＡＳＴｎとすると、次行の先頭アドレスであるアドレスＡＳＴ（ｎ＋１）は、このアドレスＡＳＴｎに、原画像５０の水平方向のサイズＨＡＬＬ分に対応するアドレス量を加えたものになる。
【００２９】
また、上述したステップＳ１４での、サイズＶ分の転送が終了したか否は、例えば、ステップＳ１４からステップＳ１１に戻されるループ処理の回数をカウントしたカウント値により判断することができる。
【００３０】
ここでは、フラッシュメモリ３２に格納された画像データから切り出し画像の画像データを転送する例について説明したが、この説明は、バス１１に接続されたＲＡＭ１３や、バス２１に接続されたｅＤＲＡＭ２２に格納された画像データから切り出し画像の画像データを転送する場合にも、同様にして適用することができる。
【００３１】
なお、ＤＭＡ制御回路４０の動作は、各ＤＭＡ装置１０、２０および３０に対して、画像データの読み出し幅を与える動作と、次に読み出す行の先頭アドレスを与える動作と、転送スタートを指示するスタート信号を与える動作とからなる。一方、この実施の一形態による画像処理装置１は、データバス幅の異なる３種類のバス１１、２１および３１と接続されており、バス１１、２１および３１毎に専用のＤＭＡ装置１０、２０および３０が設けられている。
【００３２】
ＤＭＡ装置１０、２０および３０のＤＭＡ制御回路４０に対するインターフェイスを、ＤＭＡ装置１０、２０および３０で共通としておくことで、ＤＭＡ装置１０、２０および３０で、ＤＭＡ制御回路４０を共有することができる。例えば、各ＤＭＡ装置１０、２０および３０間で、スタート信号およびアドレスの指定方法の仕様を共通化する。
【００３３】
ＤＭＡ制御回路４０は、加算器とレジスタから構成され、比較的回路規模が大きい。各ＤＭＡ装置１０、２０および３０でＤＭＡ制御回路４０を共有化することで、回路規模を削減できる。
【００３４】
また、ＤＭＡ制御回路４０側から見ると、ＤＭＡ制御回路４０と各ＤＭＡ装置１０、２０および３０とのインターフェイスが同一である。そのため、ＤＭＡ制御回路４０は、各ＤＭＡ装置１０、２０および３０に接続されるバス１１、２１および３１を等価的に扱うことができる。
【００３５】
接続されるバスの変更などの設計仕様変更が生じた場合も、変更されたバスに専用のＤＭＡ装置を設け、このＤＭＡ装置のインターフェイスを他のＤＭＡ装置のインターフェイスと共通とすることで、ＤＭＡ制御回路４０からの制御が可能である。そのため、設計変更に対する対応が容易であり、設計資産の再利用についても優位である。
【００３６】
【発明の効果】
以上説明したように、この発明は、原画像の一部を矩形に切り出して転送する際に、切り出された切り出し画像の１行毎の転送を制御している。これにより、必要な部分のデータだけを転送できるため、不要なデータ領域のデータを転送することなく所望の矩形領域を切り出すことができ、データ転送の高速化を図ることができる効果がある。
【００３７】
また、この発明では、切り出し画像から１行分のデータを読み出す機能と、当該機能を制御する制御機能とに分離している。そのため、データバス幅が異なる複数のメモリやバスに接続されているシステムに対してこの発明を適用することで、複数のメモリやバスの接続に対して制御機能を共有することができ、回路規模を削減することができる効果がある。
【００３８】
さらに、この発明では、画像データ読み出し手段に対してデータ転送を行うアドレスを指示するアドレス情報や、データ転送の開始を指示するスタート信号を送信する制御手段が設けられ、制御手段に対するインターフェイスが複数の画像データ読み出し手段間で共通とされている。そのため、制御手段においては、データバス幅が異なる複数のバスのそれぞれを等価的に扱うことができ、バスの変更などにも柔軟に対応可能であるという効果がある。またそのため、設計資産の再利用に適しているという効果がある。
【図面の簡単な説明】
【図１】この発明の実施の一形態による画像処理装置の一例の構成を示すブロック図である。
【図２】原画像の一部を矩形に切り出すことを説明するための略線図である。
【図３】この発明の実施の一形態による、画像から切り出し画像を切り出す一例の処理のフローチャートである。
【図４】画像データのメモリへの格納方法を概略的に示す略線図である。
【図５】従来技術により原画像の一部を矩形に切り出すことを説明するための略線図である。
【符号の説明】
１・・・画像処理装置、１０，２０，３０・・・ＤＭＡ装置、１１，２１，３１・・・バス、１２・・・ＣＰＵ、１３・・・ＲＡＭ、２２・・・ｅＤＲＡＭ、３２・・・フラッシュメモリ、４０・・・ＤＭＡ制御回路、４１・・・処理回路
Claims (6)
- メモリに記憶された画像データの一部を切り出して転送するようにした画像処理装置において、
メモリから画像データを読み出す画像データ読み出し手段と、
上記画像データ読み出し手段による上記メモリからの上記画像データの読み出しを制御する制御手段と
を有し、
上記制御手段は、上記メモリに記憶された画像データの一部を切り出す際に、上記画像データを、切り出される画像の１行毎に上記メモリから読み出すように、上記画像データ読み出し手段を制御するようにしたことを特徴とする画像処理装置。 - 請求項１に記載の画像処理装置において、
上記制御手段は、上記画像データ読み出し手段に対して、上記１行分の画像データの読み出しを開始するアドレスを示すアドレス情報と、上記１行の水平方向のサイズを示す読み出し幅情報とを与えると共に、上記メモリからの上記画像データの読み出しを開始するように指示することで、上記画像データ読み出し手段を制御するようにしたことを特徴とする画像処理装置。 - 請求項１に記載の画像処理装置において、
各々が異なるバスに接続された複数の上記画像データ読み出し手段をさらに有し、
上記制御手段は、上記複数の画像データ読み出し手段をそれぞれ制御するようにしたことを特徴とする画像処理装置。 - 請求項３に記載の画像処理装置において、
上記制御手段に対する上記複数の画像データ読み出し手段のインターフェイスは、上記複数の画像データ読み出し手段間で同一仕様とされていることを特徴とする画像処理装置。 - メモリに記憶された画像データの一部を切り出して転送する画像処理方法において、
上記メモリに記憶された画像データの一部を切り出す際に、上記画像データを、切り出される画像の１行分毎に上記メモリから読み出すことを特徴とする画像処理方法。 - 請求項５に記載の画像処理方法において、
上記１行分の画像データは、読み出しを開始するアドレスと、上記１行の水平方向のサイズを示す読み出し幅情報とに応じて特定することを特徴とする画像処理方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002292547A JP2004127093A (ja) | 2002-10-04 | 2002-10-04 | 画像処理装置および画像処理方法 |
| EP03799097A EP1548643A4 (en) | 2002-10-04 | 2003-09-08 | DEVICE AND METHOD FOR PROCESSING IMAGES |
| PCT/JP2003/011422 WO2004032054A1 (ja) | 2002-10-04 | 2003-09-08 | 画像処理装置および画像処理方法 |
| US10/526,490 US20060050992A1 (en) | 2002-10-04 | 2003-09-08 | Image processing device and image processing method |
| KR1020057004775A KR20050052508A (ko) | 2002-10-04 | 2003-09-08 | 화상 처리장치 및 화상 처리방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002292547A JP2004127093A (ja) | 2002-10-04 | 2002-10-04 | 画像処理装置および画像処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004127093A true JP2004127093A (ja) | 2004-04-22 |
Family
ID=32063919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002292547A Pending JP2004127093A (ja) | 2002-10-04 | 2002-10-04 | 画像処理装置および画像処理方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20060050992A1 (ja) |
| EP (1) | EP1548643A4 (ja) |
| JP (1) | JP2004127093A (ja) |
| KR (1) | KR20050052508A (ja) |
| WO (1) | WO2004032054A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016045899A (ja) * | 2014-08-26 | 2016-04-04 | 株式会社リコー | データ転送制御装置 |
| JP2016162346A (ja) * | 2015-03-04 | 2016-09-05 | 株式会社メガチップス | メモリデータ処理装置およびメモリデータ転送方法 |
| US9830675B2 (en) | 2015-01-20 | 2017-11-28 | Olympus Corporation | Image-processing apparatus |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100829108B1 (ko) * | 2006-06-27 | 2008-05-16 | (주)코아정보시스템 | 패턴 기울기 계산 기능을 갖는 2차원 바코드 판독 장치 및방법 |
| CN102521141B (zh) * | 2011-12-01 | 2014-08-27 | 福州瑞芯微电子有限公司 | 一种紧凑存储图像数据的读取装置及方法 |
| KR20140109128A (ko) | 2013-03-05 | 2014-09-15 | 삼성전자주식회사 | 데이터 리드 방법과 상기 방법을 수행할 수 있는 장치들 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5710067U (ja) * | 1980-06-17 | 1982-01-19 | ||
| GB2088671B (en) * | 1980-10-17 | 1985-03-06 | Canon Kk | Facsimile image processing system |
| JPS58103266A (ja) * | 1981-12-15 | 1983-06-20 | Toshiba Corp | 文字画像処理装置 |
| US4574364A (en) * | 1982-11-23 | 1986-03-04 | Hitachi, Ltd. | Method and apparatus for controlling image display |
| JPS6334658A (ja) * | 1986-07-29 | 1988-02-15 | Sharp Corp | 画像処理用ｄｍａコントロ−ラ |
| JPS63205773A (ja) * | 1987-02-20 | 1988-08-25 | Fujitsu Ltd | イメ−ジ編集方式 |
| US4907283A (en) * | 1987-03-13 | 1990-03-06 | Canon Kabushiki Kaisha | Image processing apparatus |
| JPH05193203A (ja) * | 1992-01-22 | 1993-08-03 | Toyo Electric Mfg Co Ltd | 画像矩形ｄｍａ方式 |
| US5585864A (en) * | 1992-06-24 | 1996-12-17 | Seiko Epson Corporation | Apparatus for effecting high speed transfer of video data into a video memory using direct memory access |
| US5937152A (en) * | 1996-04-16 | 1999-08-10 | Brother Kogyo Kabushiki Kaisha | Printer with buffer memory |
| JPH10210251A (ja) * | 1997-01-20 | 1998-08-07 | Toshiba Corp | 画像メモリアクセス方法、画像形成装置、画像形成記憶装置、アドレス発生方法、及びアドレス発生装置 |
| US6023281A (en) * | 1998-03-02 | 2000-02-08 | Ati Technologies, Inc. | Method and apparatus for memory allocation |
| JP4098892B2 (ja) * | 1998-07-31 | 2008-06-11 | 松下電器産業株式会社 | 画像伝送装置、デジタルカメラ、画像処理装置、画像伝送方法、画像伝送方法、及び画像の有効領域指定方法 |
| JP3327900B2 (ja) * | 1999-07-12 | 2002-09-24 | 松下電器産業株式会社 | データ処理装置 |
| US6486888B1 (en) * | 1999-08-24 | 2002-11-26 | Microsoft Corporation | Alpha regions |
| US7495669B2 (en) * | 2002-12-26 | 2009-02-24 | Canon Kabushiki Kaisha | Image processing apparatus and image processing method |
| US7061642B2 (en) * | 2000-09-14 | 2006-06-13 | Canon Kabushiki Kaisha | Image processing apparatus, image processing method, storage medium, and image information printing system |
| JP3781634B2 (ja) * | 2001-04-26 | 2006-05-31 | シャープ株式会社 | 画像処理装置および画像処理方法並びに携帯用映像機器 |
-
2002
- 2002-10-04 JP JP2002292547A patent/JP2004127093A/ja active Pending
-
2003
- 2003-09-08 US US10/526,490 patent/US20060050992A1/en not_active Abandoned
- 2003-09-08 KR KR1020057004775A patent/KR20050052508A/ko not_active Application Discontinuation
- 2003-09-08 EP EP03799097A patent/EP1548643A4/en not_active Withdrawn
- 2003-09-08 WO PCT/JP2003/011422 patent/WO2004032054A1/ja active Application Filing
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016045899A (ja) * | 2014-08-26 | 2016-04-04 | 株式会社リコー | データ転送制御装置 |
| US9830675B2 (en) | 2015-01-20 | 2017-11-28 | Olympus Corporation | Image-processing apparatus |
| JP2016162346A (ja) * | 2015-03-04 | 2016-09-05 | 株式会社メガチップス | メモリデータ処理装置およびメモリデータ転送方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050052508A (ko) | 2005-06-02 |
| US20060050992A1 (en) | 2006-03-09 |
| WO2004032054A1 (ja) | 2004-04-15 |
| EP1548643A1 (en) | 2005-06-29 |
| EP1548643A4 (en) | 2008-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11250228A (ja) | 画像処理装置及び画像処理システム | |
| DE112016006516T5 (de) | Bildverarbeitungsvorrichtung | |
| JP2004127093A (ja) | 画像処理装置および画像処理方法 | |
| JP2006092219A (ja) | グラフィックプロセッサ、制御用プロセッサおよび情報処理装置 | |
| JP2755039B2 (ja) | レジスタ・アクセス制御方式 | |
| JP4244028B2 (ja) | グラフィックプロセッサ、制御用プロセッサおよび情報処理装置 | |
| JP2002278919A (ja) | 表示制御方法及び装置 | |
| JP2002149626A (ja) | マイクロコンピュータ | |
| JPS61233869A (ja) | 画像処理装置 | |
| JP2003186666A (ja) | マイクロコンピュータおよびｄｍａ制御回路 | |
| JP2009265776A (ja) | 画像処理装置 | |
| JPS5979673A (ja) | 画像拡大縮小処理方式 | |
| JP2687716B2 (ja) | 情報処理装置 | |
| TW200805069A (en) | Memory controller | |
| JP3143287U (ja) | 遊戯機用画像表示制御装置 | |
| JPH0231265A (ja) | Ｄｍａ制御装置 | |
| JP2793305B2 (ja) | イメージデータ出力装置の出力制御方式 | |
| JPH0465777A (ja) | 画像データ転送方式 | |
| JP2003195847A (ja) | グラフィック処理装置 | |
| JP2002132706A (ja) | Ｄｍａ転送装置 | |
| JP2001195226A (ja) | 表示方法及び表示ドライバ装置 | |
| JP2004326814A (ja) | 画像処理装置及び画像処理システム | |
| JPH01140272A (ja) | 画像処理装置 | |
| JPS61233870A (ja) | 画像処理装置 | |
| JPH04130945A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060724 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060822 |