JPH0465777A - 画像データ転送方式 - Google Patents

画像データ転送方式

Info

Publication number
JPH0465777A
JPH0465777A JP17745590A JP17745590A JPH0465777A JP H0465777 A JPH0465777 A JP H0465777A JP 17745590 A JP17745590 A JP 17745590A JP 17745590 A JP17745590 A JP 17745590A JP H0465777 A JPH0465777 A JP H0465777A
Authority
JP
Japan
Prior art keywords
image data
image
processing
buffer memory
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17745590A
Other languages
English (en)
Inventor
Atsushi Fujimura
藤村 篤志
Kenichi Miyagawa
謙一 宮川
Kokichi Wakasugi
幸吉 若杉
Naoaki Shibata
柴田 尚明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Computer Electronics Co Ltd
Hitachi Ltd
Original Assignee
Hitachi Computer Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Computer Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Computer Electronics Co Ltd
Priority to JP17745590A priority Critical patent/JPH0465777A/ja
Publication of JPH0465777A publication Critical patent/JPH0465777A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Image Input (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、イメージスキャナから画像データが入力され
、その画像データを処理する画像データ処理装置に係り
、特に、入力された画像データを効率良<DMA転送す
ることのできる画像データ転送方法に関する。
U従来の技術] 第2図はイメージスキャナが接続された画像データ処理
装置の一例を示すブロック図であり、以下、この図を参
照して従来技術による画像データ転送方式について説明
する。第1図において、1はイメージスキャナ、2は入
力制御部、3はメモリ制御部、4は画像バッファメモリ
、5はDMA制御部、6はシステムバス、7はマイクロ
プロセッサ、8は主記憶である。
図示従来技術において、イメージスキャナ1から入力さ
れた画像データは、メモリ制御部3によって制御される
画像バッファメモリ4に、入力制御部2を介して書き込
まれる。
一般に、画像品質を高めるため、イメージスキャナ1か
らの画像データの出力速度をある程度高速に保つ必要が
あるが、前述のようなバッファメモリ4への画像データ
の書き込みは、この要求を満たして行うことができる。
画像バッファメモリ4に画像データか全て書き込まれる
と、DMA制御部5が起動され、バッファメモリ4内の
画像データが、システムバス6を介して主記憶8にその
ままDMA転送される。その後、マイクロプロセッサ7
は、主記憶8に転送された画像データに対して、各種の
画像処理を実行する。
なお、この種の画像データ処理装置に関する従来技術と
して、例えば、特開平1−173175号等に記載され
た技術が知られている。
[発明が解決しようとする課題] 前記従来技術は、システム全体としての画像データの処
理効率について配慮されておらず、次のような問題点を
有している。
すなわち、前記従来技術は、イメージスキャナlが画像
データの出力を開始しても、マイクロプロセッサ7が、
すぐには画像処理を開始することができないという問題
点を有している。すなわち、入力された画像データは、
−旦、画像バッファメモリ4に全て書き込まれ、その後
、主記憶8まで転送されるので、マイクロプロセッサは
、それまで待機する必要があ。
また、前記従来技術は、マイクロプロセッサか画像処理
を開始してからも、例えば、画像データから必要部分を
切り出したり、横方向画像を縦方向画像に直す回転等の
処理を行う必要があり、マイクロプロセッサ7の負担が
大変大きく、処理時間が非常に長くなるという問題点を
有している。
本発明の目的は、前述した従来技術の問題点を解決し、
マイクロプロセッサ7の待機時間を短縮し、また、画像
データ処理の負担を軽減させることができ、これにより
、システム全体としての処理効率の向上を図ることので
きる、画像データ処理装置における画像データ転送方式
を提供することにある。
[課題を解決するための手段] 本発明によれば目的は、メモリ制御部3に先入れ先出し
機能を持たせ、入力制御部2とDMA制御部5とを並行
動作させるようにし、さらに、マイクロプロセッサ7で
行う画像処理の負担を低減するため、画像の切り出し、
画像の横読み等の回転処理等の一部の画像処理をハード
ウェア化し、DMA制御部5にその機能を持たせ、これ
らの画像処理を可能にするため、画像バッファメモリ4
を2次元アクセス可能なものにすることにより達成され
る。
[作 用] イメージスキャナlから入力された画像データは、入力
制御部2を介して画像バッファメモリ4に書き込まれる
。このとき、画像バッファメモリ4は、2次元アクセス
が可能になっており、画像データを2次元のまま記憶す
ることができる。
一方、メモリ制御部3は、画像バッファメモリ4の先入
れ先出し処理を行うことができるので、イメージスキャ
ナ1からの画像データ入力と同時に、マイクロプロセッ
サ7がDMA制御部5を起動すれば、書き込まれた画像
データを、並列にシステムバス6を介して主記憶8まで
DMA転送することができる。
このとき、もしマイクロプロセッサ7が他の処理の動作
を行うために、システムバス6を占有することがあって
も、メモリ制御部3は、イメージスキャナ1からの画像
データの画像バッファメモリ4への書き込みを続行する
ことができ、イメージスキャナ1からの画像データの出
力速度を損ねることがない。また、DMA制御部5を早
くから起動することができるので、マイクロプロセッサ
7は、画像処理を早くから、すなわち、画像バッファメ
モリ4が満杯になる前から開始することができる。
また、画像バッファメモリ4上には、画像データが2次
元で記憶されているので、DMA制御部5は、画像処理
を行うことが可能である。すなわち、DMA制御部5は
、例えば、入力された画像のうちの必要な部分のみを切
り出し、あるいは、横方向の画像を縦方向に変換する処
理を行い、この処理を行った画像データを、システムバ
ス6を介して主記憶8までDMA転送することができる
本発明は、前述により、従来マイクロプロセッサ7で行
っていた画像処理の負担を軽減し、処理時間を短縮する
ことができる。
[実施例] 以下、本発明による画像データ転送方式の一実施例を図
面により詳細に説明する。
第1図は本発明の一実施例の構成を示すブロック図であ
る。第1図において、30は先入れ先出し制御部、31
〜34は入出力座標を保持するレジスタ、40は2次元
アクセスが可能な画像バッファメモリ、50はDMA制
御部、51は座標処理部、52はデータ処理部であり、
他の符号は第2図の場合と同一である。
第1図に示す本発明の一実施例は、メモリ制御部3が、
先入れ先出し制御部30と入出力座標を保持するレジス
タ31〜34とを備えて、先入れ先出し機能を有するよ
うに構成され、DMA制御部5が、DMA制御部50と
座標処理部51とデータ処理部52とを備え、画像デー
タ処理機能を有するように構成され、また、画像バッフ
ァメモリ4に代り、2次元アクセスが可能な画像バッフ
ァメモリ40を備えるようにした点で、第2図により説
明した従来技術と相違している。
このように構成される本発明の実施例において、イメー
ジスキャナ1から入力された画像データは、人力制御部
2を介して画像バッファメモリ40上に格納される。こ
の場合、画像データは、入力X座標レジスタ31及び入
力y座標レジスタ32によって指示される座標に書き込
まれる。
前述の書き込みの際、バッファメモリ40への1画素の
書き込み毎に、入力X座標レジスタ31がインクリメン
トされ、改行時には入力y座標32がインクリメントさ
れ、同時に入力X座標レジスタ31がリセットされる。
これにより、イメージスキャナ1から入力された画像デ
ータは、画像バッファメモリ40上に2次元で記憶され
ることになる。
一方、マイクロプロセッサ7は、イメージスキャナ1が
画像の読み取りを開始し、メモリ制御部3が画像データ
をバッファメモリ40に格納する処理を開始すると、D
MA制御部5の座標処理部51およびデータ処理部52
にDMA転送時の画像処理に必要なパラメータ(例えば
切り出し位置及びサイズ、横読み指定の有無等)を設定
し、DMA制御部50を起動する。
DMA制御部50は、転送すべき画像データを得るため
に、先ず座標処理部51に指示を出し、出力X座標レジ
スタ33及び出力y座標レジスタ34に設定する座標の
値を決定し、その座標をメモリ制御部3内のこれらのレ
ジスタに設定する。
メモリ制御部3の先入れ先出し制御部30は、入力X座
標レジスタ31と出力X座標レジスタ33、入力y座標
レジスタ32と出力y座標レジスタ34の座標値の大小
をそれぞれ比較し、出力が要求されている座標の画像デ
ータが既に入力されているか否かを判定する。
先入れ先出し制御部30は、もしその座標の画像データ
がまだ入力されていない場合には、その画像データが入
力されるまで出力を待機させ、既に入力されていれば、
画像バッファメモリ40から画像データの読み出しを行
う。読み出された画像データは、データ処理部52で転
送すべきデータにシリアル、パラレル変換され、DMA
制御部50により制御されて、システムバス6を介して
、主記憶8までDMA転送され記憶される。
本発明の実施例は、前述により、イメージスキャナ1か
らの画像データ入力を行うのと並行して、DMA制御部
50により、必要な画像データのDMA転送を行うこと
ができる。
次に、画像処理の例として、画像の切り出し及び画像の
横読みについて説明する。
画像の切り出しを行う場合、切り出し開始位置及びサイ
ズのパラメータが、マイクロプロセッサ7から座標処理
部51に予め設定される。そして、座標処理部51は、
切り出し開始位置を、出力X座標レジスタ33および出
力X座標レジスタ34セツトした後、これらをインクリ
メントして、画像バッファメモリ40から画像データの
読み出しを行う。これにより、画像データの必要部分の
みの画像データをDMA転送することができる。
また、画像の横読みを行う場合、座標処理部51は、通
常、出力X座標を固定して出力X座標をカウントしなが
ら画像データを読み出していくところを、逆に、出力X
座標を固定して出力X座標をカウント制御する。これに
より画像データの横読み、すなわち、画像データの回転
を行うことが可能となる。
本発明の実施例は、前述した処理をDMA制御部50の
制御の下で行っており、これにより、主記憶8上には、
画像処理済の画像データが転送され、その後のマイクロ
プロセッサ7が行う処理を軽減することができる。
なお、前述した本発明の実施例は、画像バッファメモリ
4を2次元アクセス可能な画像バッファメモリ40に置
き換えたが、本発明は、入力される画像データの最大サ
イズ、価格低減などを考慮して1次元アクセスのまま使
用するようにすることもでき、この場合には、X座標、
y座標からメモリ上の絶対アドレスを求めるための演算
回路を設ければよい。
前述した本発明の実施例によれば、イメージスキャナl
からの画像データ入力と、DMA制御部50によるDM
A転送とを並行して実行することができるので、マイク
ロプロセッサ7の待機時間を短縮することができ、マイ
クロプロセッサを有効に使用することができる。
また、本発明の実施例は、DMA制御部50に座標処理
部51及びデータ処理部52を制御させているので、D
MA転送時に、DMA制御部50で、一部の画像処理を
行うことができ、その後のマイクロプロセッサ7による
画像データ処理の負担を軽減することができる。
さらに、本発明の実施例は、必要な画像データを適当な
大きさに分割して切り出すことができるので、主記憶8
上に画像処理用として予約するメモリエリアが小さくて
すむという効果も有している。
[発明の効果コ 以上説明したように本発明によれば、画像処理装置のシ
ステム全体としての処理効率の向上を図ることができる
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示すブロック図、第
2図は従来技術の一例の構成を示すブロック図である。 1・・・・・・イメージスキャナ、2・・・・・・入力
制御部、3・・・・・・メモリ制御部、4.40・・・
・・・画像バッファメモリ、5.50・・・・・・DM
A制御部、6・旧・・システムバス、7・・・・・・マ
イクロプロセッサ、8・・・・・・主記憶、30・・・
・・・先入れ先出し制御部、31〜34・・・・・・座
標レジスタ、51・・・・・・座標処理部、52・・・
・・・データ処理部。

Claims (1)

  1. 【特許請求の範囲】 1、入力された画像データを処理する画像データ処理装
    置において、入力された画像データを記憶する画像バッ
    ファメモリと、該画像バッファメモリの先入れ先出し制
    御を行うためのメモリ制御回路と、画像バッファメモリ
    から画像データを読み出し、その画像データをDMA転
    送するためのDMA制御回路とを備え、画像データの入
    力開始と同時にDMA転送を開始することを可能にした
    ことを特徴とする画像データ転送方式。 2、前記バッファメモリが、2次元アクセス可能なメモ
    リであることを特徴とする特許請求の範囲第1項記載の
    画像データ転送方式。 3、前記バッファメモリが、1次元メモリであり、x座
    標y座標から画像バッファメモリ内の絶対アドレスを算
    出するための演算回路を備え、これにより、疑似的に2
    次元アクセスを可能にしたメモリであることを特徴とす
    る特許請求の範囲第1項記載の画像データ転送方式。 4、前記DMA制御部は、あらかじめ設定した画像デー
    タ処理を行うことが可能であることを特徴とする特許請
    求の範囲第1項、第2項または第3項記載の画像データ
    転送方式。5、前記DMA制御部による画像処理が、画
    像バッファメモリ上の画像データを横読みすることによ
    って、画像データの回転を行う処理であることを特徴と
    する特許請求の範囲第4項記載の画像データ転送方式。 6、前記DMA制御部による画像処理が、画像バッファ
    メモリ上の画像データを、適当な大きさに分割してDM
    A転送する処理であることを特徴とする特許請求の範囲
    第4項記載の画像データ転送方式。
JP17745590A 1990-07-06 1990-07-06 画像データ転送方式 Pending JPH0465777A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17745590A JPH0465777A (ja) 1990-07-06 1990-07-06 画像データ転送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17745590A JPH0465777A (ja) 1990-07-06 1990-07-06 画像データ転送方式

Publications (1)

Publication Number Publication Date
JPH0465777A true JPH0465777A (ja) 1992-03-02

Family

ID=16031246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17745590A Pending JPH0465777A (ja) 1990-07-06 1990-07-06 画像データ転送方式

Country Status (1)

Country Link
JP (1) JPH0465777A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100395383B1 (ko) * 1999-12-27 2003-08-21 마쯔시다덴기산교 가부시키가이샤 데이터 전송 장치
US7096312B2 (en) 2002-03-20 2006-08-22 Seiko Epson Corporation Data transfer device and method for multidimensional memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100395383B1 (ko) * 1999-12-27 2003-08-21 마쯔시다덴기산교 가부시키가이샤 데이터 전송 장치
US7096312B2 (en) 2002-03-20 2006-08-22 Seiko Epson Corporation Data transfer device and method for multidimensional memory

Similar Documents

Publication Publication Date Title
US6801958B2 (en) Method and system for data transfer
JPH0465777A (ja) 画像データ転送方式
JP2793305B2 (ja) イメージデータ出力装置の出力制御方式
JPS61175816A (ja) 印字制御方式
JPH04349496A (ja) 画像処理装置及びその方式
JPS5981962A (ja) 画像処理装置
JP2537851B2 (ja) 画像変倍処理装置
JPH01243182A (ja) 画像処理装置
JPH04130945A (ja) 情報処理装置
JPS5979673A (ja) 画像拡大縮小処理方式
JPS61233869A (ja) 画像処理装置
JP2563671B2 (ja) データモニタ装置
JPH1145333A (ja) スキャナインタフェース回路
JPH10326249A (ja) Dma転送領域の制御方法および装置
JPS63147247A (ja) デ−タフオ−マツトの変換装置
JPH02214986A (ja) 画像演算装置
JPH05336380A (ja) 画情報処理装置
JPH0769885B2 (ja) デ−タ転送装置
JPS61156454A (ja) デ−タ転送制御装置
JP2002063571A (ja) 画像加工装置、画像加工方法、及び媒体
JPH0467272A (ja) イメージデータのオア間引き回路
JPS62264379A (ja) 画像フアイリング方式
JPH0567983B2 (ja)
JP2000222560A (ja) データ転送方法及び画像処理装置
JPS6126179A (ja) 画像回転方式