JP3143287U - 遊戯機用画像表示制御装置 - Google Patents
遊戯機用画像表示制御装置 Download PDFInfo
- Publication number
- JP3143287U JP3143287U JP2008002855U JP2008002855U JP3143287U JP 3143287 U JP3143287 U JP 3143287U JP 2008002855 U JP2008002855 U JP 2008002855U JP 2008002855 U JP2008002855 U JP 2008002855U JP 3143287 U JP3143287 U JP 3143287U
- Authority
- JP
- Japan
- Prior art keywords
- image data
- nand
- display control
- type flash
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
【課題】画像データの必要容量がVDPの制御可能な容量以上を必要とする場合に対して容易に対応できる画像表示制御装置を提供する。
【解決手段】Nor型Flashメモリの代替として、画像データを記憶しておくNAND型Flashメモリを搭載したNAND型Flash記憶手段と、前記画像表示制御専用プロッセサが表示画面を構築するための画像データを一時的に格納しておく画像データ一時記憶手段と、前記NAND型Flash記憶手段から所望の画像データを前記画像データ一時記憶手段に転送制御を行う画像データ転送制御手段とを有する。
【選択図】図2
【解決手段】Nor型Flashメモリの代替として、画像データを記憶しておくNAND型Flashメモリを搭載したNAND型Flash記憶手段と、前記画像表示制御専用プロッセサが表示画面を構築するための画像データを一時的に格納しておく画像データ一時記憶手段と、前記NAND型Flash記憶手段から所望の画像データを前記画像データ一時記憶手段に転送制御を行う画像データ転送制御手段とを有する。
【選択図】図2
Description
本考案は、パチンコ遊戯機及びパチスロ遊技機に使用される画像表示制御装置に関する。
パチンコ遊戯機及びパチスロ遊技機に使用される画像表示制御装置の概要を図1に示す。画像表示制御装置2は、ホスト制御装置1から指示を受けて画像の表示制御を行う。画像表示制御装置2は、ホストif回路3、CPU4、プログラムROM5、RAM6、VRAM(Video RAM)7、VDP(Video
Display Processor)8、CGROM(Nor型Flashメモリ)10、LCD9からなる。ホストif回路3は、ホスト制御装置1からの指示を受ける機能を有する。RAM6は、CPU5のワーク用RAMとして動作する。プログラムROM6は、CPU5の制御プログラム、即ち、ホスト制御装置1からの命令に従い、LCD10に表示する画像の制御を行うためのCPU5の制御プログラムが格納されている。
Display Processor)8、CGROM(Nor型Flashメモリ)10、LCD9からなる。ホストif回路3は、ホスト制御装置1からの指示を受ける機能を有する。RAM6は、CPU5のワーク用RAMとして動作する。プログラムROM6は、CPU5の制御プログラム、即ち、ホスト制御装置1からの命令に従い、LCD10に表示する画像の制御を行うためのCPU5の制御プログラムが格納されている。
CGROM9は、1個若しくは複数個のNor型Flashメモリからなり、画像データが格納されている。VDP8は、一般に画像制御プロセッサと呼ばれるもので、CGROM10に格納されている画像データの中からCPU4からの指示されたデータをフレームメモリであるVRAM7に転送し表示画像を構築し、LCD9を制御して表示画像を表示させる。
このような装置が下記の特許文献1及び特許文献2に開示されている。
特開2001-212305号公報
特開2005-218727号公報
しかし、既存の画像表示制御装置に使用しているVDPは、画像データの格納用CGROMとしてNor型Flashメモリを前提として設計されている。そのため、VDPの制御可能なCGROMの個数及び1個当りの制御可能なアドレス線本数により、VDPが扱える容量が決まってしまい、画像データの必要容量がVDPの制御可能なCGROMの容量以上を必要とする場合に対しては容易に対応できなくなってしまうという欠点がある。
本考案による画像表示制御装置は、Nor型Flashメモリの代替として、画像データを記憶しておくNAND型Flashメモリを搭載したNAND型Flash記憶手段と、前記画像表示制御専用プロッセサが表示画面を構築するための画像データを一時的に格納しておく画像データ一時記憶手段と、前記NAND型Flash記憶手段から所望の画像データを前記画像データ一時記憶手段に転送制御を行う画像データ転送制御手段とを有することを特徴とする。
本考案によれば、画像データの容量の増大に対して容易に対応可能となる。
以下、本考案の実施形態を図面に関連付けて説明する。
図2は、本考案の画像表示制御装置の一実施例の構成図である。ホスト制御装置1からLCD9までは、図1で示した従来例と同じものである。
画像データ転送制御手段11は、FPGA(Field Proguramable Gate Aray)からなり、CPUから指示を受け、NAND型Flash記憶手段12であるCFカードに記憶されている画像データのうち所望の画像データを、画像データ一時記憶手段13であるRAMに転送を行う機能を有する。このような画像データ転送制御手段11の詳細の一例を図3に示す。
NAND型Flash記憶手段12は、上述したようにCFカードからなり画像データが記憶されている。CFカードからなるNAND型Flash記憶手段12は、インターフェースとしてIDEインターフェースを使用している。画像データ一時記憶手段13は上述のようにRAMからなる。
周知のようにCFカードでは、Nor型Flashメモリのようにアドレス線にてアドレス情報を指示するものではなく、IDEレジスタを通じてアドレス情報の指示を行う。従って、IDEインターフェースを使用すれば、CFカードの容量に依存することなく、物理的には同じインターフェースでもって様々な容量のCFカードに対応できることとなる。
図4は、本考案の画像表示制御装置の別の実施例のを示した図である。本実施例では、画像データ一時記憶手段13としてDual Port RAM13を使用している。Dual Port RAM13を使用することにより、VDP8及び画像データ転送制御手段11から画像データ一時記憶手段13へのアクセスは、別々のバスを使用でき、また、画像データ転送制御手段11であるFPGAの内部回路が簡単化できる。
本実施例における画像データ転送制御手段11の詳細の一例を図5に示す。従って、VDP8及び画像データ転送制御手段11から画像データ一時記憶手段13へのアクセスは、別々のバスを使用できるので、バス調停回路が不要になり、回路が簡素化でき、また、アクセスパフォーマンスを向上することもできる。
上述の例では、NAND型Flash記憶手段としてCFカードの例を示したが、本発明はこれに限るものではなく、NAND型Flashメモリを搭載した他のもの、例えばSDカード、MMCカード、メモリスティック、USBフラッシュメモリなどを使用してもよい。
さらに上述の例では、画像データ転送制御手段11はFPGAを使用した例を示したが、本発明はこれに限るものではなく、ASICなどを使用してもよい。
本考案は、パチンコ関連産業において利用できるものである。
1 ホスト制御装置
2 画像表示制御装置
3 ホストif回路
4 CPU
5 プログラムROM
6 RAM
7 VRAM
8 VDP
9 LCD(液晶パネル)
10 CGROM(Nor型Flashメモリ)
11 画像データ転送制御手段(FPGA)
12 NAND型Flash記憶手段(CFカード)
13 画像データ一時記憶手段(RAM)
14 画像データ一時記憶手段(Dual Port RAM)
2 画像表示制御装置
3 ホストif回路
4 CPU
5 プログラムROM
6 RAM
7 VRAM
8 VDP
9 LCD(液晶パネル)
10 CGROM(Nor型Flashメモリ)
11 画像データ転送制御手段(FPGA)
12 NAND型Flash記憶手段(CFカード)
13 画像データ一時記憶手段(RAM)
14 画像データ一時記憶手段(Dual Port RAM)
Claims (5)
- 遊技機に使用する画像表示制御装置であって、Nor型Flashメモリを画像データ用記憶媒体として利用する画像表示制御専用プロッセサを有する画像表示制御装置において、Nor型Flashメモリの代替として、画像データを記憶しておくNAND型Flashメモリを搭載したNAND型Flash記憶手段と、前記画像表示制御専用プロッセサが表示画面を構築するための画像データを一時的に格納しておく画像データ一時記憶手段と、前記NAND型Flash記憶手段から所望の画像データを前記画像データ一時記憶手段に転送制御を行う画像データ転送制御手段とを有することを特徴とする画像表示制御装置。
- 請求項1における画像データ一時記憶手段がDual Port RAMであることを特徴とする請求項1に記載の画像表示制御装置。
- 請求項1又は請求項2におけるNAND型Flash記憶手段と画像データ転送制御手段とのインターフェイスがIDEインターフェースであるNAND型Flash記憶手段であることを特徴とする請求項1又は請求項2に記載の画像表示制御装置。
- 請求項1又は請求項2におけるNAND型Flash記憶手段と画像データ転送制御手段とのインターフェイスがSDカードインターフェースであるNAND型Flash記憶手段であることを特徴とする請求項1又は請求項2に記載の画像表示制御装置。
- 請求項1又は請求項2におけるNAND型Flash記憶手段と画像データ転送制御手段とのインターフェイスがUSBフラッシュメモリカードインターフェースであるNAND型Flash記憶手段であることを特徴とする請求項1又は請求項2に記載の画像表示制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008002855U JP3143287U (ja) | 2008-05-02 | 2008-05-02 | 遊戯機用画像表示制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008002855U JP3143287U (ja) | 2008-05-02 | 2008-05-02 | 遊戯機用画像表示制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3143287U true JP3143287U (ja) | 2008-07-17 |
Family
ID=43293236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008002855U Expired - Fee Related JP3143287U (ja) | 2008-05-02 | 2008-05-02 | 遊戯機用画像表示制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3143287U (ja) |
-
2008
- 2008-05-02 JP JP2008002855U patent/JP3143287U/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20190339869A1 (en) | Techniques to configure a solid state drive to operate in a storage mode or a memory mode | |
CN102723099B (zh) | 包括用于处理多命令描述符块以便利用并发性的主机接口的闪存装置 | |
CN103198450B (zh) | 图像形成装置 | |
US20070283096A1 (en) | Memory card authentication system, capacity switching-type memory card host device, capacity switching-type memory card, storage capacity setting method, and storage capacity setting program | |
US9081909B2 (en) | Electronic device and method for switching modes of thunderbolt connector thereof | |
JP6171591B2 (ja) | 画像処理装置及び画像処理方法 | |
EP1806650A2 (en) | Information processing apparatus, controller and file reading method | |
JP6270377B2 (ja) | 画像形成装置 | |
JP6271939B2 (ja) | 情報処理装置及びその制御方法、並びにプログラム | |
JP3143287U (ja) | 遊戯機用画像表示制御装置 | |
CN104123248A (zh) | 存储器访问控制系统、图像形成装置、存储器访问控制方法 | |
JP2021083848A5 (ja) | ||
KR100699268B1 (ko) | 하드 디스크 드라이브의 플래쉬 메모리를 메인 &비디오메모리로 사용 할 수 있는 컴퓨터 | |
JP5058890B2 (ja) | バス制御装置 | |
JP6318073B2 (ja) | 電子機器 | |
JP2021083909A5 (ja) | ||
JP2021083858A5 (ja) | ||
JP2006011926A (ja) | シリアルデータ転送システム、シリアルデータ転送装置、シリアルデータ転送方法及び画像形成装置 | |
JP4175404B2 (ja) | Dma制御方法及びdmaコントローラ | |
JP2011203843A (ja) | 情報処理装置 | |
JP4422926B2 (ja) | 画像形成装置 | |
US20170177376A1 (en) | Electronic apparatus | |
JP2010237770A (ja) | 情報処理装置、ブリッジ装置および情報処理方法 | |
JP2005092515A (ja) | コンピュータシステム及び遊技機器 | |
JP2002278919A (ja) | 表示制御方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |