CN104123248A - 存储器访问控制系统、图像形成装置、存储器访问控制方法 - Google Patents

存储器访问控制系统、图像形成装置、存储器访问控制方法 Download PDF

Info

Publication number
CN104123248A
CN104123248A CN201410152862.6A CN201410152862A CN104123248A CN 104123248 A CN104123248 A CN 104123248A CN 201410152862 A CN201410152862 A CN 201410152862A CN 104123248 A CN104123248 A CN 104123248A
Authority
CN
China
Prior art keywords
memory
operational part
access control
core
operating system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410152862.6A
Other languages
English (en)
Other versions
CN104123248B (zh
Inventor
新田健一朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Document Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Document Solutions Inc filed Critical Kyocera Document Solutions Inc
Publication of CN104123248A publication Critical patent/CN104123248A/zh
Application granted granted Critical
Publication of CN104123248B publication Critical patent/CN104123248B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4406—Loading of operating system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4405—Initialisation of multiprocessor systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种存储器访问控制系统、图像形成装置、存储器访问控制方法。存储器访问控制系统包括：多个运算部、第一存储器和第二存储器。多个运算部能够进行不同的运算处理。第一存储器具有能够从多个运算部进行访问的共享区域。多个运算部中的任一个能够访问第二存储器。一个运算部通过访问所述第二存储器来读入需要的数据并执行处理，并且读入与该处理分离的其它处理所需要的数据并保存到第一存储器中。由此，具有本发明的存储器访问控制系统的图像形成装置能够缩短其启动时间。

Description

存储器访问控制系统、图像形成装置、存储器访问控制方法
技术领域
本发明涉及一种有效地进行访问的存储器访问控制系统、具有该存储器访问控制系统的图像形成装置以及存储器访问控制方法。
背景技术
在最近的电子设备中，包括多核处理器，所述多核处理器包括能够进行并行处理的多个核(运算部)。多核处理器不只适用于个人计算机等信息处理装置，也广泛地适用于复印机、打印机、它们的复合机等图像形成装置中。
在图像形成装置中，通常包括进行操作状态的显示等的面板显示部。将用于控制该面板显示部的面板控制器系统和用于控制图像形成的主控制器系统分配到多核处理器中的不同的核。
在这样的图像形成装置中，对存储器的访问有时成为与单核处理器相同的构成。
例如，在一个闪速存储器中保存面板控制器系统和主控制器系统所使用的数据。对于该闪速存储器，多个核经由一个存储器控制器进行访问。
在这种情况下，从处理的高效化的观点来看，需要对由多个核的向闪速存储器的访问进行排他控制。
然而，在经由一个存储器控制器访问一个闪速存储器的情况下，多个核不能同时访问闪速存储器。因此，无法简单地适用通常的排他控制。
对此，存在如下技术：不需要考虑多个CPU间的排他控制，而以简单的控制来实施非易失性存储器的擦除动作。
然而，该技术需要多个闪速存储器和多个存储器控制器，存在成本高或构造复杂的问题。
发明内容
本发明的存储器访问控制系统包括：多个运算部、第一存储器和第二存储器。所述多个运算部能够进行不同的运算处理。所述第一存储器具有能够从所述多个运算部访问的共享区域。所述多个运算部中的任一个能够访问所述第二存储器。一个运算部通过访问所述第二存储器来读入需要的数据并执行处理，并且读入与所述处理分离的其它处理所需要的数据并保存到所述第一存储器中。
本发明的图像形成装置具有上述的存储器访问控制系统。
本发明的存储器访问控制方法准备能够进行不同的运算处理的多个运算部、具有共享区域的第一存储器、以及所述多个运算部中的任一个能够访问的第二存储器，所述共享区域能够从所述多个运算部访问，并使一个运算部通过访问所述第二存储器来读入需要的数据并执行处理，并且读入与所述处理的分离的其它处理所需要的数据并保存到所述第一存储器中。
附图说明
图1是示出本发明的第一实施方式涉及的图像形成装置的简要构成的框图；
图2是示出适用于第一实施方式涉及的图像形成装置中的存储器访问控制系统的框图；
图3是示出由第一实施方式涉及的存储器访问控制系统进行的面板应用程序的读入的示意图；
图4是示出由第一实施方式涉及的存储器访问控制系统进行的数据的读入的示意图；
图5是示出由第一实施方式涉及的存储器访问控制系统进行的引导处理的顺序图；
图6是示出由本发明的第一实施方式的变形例涉及的存储器访问控制系统进行的引导处理的顺序图；
图7是示出适用于第二实施方式涉及的图像形成装置中的存储器访问控制系统的框图；
图8是示出第二实施方式涉及的存储器访问控制系统的第一核及第二核与RAM的关系的示意图；
图9是由第二实施方式涉及的存储器访问控制系统进行的存储器排他控制时的示意图；
图10是示出由第二实施方式涉及的存储器访问控制系统进行的存储器排他控制的流程图。
具体实施方式
即使在不考虑排他控制的情况下，也通过以下方法达到了在抑制存储器数的增加的同时谋求处理的高效化的目的。对于能够由多个运算部中的一个访问的第二存储器，当一个运算部访问时，读入需要的数据并执行处理，并且读入与该处理分离的其它处理所需要的数据并保存到第一存储器中，由此实现。
图1是示出图像形成装置的简要构成的框图。图1的图像形成装置1例如为复印机、打印机、它们的复合机。图像形成装置1包括图像形成部3和面板显示部5。图像形成部3基于所输入的数据在纸张上进行图像形成。面板显示部5由触控面板式的液晶屏幕等构成。面板显示部5进行针对图像形成装置1的操作输入或操作状态的显示。
在该图像形成装置1中，包括主控制部7、主存储部9、设备控制部11等。成为图像形成部3和面板显示部5被并行控制的构成。
主控制部7例如被构成为SoC(System-on-a-chip，系统单芯片)。主控制部7在同一个半导体芯片上搭载处理器13、扩展总线控制器15、局部总线控制器17和RAM控制器19。通过系统总线21来连接各部分。
处理器13由多核处理器构成。处理器13包括作为多个运算部的第一核23及第二核25。第一核23构成“通过执行程序来控制面板显示部5的面板控制器系统”。第二核25构成“通过执行程序来主要控制图像形成部3的主控制器系统”。
扩展总线控制器15是PCIe(Peripheral Component InterconnectExpress，快捷外设互联标准)控制器。扩展总线控制器15构成针对设备控制部11的根联合体(Root complex)并进行数据的输入输出。
局部总线控制器17是控制局部总线的控制器，具有NAND(与非)控制器27。NAND控制器27是进行针对NAND闪存29的数据的读写的NAND型用的存储器控制器。
RAM控制器19由DDR-SDRAM(Double-Data-Rate SynchronousDynamic Random Access Memory，双数据速率同步动态随机存取存储器)控制器构成。RAM控制器19是进行针对RAM(Read only Memory，只读存储器)31的数据的输入输出的DDR-SDRAM用的存储器控制器。
主存储部9包括作为第一存储器的NAND闪存29、作为第二存储器的RAM31。
NAND闪存29是NAND型闪速存储器。NAND闪存29保存有图像形成装置1的各种控制用程序等。只有单个核能够经由NAND控制器27访问该NAND闪存29。也就是说，多个核不能同时访问NAND闪存29。
在NAND闪存29中，作为面板控制器系统和主控制器系统的程序而保存有启动用的引导加载器(Bootloader)、面板控制器操作系统(以下称作“面板控制器OS”)、面板应用程序(以下称作“面板应用”)、主控制器操作系统(以下称作“主控制器OS”)、主应用程序(以下称作“主应用”)等。
RAM31由DDR-SDRAM构成。RAM31临时存储程序或各种数据以用作工作区域等。
设备控制部11被构成为ASIC(Application Specific IntegratedCircuit，专用集成电路)。设备控制部11包括扩展总线接口33、面板控制器35和视频控制器37。
扩展总线接口33是PCIe总线接口。扩展总线接口33成为针对主控制部7侧扩展总线控制器15的端点以进行数据的输入输出。
面板控制器35通过面板控制器系统的控制来进行基于所输入的数据的对面板显示部5的实际控制。视频控制器37通过主控制器系统的控制来进行基于所输入的数据的对图像形成部3的实际控制。
这样，根据第一实施方式的图像形成装置1，第一核23及第二核25分别构成面板控制器系统和主控制器系统。由此，能够并行控制面板显示部5和图像形成部3。存储器访问控制系统
图2是示出适用于图1的图像形成装置的存储器访问控制系统的框图。图2的存储器访问控制系统39在上述的并行控制或系统启动时的引导处理(Boot process)中，进行第一核23及第二核25的针对“主存储部9的NAND闪存29”的存储器访问控制。在第一实施方式中，对在引导处理中的存储器访问控制进行说明。
第一核23如上所述的那样构成面板控制器系统43。第一核23使面板显示部5的控制所需要的各种面板应用45在面板控制器OS47上动作。该面板控制器OS47包括进行针对NAND闪存29的控制的设备驱动器49。
第二核25如上所述的那样构成主控制器系统51。第二核25使图像形成部3的控制所需要的各种主应用53在主控制器OS55上动作。主控制器OS55也与面板控制器OS47相同地包括进行针对NAND闪存29的控制的设备驱动器57。
这些面板控制器OS47和主控制器OS55通过由图像形成装置1的系统启动时的引导加载器69进行的引导处理来被启动。
通过第一核23执行NAND闪存29内等的程序来构成引导加载器69。引导加载器69包括进行针对NAND闪存29的控制的设备驱动器71。
通过该设备驱动器71，引导加载器69分别将面板控制器OS47和主控制器OS55的启动所需要的面板启动用程序和主启动用程序从NAND闪存29读入到RAM31上。此时，引导加载器69将面板应用45也与面板启动用程序一起读入到RAM31上。将该面板应用45的读入的示意图示于图3。
面板启动用程序是作为面板控制器OS的一部分的面板内核程序和面板设备树程序等。主启动用程序是作为主控制器OS的一部分的主内核程序和主设备树程序等(参照图5)。
引导加载器69对于第一核23通过读入的面板启动用程序来使其进行面板控制器OS47的启动。引导加载器69对于第二核25通过读入的主启动用程序来使其进行主控制器OS55的启动。
作为该启动，第一核23先进行面板控制器OS47的初始化再进行面板应用45的读入，第二核25先进行主控制器OS55的初始化再进行主应用53的读入。面板应用45被从RAM31上读入，而主应用53被从NAND闪存29读入。
图4是示出针对RAM和NAND闪存的读入的示意图。第一核23通过已启动的面板控制器47而具有针对RAM31的设备驱动器49。第一核23将RAM31作为面板应用45的RAM盘来使用。
具体来说，第一核23通过设备驱动器49的控制，将RAM31内的面板应用45读入到该RAM31的面板OS堆73上并执行。由此，当读入面板应用45时，可以省略对NAND闪存29的访问。
即，不进行面板控制器OS47中的通过请求页面调度(Demandpaging)的NAND访问，在主控制器OS55中不发生NAND排他等待。
其结果是，在第一实施方式中，面板应用45的读入与在第二核25中的主控制器OS55的初始化并行地进行(参照图5)。
第二核25通过已启动的主控制器OS55而具有针对NAND闪存29的设备驱动器57。第二核25访问NAND闪存29并将主应用53等的处理所需要的数据读入到RAM31上的主OS堆上并执行。
图5是示出由图2的引导加载器进行的引导处理的顺序图。如图5所示，在第一核23上被执行的引导加载器69首先依次读入作为主启动用程序的主内核程序、主设备树程序(SQ1和SQ2)。
接着，引导加载器69如在图3中说明的那样将面板应用45读入并保存到RAM31上(SQ3)。
接着，引导加载器69依次读入作为面板启动用程序的面板内核程序、面板设备树程序(SQ4和SQ5)。
这样，主启动用程序和面板启动用程序的读入结束。然后，引导加载器69在第二核25上使主控制器OS55启动并且在第一核23A上跳转到面板控制器OS47来使其启动(SQ6和SQ7)。
由此，第一核23进行面板控制器OS47的初始化，第二核25进行主控制器OS55的初始化(SQ8和SQ9)。
在面板控制器35的初始化之后，如上所述的那样，与“主控制器OS55的初始化”并行地，第一核23将“RAM31内的面板应用45”读入到“RAM31的面板OS堆73上”并执行(参照图4)。
另一方面，第二核25在主控制器OS55的初始化之后，如上所述的那样，访问NAND闪存29并将主应用53等的处理所需要的数据读如到RAM31上并执行(参照SQ10和图4)。
第一实施方式的存储器访问控制系统39包括第一核23及第二核25、RAM31和NAND闪存29。第一核23及第二核25能够进行不同的运算处理。RAM31具有能够从第一核23及第二核25访问的共享区域63。第一核23及第二核25中的任一个能够访问NAND闪存29。在存储器访问控制系统39中，第一核23访问NAND闪存29，读入所需要的数据(面板启动用程序)并执行处理，并且读入与该处理分离的其它处理所需要的数据(面板应用45)并保存到RAM31中。
因此，在第一实施方式中，在第二核25访问NAND闪存29的期间，第一核23也能够通过RAM31内所保存的数据来执行处理。
作为结果，在第一实施方式中，即使在不考虑排他控制的情况下，也能够有效地使用NAND闪存29，也能够减少各核的等待时间等，也能够在抑制存储器数增加的同时谋求处理的高效化。
在第一实施方式的存储器访问控制系统39中，第一核23A作为引导加载器69发挥功能并访问NAND闪存29。第一核23A读入面板控制器OS47和主控制器OS55所需要的面板启动用程序以及主启动用程序并执行启动处理。第一核23A同时读入与启动处理分离的处理所需要的面板应用45并保存到RAM31中。
因此，在第一实施方式中，即使在面板控制器OS47和主控制器OS55的启动处理中，也能够谋求高效的NAND闪存29的使用以及各核的等待时间的减少，能够在抑制存储器数增加的同时谋求处理的高效化。作为结果，也有缩短启动时间的效果。
尤其，在第一实施方式中，能够将从RAM31的面板应用45的读入与由第二核25进行的主控制器OS55的初始化并行地进行。由此，能够更可靠地谋求高效的NAND闪存29的使用、各核的等待时间等的减少、以及启动时间的缩短。
图5的顺序也能够变更为图6的样子。图6是示出由第一实施方式的变形例涉及的引导加载器进行的引导处理的顺序图。
在本变形例中，如图6所示，与面板应用45和面板启动用程序的读入并行地进行主控制器OS55的初始化。
即，一旦依次读入作为主启动用程序的主内核程序、主设备树程序(SQ1和SQ2)，则进行主控制器OS55的启动(SQ6)。
当在第二核25上进行主控制器OS55的初始化时(SQ9)，与之并行地进行面板应用45和面板启动用程序的读入(SQ3～SQ5)。
主控制器OS55的初始化大量地执行内核、各设备驱动器的初始化处理，因此存在大量的没有访问NAND闪存29的非访问时间。
利用该非访问时间，第一核23上的引导加载器69能够从NAND闪存29有效地读入面板应用45和面板启动用程序。
这样，一旦主控制器OS55的初始化结束，则第二核25进行主应用53的读入(SQ10)。另一方面，第一核23跳转到面板控制器OS47来使其启动(SQ7)，进行面板控制器OS47的初始化(SQ8)。
在涉及的变形例中，第一核23通过引导加载器69依次读入主控制器OS55和面板控制器OS47的启动用程序并进行启动处理。第二核25至少与在第一核23中的面板控制器OS47的启动用程序的读入并行地进行主控制器OS55的启动处理。
从而，与在读入全部的程序之后启动主控制器OS55和面板控制器OS47的情况相比，能够消除由主控制器OS55的启动等待造成的时间损失。
即，在变形例中，利用主控制器OS55的启动处理、特别是用于初始化的非访问时间，第一核23上的引导加载器69能够从NAND闪存29有效地读入面板启动用程序。另外，即使在变形例中，也能够起到与上述的第一实施方式相同的作用效果。
图7是示出适用于第二实施方式涉及的图像形成装置的存储器访问控制系统的框图，图8是示出图7的存储器访问控制系统的第一核及第二核与RAM的关系的示意图，图9是由图7的存储器访问控制系统进行的存储器排他控制时的示意图。在第二实施方式中，基本构成是与上述的第一实施方式共通的，因此在对应的构成部分上使用相同符号或在相同符号上添附了A的符号，并省略重复的说明。
在第二实施方式中，还同时使用了对于第一核23及第二核25访问NAND闪存29的排他控制。第二实施方式的排他控制以适用在了面板控制器系统43A和主控制器系统51A的并行控制中的情况进行说明，但是也可以适用于第一实施方式的引导处理。
如图7～图9所示的那样，存储器访问控制系统39A将排他标识41保存到主存储部9A的RAM31A中。进行如下排他控制：只有取得了排他标识41的第一核23及第二核25中一个才能够访问主存储部9A的NAND闪存29。
第一核23经由面板控制器OS47A的设备驱动器49A通过自旋锁(Spin lock)获取RAM31A内的排他标识41。第二核25经由主控制器OS55A的设备驱动器57A通过自旋锁获取RAM31A内的排他标识41。
RAM31A通过映射(Mapping)被分配给面板控制器OS47A用的面板OS区域59、主控制器OS55A用的主OS区域61、面板控制器OS47A及主控制器OS55A的共享区域63(图7和图8)。在该RAM31A的共享区域63内保存有排他标识41。
一旦第一核23及第二核25中的一个取得排他标识41，则另一个不能取得排他标识41。具体来说，第一核23及第二核25监视RAM31A的共享区域63内的排他标识41是否能够取得。在能够取得的情况下，如图9的第二核25那样取得排他标识41，在不能取得的情况下，如图9的第一核23那样成为忙-等待(Busy-wait)状态，并继续进行通过循环的排他标识41的监视。
在第二实施方式中，第一核23及第二核25分别具有高速缓冲存储器65、67。第一核23及第二核25分别通过高速缓冲存储器65、67的值来进行针对忙-等待状态下的排他标识41的监视。因此，在高速缓冲存储器65、67和RAM31A之间，需要调和一致性、也就是使数据内容一致。这可以通过高速缓冲存储器65、67的闪存或无效处理(Invalidateprocessing)等来进行。
排他标识41的取得例如是：在通过读出-修正-写入(Read-Modify-Write)而在排他标识41变成“0”的瞬间写入“1”来确保取得之后，将“0”写入到排他标识41中来开放等。该排他标识41的取得通过原子(Atomic)操作(不可分操作)来进行。在读出(Read)排他标识信息之后到写入(Write)的期间，抑制因来自其它核的写入(Write)而造成的前后矛盾。
取得了排他标识41的第一核23及第二核25中的一个能够访问NAND闪存29。在图9的例子中，取得了排他标识41的第二核25能够访问NAND闪存29。
以下，通过图10的流程图对第二实施方式的存储器排他控制进行说明。图10的流程图示出由图7的存储器访问控制系统进行的存储器排他控制。关于图像形成装置1和存储器访问控制系统39A的构成参照图1、图7～图9。
存储器排他控制首先在步骤S1中进行“对RAM的访问”。第一核23(面板控制器OS47)或第二核25(主控制器OS55)通过各自的设备驱动器49A或57A的控制访问RAM31A的共享区域63。由此，步骤S1结束，转入步骤S2。
在步骤S2中，进行“能够取得排他标识?”的处理。在该处理中，第一核23或第二核25判断是否能够取得RAM31A的共享区域63内的排他标识41。
在图9的例子中，在第二核25的情况下能够取得排他标识41，在第一核23的情况下不能取得排他标识41。
在能够取得排他标识41的情况下，转入步骤S3(是)，在不能取得的情况下，重复进行步骤S2的处理(否)。在再次进行步骤S2的情况下，由于变成忙-等待状态，第一核23或第二核25对于高速缓冲存储器65或67，继续进行通过循环的排他标识41的监视。
在步骤S3中，进行“排他标识取得”。即，第一核23及第二核25中的一个进行RAM31A的共享区域63内的排他标识41的取得。由于该取得，第一核23及第二核25中的另一个不能取得排他标识41。
在图9的例子中，第二核25进行排他标识41的取得。从而，如在步骤S2中说明的那样，第一核23不能取得排他标识41。
这样，步骤S3结束，转入步骤S4。
在步骤S4中进行“对NAND闪存的访问”。即，取得了排他标识41的第一核23及第二核25中的一个经由NAND控制器27(图1)访问NAND闪存29。由此，第一核23及第二核25中的一个能够进行针对NAND闪存29的数据的读写。在图9的例子中，第二核25访问NAND闪存29并进行数据的读写。
这样，步骤S4结束，转入步骤S5。
在步骤S5中，进行“排他标识的开放”。第一核23及第二核25中的一个一旦结束对NAND闪存29的访问，则开放RAM31A的共享区域63内的排他标识41。由此，第一核23及第二核25中的另一个能够取得排他标识41。在图9的例子中，曾处于忙-等待状态的第一核23能够取得排他标识41。
在第二实施方式的存储器访问控制系统39A中，RAM31将排他标识41保存到共享区域63中。一旦第一核23及第二核25中的任一个取得排他标识41，则另一个不能取得排他标识41。由此，只有取得了排他标识41的第一核23及第二核25中的一个访问NAND闪存29。
从而，在第二实施方式中，能够简单且可靠地进行多个核不能同时访问的、针对NAND闪存29的排他控制。由此，能够更有效地使用NAND闪存29，也能够减少各核的等待时间等。
在将第二实施方式的排他控制用于第一实施方式的引导处理中的情况下，有利于如图4所示那样当第一核23将“RAM31A内的面板应用45”读入到“该RAM31A的面板OS堆73”上并执行时等。
第一核23不进行对NAND闪存29的访问而读入RAM31A内的面板应用45并执行。然而，有时也访问NAND闪存29并且进行写入。
当进行该写入时，第一核23监视排他标识41并进行上述的排他控制。由此，能够有效地使用NAND闪存29，各核的等待时间等也减少，能够谋取启动时间的缩短。
另外，在将第二实施方式的排他控制用于第一实施方式的图6的顺序中的情况下，有利于在第二核25上进行主控制器OS55的初始化(SQ9)、并与之并行地在第一核23上进行面板应用45和面板启动用程序的读入(SQ3～SQ5)时等。
如上述那样，当在第二核25上进行主控制器OS55的初始化时，第一核23上的引导加载器69利用对NAND闪存29的非访问时间从NAND闪存29读入面板应用45和面板启动用程序。
此时，在引导加载器69和主控制器OS55之间进行监视排他标识41的上述排他控制。由此，能够有效地利用NAND闪存29的非访问时间。从而，能够有效地使用NAND闪存29，各核的等待时间等也减少，能够谋求启动时间的缩短。
以上，虽然说明了本发明的优选的实施方式，但是在本发明中也包含有其它各种变形例，使用了上述实施方式所记载的实现各构成要素的功能的其它构成的技术方案、只要是本领域技术人员就能够从这些构成或功能中想到的其它构成也包含在本发明中。
在上述的第一和第二实施方式中，虽然将处理器13作为单个多核处理器，但是也可以是例如将多个单核处理器或多核处理器适当组合的构成。

Claims (10)

1.一种存储器访问控制系统，其特征在于，包括：
多个运算部，所述多个运算部能够进行不同的运算处理；
第一存储器，所述第一存储器具有能够从所述多个运算部进行访问的共享区域；以及
第二存储器，所述多个运算部中的任一个能够访问所述第二存储器，
一个运算部通过访问所述第二存储器来读入需要的数据并执行处理，并且读入与所述处理分离的其它处理所需要的数据并保存到所述第一存储器中。
2.如权利要求1所述的存储器访问控制系统，其特征在于，
所述一个运算部在其它运算部访问所述第二存储器的期间，进行基于保存在所述第一存储器中的数据的处理。
3.如权利要求1所述的存储器访问控制系统，其特征在于，
所述多个运算部包括：执行引导加载器和第一操作系统的第一运算部、以及执行与所述第一操作系统不同的第二操作系统的第二运算部，
所述第一运算部通过执行所述引导加载器来访问所述第二存储器，读入所述第一操作系统和第二操作系统的启动用程序并执行启动处理，并且读入在所述第一操作系统上动作的应用程序并保存到所述第一存储器中。
4.如权利要求3所述的存储器访问控制系统，其特征在于，
所述第一运算部通过所述引导加载器依次读入所述第二操作系统和第一操作系统的启动用程序并进行启动处理，
所述第二运算部至少与在所述第一运算部中的所述第一操作系统的启动用程序的读入并行地进行所述第二操作系统的启动处理。
5.如权利要求1所述的存储器访问控制系统，其特征在于，
所述第一存储器在所述共享区域中保存排他标识，一旦一个运算部取得所述排他标识，则其它运算部不能取得所述排他标识，
所述多个运算部中只有取得了所述排他标识的所述一个运算部访问所述第二存储器。
6.一种图像形成装置，具有权利要求1所述的存储器访问控制系统。
7.一种存储器访问控制方法，其特征在于，
准备能够进行不同的运算处理的多个运算部、具有共享区域的第一存储器、以及所述多个运算部中的任一个能够访问的第二存储器，所述共享区域能够从所述多个运算部访问，
使一个运算部通过访问所述第二存储器来读入需要的数据并执行处理，并且读入与所述处理分离的其它处理所需要的数据并保存到所述第一存储器中。
8.如权利要求7所述的存储器访问控制方法，其特征在于，
还使所述一个运算部在其它运算部访问所述第二存储器的期间，进行基于保存在所述第一存储器中的数据的处理。
9.如权利要求7所述的存储器访问控制方法，其特征在于，
所述多个运算部包括：执行引导加载器和第一操作系统的第一运算部、以及执行与所述第一操作系统不同的第二操作系统的第二运算部，
所述存储器访问控制方法还使所述第一运算部通过执行所述引导加载器来访问所述第二存储器，读入所述第一和第二操作系统的启动用程序并执行启动处理，并且读入在所述第一操作系统上动作的应用程序并保存到所述第一存储器中。
10.如权利要求9所述的存储器访问控制方法，其特征在于，
还使所述第一运算部通过所述引导加载器依次读入所述第二操作系统和第一操作系统的启动用程序并进行启动处理，
使所述第二运算部至少与在所述第一运算部中的所述第一操作系统的启动用程序的读入并行地进行所述第二操作系统的启动处理。
CN201410152862.6A 2013-04-25 2014-04-16 存储器访问控制系统、图像形成装置、存储器访问控制方法 Expired - Fee Related CN104123248B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013093014A JP5824472B2 (ja) 2013-04-25 2013-04-25 メモリーアクセス制御システム及び画像形成装置
JP2013-093014 2013-04-25

Publications (2)

Publication Number Publication Date
CN104123248A true CN104123248A (zh) 2014-10-29
CN104123248B CN104123248B (zh) 2017-06-09

Family

ID=50513733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410152862.6A Expired - Fee Related CN104123248B (zh) 2013-04-25 2014-04-16 存储器访问控制系统、图像形成装置、存储器访问控制方法

Country Status (4)

Country Link
US (1) US9430249B2 (zh)
EP (1) EP2796992B1 (zh)
JP (1) JP5824472B2 (zh)
CN (1) CN104123248B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109313426A (zh) * 2016-10-21 2019-02-05 株式会社东芝 控制器
CN111625182A (zh) * 2019-02-28 2020-09-04 慧荣科技股份有限公司 通用闪存存储器模块、控制器、电子装置及操作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6455353B2 (ja) * 2015-07-23 2019-01-23 富士通株式会社 並列計算機、並列計算機の初期化方法および起動プログラム
JP6475210B2 (ja) * 2016-10-14 2019-02-27 Ｎｅｃプラットフォームズ株式会社 フラッシュメモリ装置
US11775219B2 (en) * 2022-01-14 2023-10-03 Hewlett-Packard Development Company, L.P. Access control structure for shared memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1924880A (zh) * 2005-09-01 2007-03-07 株式会社东芝 处理器,计算机系统和认证方法
US20070136536A1 (en) * 2005-12-06 2007-06-14 Byun Sung-Jae Memory system and memory management method including the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5437464A (en) * 1991-08-30 1995-08-01 Kabushiki Kaisha Sega Enterprises Data reading and image processing system for CD-ROM
US7334102B1 (en) * 2003-05-09 2008-02-19 Advanced Micro Devices, Inc. Apparatus and method for balanced spinlock support in NUMA systems
US7447846B2 (en) * 2006-04-12 2008-11-04 Mediatek Inc. Non-volatile memory sharing apparatus for multiple processors and method thereof
US7711941B2 (en) * 2006-12-19 2010-05-04 Lsi Corporation Method and apparatus for booting independent operating systems in a multi-processor core integrated circuit
JP4746699B1 (ja) 2010-01-29 2011-08-10 株式会社東芝 半導体記憶装置及びその制御方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1924880A (zh) * 2005-09-01 2007-03-07 株式会社东芝 处理器,计算机系统和认证方法
US20070136536A1 (en) * 2005-12-06 2007-06-14 Byun Sung-Jae Memory system and memory management method including the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109313426A (zh) * 2016-10-21 2019-02-05 株式会社东芝 控制器
CN109313426B (zh) * 2016-10-21 2021-10-08 株式会社东芝 控制器
CN111625182A (zh) * 2019-02-28 2020-09-04 慧荣科技股份有限公司 通用闪存存储器模块、控制器、电子装置及操作方法

Also Published As

Publication number Publication date
CN104123248B (zh) 2017-06-09
EP2796992B1 (en) 2016-09-14
JP2014215833A (ja) 2014-11-17
US9430249B2 (en) 2016-08-30
US20140325200A1 (en) 2014-10-30
JP5824472B2 (ja) 2015-11-25
EP2796992A1 (en) 2014-10-29

Similar Documents

Publication Publication Date Title
US7213139B2 (en) System for gathering and storing internal and peripheral components configuration and initialization information for subsequent fast start-up during first execution of fast start-up
CN103198450B (zh) 图像形成装置
US8239667B2 (en) Switching between multiple operating systems (OSes) using sleep state management and sequestered re-baseable memory
CN104123248A (zh) 存储器访问控制系统、图像形成装置、存储器访问控制方法
US20110088032A1 (en) Method and apparatus for configuring a hypervisor during a downtime state
US9395919B1 (en) Memory configuration operations for a computing device
CN106990958A (zh) 一种扩展组件、电子设备及启动方法
US10324867B2 (en) Systems and devices having a scalable basic input/output system (BIOS) footprint and associated methods
DE102019120573A1 (de) Technologien zur rechnerischen speicherung über ablade-kernel-erweiterungen
KR20160125137A (ko) 애플리케이션 프로세서와 시스템 온 칩
US10705993B2 (en) Programming and controlling compute units in an integrated circuit
JP2021524077A (ja) 仮想化のためのプロセッサ特徴ｉｄ応答
CN104461977A (zh) 记忆卡存取装置、其控制方法与记忆卡存取系统
CN114647446A (zh) 存储级存储装置、计算机模块及服务器系统
KR102388746B1 (ko) 세이프 어드레스 매핑을 이용한 메모리 셀 액세스 제어 방법
US8095784B2 (en) Computer system and method for activating basic program therein
JPH0855097A (ja) データ処理システム及びそのメモリアクセス方法
KR20070032573A (ko) 하드 디스크 드라이브의 플래쉬 메모리를 메인 ＆비디오메모리로 사용 할 수 있는 컴퓨터
JP5899152B2 (ja) メモリーアクセス制御システム及び画像形成装置
JP6018537B2 (ja) 画像形成装置
CN116737488B (zh) 一种参数监控方法及电子设备
US10678552B2 (en) Hardware for system firmware use
CN117251103B (zh) 低延迟进入深度低功耗状态的存储设备及其方法
CN118394601A (zh) 一种参数监控方法及电子设备
CN118152034A (zh) Bios配置方法和电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170609

Termination date: 20190416