JPH11250228A - 画像処理装置及び画像処理システム - Google Patents
画像処理装置及び画像処理システムInfo
- Publication number
- JPH11250228A JPH11250228A JP10053083A JP5308398A JPH11250228A JP H11250228 A JPH11250228 A JP H11250228A JP 10053083 A JP10053083 A JP 10053083A JP 5308398 A JP5308398 A JP 5308398A JP H11250228 A JPH11250228 A JP H11250228A
- Authority
- JP
- Japan
- Prior art keywords
- data
- function
- image
- unit
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2209/00—Indexing scheme relating to G06F9/00
- G06F2209/50—Indexing scheme relating to G06F9/50
- G06F2209/5021—Priority
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Image Processing (AREA)
- Image Input (AREA)
- Memory System (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】効率的なメモリアクセスによって、複数の画像
処理の機能を並列に処理することを可能とし、高速に画
像処理を行うことのできる画像処理装置及びシステムを
提供することにある。 【解決手段】機能の優先度に従って動作する機能を選択
する優先機能選択部３０と、選択された機能が必要とす
るメモリアクセスを優先的に行うデータ転送部２０と、
機能を処理するためのデータを共有メモリ２と機能を実
行する複数の機能処理部５，７との間で一定量保持する
複数のデータ保持手段４０とを備えるデータ制御部４を
備え、データ制御部４は、各機能処理部からの要求に基
づいてＣＰＵ１と共有メモリ２とのバス３の制御を一括
して行い、機能処理部５，７は、データ制御部４に対し
て独立にデータのやり取りを行うことで、具備した機能
を他の機能と並列に処理する。
処理の機能を並列に処理することを可能とし、高速に画
像処理を行うことのできる画像処理装置及びシステムを
提供することにある。 【解決手段】機能の優先度に従って動作する機能を選択
する優先機能選択部３０と、選択された機能が必要とす
るメモリアクセスを優先的に行うデータ転送部２０と、
機能を処理するためのデータを共有メモリ２と機能を実
行する複数の機能処理部５，７との間で一定量保持する
複数のデータ保持手段４０とを備えるデータ制御部４を
備え、データ制御部４は、各機能処理部からの要求に基
づいてＣＰＵ１と共有メモリ２とのバス３の制御を一括
して行い、機能処理部５，７は、データ制御部４に対し
て独立にデータのやり取りを行うことで、具備した機能
を他の機能と並列に処理する。
Description
【０００１】
【発明の属する技術分野】本発明は複数の機能を処理す
る画像処理装置に関し、特にＣＰＵの主メモリと画像メ
モリとを共有し、効率的に複数の機能を処理する画像処
理装置及び画像処理システムに関する。
る画像処理装置に関し、特にＣＰＵの主メモリと画像メ
モリとを共有し、効率的に複数の機能を処理する画像処
理装置及び画像処理システムに関する。
【０００２】
【従来の技術】画像処理を高速に行う従来技術の構成と
して、図２の従来例１に示したように画像処理を行う画
像処理部専用に複数の画像メモリを具備する方式があ
る。この方式によれば、画像処理を行う対象データを画
像メモリから画像処理部に供給するのと並行して、処理
結果データを画像処理部から画像メモリに保持すること
が可能となり、高速に画像処理を行うことができる。こ
のことは、画像処理部が映像を入出力する映像入出力部
の場合でも、映像入力と映像出力とが画像メモリに並列
にアクセスすることができるため、画像処理部と同じよ
うに高速に処理することができる。つまり、映像の画像
データを入力するのと並行して、画像データを映像出力
として出力することができる。
して、図２の従来例１に示したように画像処理を行う画
像処理部専用に複数の画像メモリを具備する方式があ
る。この方式によれば、画像処理を行う対象データを画
像メモリから画像処理部に供給するのと並行して、処理
結果データを画像処理部から画像メモリに保持すること
が可能となり、高速に画像処理を行うことができる。こ
のことは、画像処理部が映像を入出力する映像入出力部
の場合でも、映像入力と映像出力とが画像メモリに並列
にアクセスすることができるため、画像処理部と同じよ
うに高速に処理することができる。つまり、映像の画像
データを入力するのと並行して、画像データを映像出力
として出力することができる。
【０００３】次に、画像処理のシステムを小さくする従
来技術の構成として、図２の従来例２に示したようにＣ
ＰＵが使用するメモリと画像処理部により取り扱う画像
メモリとを共有メモリを設けることにより共有する技術
がある。この従来技術によれば、ＣＰＵが使用するメモ
リと画像メモリとを共有して使用するため、ハードウエ
アの物量の削減が可能で画像処理システム自体を小さく
することができる。また、バスの制御を行うことが可能
な処理部であれば、その処理部をバスに接続することで
機能拡張を容易に実施することができる。
来技術の構成として、図２の従来例２に示したようにＣ
ＰＵが使用するメモリと画像処理部により取り扱う画像
メモリとを共有メモリを設けることにより共有する技術
がある。この従来技術によれば、ＣＰＵが使用するメモ
リと画像メモリとを共有して使用するため、ハードウエ
アの物量の削減が可能で画像処理システム自体を小さく
することができる。また、バスの制御を行うことが可能
な処理部であれば、その処理部をバスに接続することで
機能拡張を容易に実施することができる。
【０００４】
【発明が解決しようとする課題】しかしながら、図２の
従来例１では、画像処理を高速に行うため画像処理部が
専用の画像メモリを複数個具備する構成のため、ハード
ウエアの物量が大きくなってしまう。また、ＣＰＵから
画像メモリ中のデータにアクセスする場合、画像処理部
を介さなければ画像メモリ中のデータにアクセスするこ
とができず、アクセス時にオーバヘッドが発生してしま
う。このオーバヘッドにより、従来例１の技術において
は、ＣＰＵから画像メモリへ高速にアクセスすることが
できない。また、図２の画像処理システムを小さくする
従来例２では、ＣＰＵと画像処理関連の機能とが共有メ
モリによってメモリを共有するため、図中のバス２の負
荷が大きくなることが問題であった。例えば、画像デー
タの演算処理と映像の入出力処理とを並行して行う場
合、画像演算処理を行う画像データと映像データとがバ
ス２を介してメモリにアクセスされるため、画像処理用
の専用メモリを具備した構成よりもバス２の負荷が大き
くなる。つまり、従来例２の構成ではバスの調停処理が
必要となるため、画像処理部や映像入出力部などが頻繁
にバス２を使用する場合、バスの調定処理のオーバヘッ
ドにより装置全体の処理速度を高めることが困難になっ
てしまう。
従来例１では、画像処理を高速に行うため画像処理部が
専用の画像メモリを複数個具備する構成のため、ハード
ウエアの物量が大きくなってしまう。また、ＣＰＵから
画像メモリ中のデータにアクセスする場合、画像処理部
を介さなければ画像メモリ中のデータにアクセスするこ
とができず、アクセス時にオーバヘッドが発生してしま
う。このオーバヘッドにより、従来例１の技術において
は、ＣＰＵから画像メモリへ高速にアクセスすることが
できない。また、図２の画像処理システムを小さくする
従来例２では、ＣＰＵと画像処理関連の機能とが共有メ
モリによってメモリを共有するため、図中のバス２の負
荷が大きくなることが問題であった。例えば、画像デー
タの演算処理と映像の入出力処理とを並行して行う場
合、画像演算処理を行う画像データと映像データとがバ
ス２を介してメモリにアクセスされるため、画像処理用
の専用メモリを具備した構成よりもバス２の負荷が大き
くなる。つまり、従来例２の構成ではバスの調停処理が
必要となるため、画像処理部や映像入出力部などが頻繁
にバス２を使用する場合、バスの調定処理のオーバヘッ
ドにより装置全体の処理速度を高めることが困難になっ
てしまう。
【０００５】さらに、図２の従来例２では、専用の画像
データをメモリにアクセスするためのバスを複数持たな
いため、並列で画像データを処理することができない。
例えば、画像処理を行う対象データを共有メモリから画
像処理部に供給するのと並行して、処理結果データを画
像処理部から共有メモリに保持することはできない。こ
のため、従来例２の技術では、処理速度が低下してしま
う。
データをメモリにアクセスするためのバスを複数持たな
いため、並列で画像データを処理することができない。
例えば、画像処理を行う対象データを共有メモリから画
像処理部に供給するのと並行して、処理結果データを画
像処理部から共有メモリに保持することはできない。こ
のため、従来例２の技術では、処理速度が低下してしま
う。
【０００６】本発明の目的は、従来技術の問題点を克服
し、効率的なメモリアクセスによって、複数の画像処理
の機能を並列に処理することを可能とし、高速に画像処
理を行うことのできる画像処理装置を提供することにあ
る。
し、効率的なメモリアクセスによって、複数の画像処理
の機能を並列に処理することを可能とし、高速に画像処
理を行うことのできる画像処理装置を提供することにあ
る。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に本発明は、ＣＰＵの主メモリと画像メモリとを共有メ
モリにより共有して複数の機能処理部により画像処理を
実行する画像処理装置であって、画像処理装置が、機能
処理部から要求された要求機能の優先度に応じて要求機
能を選択する優先機能選択部と、優先機能選択部により
選択された機能が必要とするメモリアクセスを優先的に
行うデータ転送部と、機能を処理するためのデータを共
有メモリと機能を実行する複数の機能処理部との間で一
定量保持する複数のデータ保持部とからなるデータ制御
部と、データ制御部に対して独立にデータのやり取りを
行い、自機能処理部の要求機能を他の機能処理部の要求
機能と並列に処理する機能処理部とを備える構成とする
ことで達成できる。
に本発明は、ＣＰＵの主メモリと画像メモリとを共有メ
モリにより共有して複数の機能処理部により画像処理を
実行する画像処理装置であって、画像処理装置が、機能
処理部から要求された要求機能の優先度に応じて要求機
能を選択する優先機能選択部と、優先機能選択部により
選択された機能が必要とするメモリアクセスを優先的に
行うデータ転送部と、機能を処理するためのデータを共
有メモリと機能を実行する複数の機能処理部との間で一
定量保持する複数のデータ保持部とからなるデータ制御
部と、データ制御部に対して独立にデータのやり取りを
行い、自機能処理部の要求機能を他の機能処理部の要求
機能と並列に処理する機能処理部とを備える構成とする
ことで達成できる。
【０００８】本発明によれば、画像処理機能を実行する
画像処理部とＣＰＵの主メモリと共有した共有メモリと
の間に、データ保持部を具備することによって、ＣＰＵ
と主メモリを結ぶバスの負荷を軽減することができる。
また、本発明によれば、画像処理機能毎にデータ保持部
を具備することによって、各機能が並列に動作すること
が可能となる。
画像処理部とＣＰＵの主メモリと共有した共有メモリと
の間に、データ保持部を具備することによって、ＣＰＵ
と主メモリを結ぶバスの負荷を軽減することができる。
また、本発明によれば、画像処理機能毎にデータ保持部
を具備することによって、各機能が並列に動作すること
が可能となる。
【０００９】
【発明の実施の形態】以下、本発明の一実施形態を図面
を用いて説明する。
を用いて説明する。
【００１０】図１は、本発明の一実施形態にかかわる画
像処理装置の原理を示すブロック図である。
像処理装置の原理を示すブロック図である。
【００１１】まず、図１を用いて、本実施形態にかかわ
る画像処理装置の原理を概要と共に説明する。
る画像処理装置の原理を概要と共に説明する。
【００１２】画像処理装置全体はＣＰＵ１により制御さ
れる。ＣＰＵ１が実行する制御のプログラムや実行に必
要となるデータは共有メモリ２に記憶されている。ここ
で、実行に必要なデータとは、例えばフィルタ処理のパ
ラメータや画像データのことである。つまり、ＣＰＵ１
は共有メモリにアクセスし、必要なデータをリード／ラ
イトすることにより画像処理装置の制御を行う。画像処
理装置における画像間演算処理や映像の入出力処理とい
った画像処理機能は、画像間演算処理を機能処理部５で
映像の入出力処理を機能処理部７で機能を分担して行
い、それぞれの機能処理部５，７で独立に実行される。
各機能処理部５，７が処理を実行する場合、機能処理部
５，７からは画像処理を実行する際の要求信号を信号線
６，８を介して優先機能選択部３０に送り、共有メモリ
２への画像データのアクセスを要求する。各機能処理部
５，７から要求を受けた優先機能選択部３０は、各機能
処理部５，７が実行する機能の予め設定された優先順位
に基づき実行する優先順位を決定する。そして、優先順
位の最も高い機能処理部の機能を実行するように、デー
タ転送部２０に信号を送る。データ転送部２０では、優
先機能選択部３０によって選択された機能の処理が実行
できるよう共有メモリ２にアクセスして、処理に必要な
メモリアクセスを行い、機能処理部５，７で使用する画
像データを読み出す。メモリアクセスによって得られた
前述の画像データは、データ保持部４０，４１に格納さ
れ機能処理部５，７に供給される。尚、以下の説明で
は、データ転送部２０，優先機能選択部３０，データ保
持部４０，４１をまとめてデータ制御部４とする。
れる。ＣＰＵ１が実行する制御のプログラムや実行に必
要となるデータは共有メモリ２に記憶されている。ここ
で、実行に必要なデータとは、例えばフィルタ処理のパ
ラメータや画像データのことである。つまり、ＣＰＵ１
は共有メモリにアクセスし、必要なデータをリード／ラ
イトすることにより画像処理装置の制御を行う。画像処
理装置における画像間演算処理や映像の入出力処理とい
った画像処理機能は、画像間演算処理を機能処理部５で
映像の入出力処理を機能処理部７で機能を分担して行
い、それぞれの機能処理部５，７で独立に実行される。
各機能処理部５，７が処理を実行する場合、機能処理部
５，７からは画像処理を実行する際の要求信号を信号線
６，８を介して優先機能選択部３０に送り、共有メモリ
２への画像データのアクセスを要求する。各機能処理部
５，７から要求を受けた優先機能選択部３０は、各機能
処理部５，７が実行する機能の予め設定された優先順位
に基づき実行する優先順位を決定する。そして、優先順
位の最も高い機能処理部の機能を実行するように、デー
タ転送部２０に信号を送る。データ転送部２０では、優
先機能選択部３０によって選択された機能の処理が実行
できるよう共有メモリ２にアクセスして、処理に必要な
メモリアクセスを行い、機能処理部５，７で使用する画
像データを読み出す。メモリアクセスによって得られた
前述の画像データは、データ保持部４０，４１に格納さ
れ機能処理部５，７に供給される。尚、以下の説明で
は、データ転送部２０，優先機能選択部３０，データ保
持部４０，４１をまとめてデータ制御部４とする。
【００１３】本発明の実施形態の原理によると、データ
保持部４０，４１によって、機能処理部５，７が処理す
るデータを記憶できるため、記憶されたデータを処理す
る範囲内であれば、機能処理部５，７は並列に処理を実
行することが可能である。このため、効率的にデータを
データ保持部４０，４１に記憶させることができ装置全
体としての処理速度の向上が可能となる。
保持部４０，４１によって、機能処理部５，７が処理す
るデータを記憶できるため、記憶されたデータを処理す
る範囲内であれば、機能処理部５，７は並列に処理を実
行することが可能である。このため、効率的にデータを
データ保持部４０，４１に記憶させることができ装置全
体としての処理速度の向上が可能となる。
【００１４】次に、具体的な発明の一実施形態を図３に
示す。
示す。
【００１５】以下、図３で示した一実施形態を詳細に説
明する。
明する。
【００１６】図３で説明する一実施形態は、画像処理装
置の機能として、画像処理に使用する画像データの入力
を制御する映像入力部６０と、モニタなどの映像表示部
への画像データの出力を制御する映像出力部７０と、複
数の画像処理機能を保持した画像処理部８０，９０を備
えている。処理される画像データは、カメラなどの画像
取得部から映像入力部６０に入力され、データ制御部４
を介して共有メモリ２に記憶される。画素変換，画像間
演算，エッジ強調，特徴量抽出，画像間パターンマッチ
ングなどの画像処理は、共有メモリ２に記憶されている
画像データに対して画像処理部８０，９０で行われる。
また、各画像処理機能の制御は、機能制御部５０を介し
てＣＰＵ１によって制御される。このとき、本実施形態
におけるバス３の調定処理は、ＣＰＵ１とデータ制御部
４のみが行い、映像入力部６０，映像出力部７０、およ
び画像処理部８０，９０はバス３の調定処理を行わな
い。これによって、本発明の実施形態では、バス３にお
ける調定処理の負荷が軽減されているため、装置全体の
処理速度を向上することが可能である。また、各画像処
理を実行する処理部の各々が、バス３の制御を行うデー
タ制御部４に並列に接続されているため、データ制御部
４以降の処理を並列に実行することができる。尚、図３
の機能制御部５０，データ制御部４，画像処理部８０，
９０でプロセッサ１０を構成しているが、このプロセッ
サ１０に映像入力部６０，映像出力部７０を加えたもの
をプロセッサとして構成することも考えられる。
置の機能として、画像処理に使用する画像データの入力
を制御する映像入力部６０と、モニタなどの映像表示部
への画像データの出力を制御する映像出力部７０と、複
数の画像処理機能を保持した画像処理部８０，９０を備
えている。処理される画像データは、カメラなどの画像
取得部から映像入力部６０に入力され、データ制御部４
を介して共有メモリ２に記憶される。画素変換，画像間
演算，エッジ強調，特徴量抽出，画像間パターンマッチ
ングなどの画像処理は、共有メモリ２に記憶されている
画像データに対して画像処理部８０，９０で行われる。
また、各画像処理機能の制御は、機能制御部５０を介し
てＣＰＵ１によって制御される。このとき、本実施形態
におけるバス３の調定処理は、ＣＰＵ１とデータ制御部
４のみが行い、映像入力部６０，映像出力部７０、およ
び画像処理部８０，９０はバス３の調定処理を行わな
い。これによって、本発明の実施形態では、バス３にお
ける調定処理の負荷が軽減されているため、装置全体の
処理速度を向上することが可能である。また、各画像処
理を実行する処理部の各々が、バス３の制御を行うデー
タ制御部４に並列に接続されているため、データ制御部
４以降の処理を並列に実行することができる。尚、図３
の機能制御部５０，データ制御部４，画像処理部８０，
９０でプロセッサ１０を構成しているが、このプロセッ
サ１０に映像入力部６０，映像出力部７０を加えたもの
をプロセッサとして構成することも考えられる。
【００１７】図３で説明する一実施形態の画像データに
ついて図４を用いて詳細に説明する。
ついて図４を用いて詳細に説明する。
【００１８】本実施形態では、画像処理に使用されるデ
ータのビット幅を８ビットとしている。そのため、映像
入力部６０から入力される画像データや、画像処理部８
０，９０に供給される画像データのビット幅を８ビット
として以降の説明を行う。
ータのビット幅を８ビットとしている。そのため、映像
入力部６０から入力される画像データや、画像処理部８
０，９０に供給される画像データのビット幅を８ビット
として以降の説明を行う。
【００１９】まず、画像処理に使用されるデータの論理
的なデータ配列を図４（１）に示す。図中のｆ（ｘ，
ｙ）は、座標値（ｘ，ｙ）での画像データの値を示して
いる。次に、図４（１）で示した画像データが、共有メ
モリ２にどの様に格納されているかについて説明する。
本実施形態で使用する共有メモリ２は、ビット幅（ビッ
トの深さ）が３２ビットのものを使用している。そのた
め、本実施形態では、図４（２）に示すように、共有メ
モリ２の一つのアドレスに、４画素の画像データを統合
して格納している。よって、本実施形態では、１回（１
クロック）のメモリアクセスで４画素の画像データにア
クセスすることができる。この方式によれば、１画素の
画像処理を１クロックで行うことができる画像処理装置
を考えた場合、バス３の転送能力は、画像処理能力の４
倍と考えることができる。本実施形態では、このことを
用いて効率的に画像データを共有メモリ２からデータ保
持部４０，４１へ転送している。また、本実施形態で
は、優先機能選択部３０における機能の優先順位を優先
度の高い順に 映像入力処理＞映像出力処理＞画像演算処理 としている。この優先順位は、状況に応じて変えること
も勿論可能であり、要は各処理に対して処理優先順位を
付けているということである。
的なデータ配列を図４（１）に示す。図中のｆ（ｘ，
ｙ）は、座標値（ｘ，ｙ）での画像データの値を示して
いる。次に、図４（１）で示した画像データが、共有メ
モリ２にどの様に格納されているかについて説明する。
本実施形態で使用する共有メモリ２は、ビット幅（ビッ
トの深さ）が３２ビットのものを使用している。そのた
め、本実施形態では、図４（２）に示すように、共有メ
モリ２の一つのアドレスに、４画素の画像データを統合
して格納している。よって、本実施形態では、１回（１
クロック）のメモリアクセスで４画素の画像データにア
クセスすることができる。この方式によれば、１画素の
画像処理を１クロックで行うことができる画像処理装置
を考えた場合、バス３の転送能力は、画像処理能力の４
倍と考えることができる。本実施形態では、このことを
用いて効率的に画像データを共有メモリ２からデータ保
持部４０，４１へ転送している。また、本実施形態で
は、優先機能選択部３０における機能の優先順位を優先
度の高い順に 映像入力処理＞映像出力処理＞画像演算処理 としている。この優先順位は、状況に応じて変えること
も勿論可能であり、要は各処理に対して処理優先順位を
付けているということである。
【００２０】次に、図３〜図６を用いて、実際の画像処
理を想定し本実施形態を詳しく説明する。
理を想定し本実施形態を詳しく説明する。
【００２１】図４（２）に示した形式で共有メモリ２に
記録されている画像データに対し、画面Ａと画面Ｂとの
画像間の加算処理を行う場合について説明する。本実施
形態では、画像間の加算処理を行う回路は、画像処理部
８０が具備している。
記録されている画像データに対し、画面Ａと画面Ｂとの
画像間の加算処理を行う場合について説明する。本実施
形態では、画像間の加算処理を行う回路は、画像処理部
８０が具備している。
【００２２】まず、画像間の加算処理を行う場合の画像
処理部の概要について説明する。
処理部の概要について説明する。
【００２３】ＣＰＵ１は、機能制御部５０を介して、画
像処理部８０が加算処理を実行できるように設定する。
ここで、画像処理部８０は、画像間加算処理，画像間減
算処理などの画像処理機能をレジスタ設定によって切り
替えることができるものである。そして、画面Ａの画像
データａを信号線８３から、画面Ｂの画像データｂを信
号線８４からそれぞれ供給すると、画像処理部８０は、
画像データａと画像データｂの加算処理を行い、処理結
果である画像データｒを信号線８５に出力する。このと
き、信号線８３，８４には、画像データａ，ｂと共に、
転送する画像データが有効であることを示す画像データ
有効信号を画像処理部８０に供給している。画像処理部
８０は、この画像データ有効信号が示す有効データのみ
処理する。本実施形態における画像処理部８０は、処理
対象の二つの画像データａ，ｂを並列に供給することが
できるだけでなく、処理結果の画像データｒもデータの
供給と並列に出力されるため、効率的な画像処理を行う
ことができる。尚、このときのタイミングチャートを図
５に示す。このタイミングチャートの詳しい動作内容に
ついては後述する。
像処理部８０が加算処理を実行できるように設定する。
ここで、画像処理部８０は、画像間加算処理，画像間減
算処理などの画像処理機能をレジスタ設定によって切り
替えることができるものである。そして、画面Ａの画像
データａを信号線８３から、画面Ｂの画像データｂを信
号線８４からそれぞれ供給すると、画像処理部８０は、
画像データａと画像データｂの加算処理を行い、処理結
果である画像データｒを信号線８５に出力する。このと
き、信号線８３，８４には、画像データａ，ｂと共に、
転送する画像データが有効であることを示す画像データ
有効信号を画像処理部８０に供給している。画像処理部
８０は、この画像データ有効信号が示す有効データのみ
処理する。本実施形態における画像処理部８０は、処理
対象の二つの画像データａ，ｂを並列に供給することが
できるだけでなく、処理結果の画像データｒもデータの
供給と並列に出力されるため、効率的な画像処理を行う
ことができる。尚、このときのタイミングチャートを図
５に示す。このタイミングチャートの詳しい動作内容に
ついては後述する。
【００２４】次に、画像データａ，ｂが、画像処理部８
０に供給されるまでの動作について説明する。
０に供給されるまでの動作について説明する。
【００２５】ＣＰＵ１は、画像データａ，ｂを画像処理
部８０に供給するために必要な情報、即ち、共有メモリ
２における画像データａ，ｂが存在するアドレス空間情
報，加算処理を行うデータ数の情報，処理結果データｒ
を記憶する共有メモリ２におけるアドレス空間情報をデ
ータ転送部２０に信号線５１を介して設定する。この共
有メモリ２へのアクセス情報の設定が終了した後、ＣＰ
Ｕ１は、画像処理部８０に加算処理が行えるように設定
する。この設定は、画像処理部８０内部にある起動レジ
スタにビットを立てることによって行われる。画像処理
部８０は、加算処理の実行を行うために、図６の優先機
能選択部３０に信号線８２を介してデータの要求信号を
送る。優先機能選択部３０は、画像処理部８０からの要
求信号を受け取ると、図示しないレジスタに画像処理部
８０からの要求信号がある旨のビットを立て、このレジ
スタ中に立てられた画像処理部のうちで優先度の高いも
のから共有メモリ２へのアクセスを行うように制御を行
う。尚、この優先機能選択部３０の処理については、上
記方式の他に、各画像処理部からの要求信号を受け取る
と、受け取った画像処理部以外の画像処理部からの要求
信号がないかどうかを調べ、優先度を比較して優先順位
の制御を行うことが考えられる。例えば、画像処理部８
０以外からの要求信号があれば、さらにその画像処理部
が画像処理部８０よりも優先順位が高い要求かどうかを
調べ、画像処理部８０が他の画像処理部よりも優先順位
が高い場合や他の画像処理部からの要求信号がない場合
には、優先機能選択部３０は、信号線３１を介して、デ
ータ転送部２０に画像処理部８０が要求するデータを取
得するための共有メモリ２へのアクセスを許可する。ま
ず、画像データａの共有メモリ２へのアクセスが行わ
れ、画像データａはデータ保持部Ｃ１２０に一時記憶さ
れる。次に、画像データｂの共有メモリ２へのアクセス
が行われ、画像データｂはデータ保持部Ｄ１３０に一時
記憶される。画像データｂの共有メモリ２からデータ保
持部Ｄ１３０への転送が終わると、データ保持部Ｃ１２
０とデータ保持部Ｄ１３０とから、それぞれ画像データ
ａと画像データｂとが画像処理部８０に供給される。そ
して、画像処理部８０で処理された処理結果データｒ
は、画像データａ，ｂの供給から規定されたクロック数
後に出力され、データ保持部Ｅ１４０に記憶される。記
憶された処理結果データｒは、データ転送部２０を介し
て、共有メモリ２に記録される。
部８０に供給するために必要な情報、即ち、共有メモリ
２における画像データａ，ｂが存在するアドレス空間情
報，加算処理を行うデータ数の情報，処理結果データｒ
を記憶する共有メモリ２におけるアドレス空間情報をデ
ータ転送部２０に信号線５１を介して設定する。この共
有メモリ２へのアクセス情報の設定が終了した後、ＣＰ
Ｕ１は、画像処理部８０に加算処理が行えるように設定
する。この設定は、画像処理部８０内部にある起動レジ
スタにビットを立てることによって行われる。画像処理
部８０は、加算処理の実行を行うために、図６の優先機
能選択部３０に信号線８２を介してデータの要求信号を
送る。優先機能選択部３０は、画像処理部８０からの要
求信号を受け取ると、図示しないレジスタに画像処理部
８０からの要求信号がある旨のビットを立て、このレジ
スタ中に立てられた画像処理部のうちで優先度の高いも
のから共有メモリ２へのアクセスを行うように制御を行
う。尚、この優先機能選択部３０の処理については、上
記方式の他に、各画像処理部からの要求信号を受け取る
と、受け取った画像処理部以外の画像処理部からの要求
信号がないかどうかを調べ、優先度を比較して優先順位
の制御を行うことが考えられる。例えば、画像処理部８
０以外からの要求信号があれば、さらにその画像処理部
が画像処理部８０よりも優先順位が高い要求かどうかを
調べ、画像処理部８０が他の画像処理部よりも優先順位
が高い場合や他の画像処理部からの要求信号がない場合
には、優先機能選択部３０は、信号線３１を介して、デ
ータ転送部２０に画像処理部８０が要求するデータを取
得するための共有メモリ２へのアクセスを許可する。ま
ず、画像データａの共有メモリ２へのアクセスが行わ
れ、画像データａはデータ保持部Ｃ１２０に一時記憶さ
れる。次に、画像データｂの共有メモリ２へのアクセス
が行われ、画像データｂはデータ保持部Ｄ１３０に一時
記憶される。画像データｂの共有メモリ２からデータ保
持部Ｄ１３０への転送が終わると、データ保持部Ｃ１２
０とデータ保持部Ｄ１３０とから、それぞれ画像データ
ａと画像データｂとが画像処理部８０に供給される。そ
して、画像処理部８０で処理された処理結果データｒ
は、画像データａ，ｂの供給から規定されたクロック数
後に出力され、データ保持部Ｅ１４０に記憶される。記
憶された処理結果データｒは、データ転送部２０を介し
て、共有メモリ２に記録される。
【００２６】上記動作のタイミングチャートを図５に示
す。図５に示すように、画像データａ０〜ａ３９および
ｂ０〜ｂ３９は、二度に分割されて転送されている。こ
れは、データ保持部Ｃ１２０およびＤ１３０の容量が２
０バイトの場合を想定したためである。この場合、所望
の画素数の加算処理を実行するためには、複数回上記の
動作を繰り返す必要がある。このような図５に示したタ
イミングチャートの動作は、図７に示すフローチャート
によって制御される（このフローチャートの制御は、デ
ータ転送部２０に付加された回路で実行される）。本実
施形態によれば、バス３を介してデータを転送する際
に、バス３の能力の最高性能でデータ保持部１２０，１
３０にデータを転送するため、実際に画像処理部８０が
データを使用している期間よりも短い期間（転送量とバ
ス３の転送能力から計算できる最短期間）だけバス３を
占有する。バス３が開放されている場合、映像入出力処
理などの他の画像処理にバス３を使用することが可能と
なり、装置全体の処理速度の向上が可能となる。尚、あ
る画像処理部からの要求により、バスを使用している
が、この場合バスはある一定期間画像処理部のために開
放されているものであり、バス権を要求した画像処理部
の要求が終了した後でも、この一定期間内に別の画像処
理部からの共有メモリへのアクセスの要求があれば、バ
ス権取得のためのやり取りなしに共有メモリへのアクセ
スを行うことができる。尚、このバス権の調停処理は、
図示していないがデータ制御部４のバス調停部により行
っている。図５では、映像出力処理の場合も同時に示し
ている。ここでは、映像系の動作クロックＣＬＫ３が、
バス３の動作クロックＣＬＫ１や画像処理部の動作クロ
ックＣＬＫ２に比べ遅く設定されている。これは、映像
系の動作周波数が１２.５ＭＨｚもしくは２５ＭＨｚ程
度と低速であるためである。しかし、本実施形態によれ
ば、映像出力の場合においても、データ保持部Ｂ１１０
までバス３の転送能力の最高性能で転送するため、バス
３を占有する期間が最短となる。
す。図５に示すように、画像データａ０〜ａ３９および
ｂ０〜ｂ３９は、二度に分割されて転送されている。こ
れは、データ保持部Ｃ１２０およびＤ１３０の容量が２
０バイトの場合を想定したためである。この場合、所望
の画素数の加算処理を実行するためには、複数回上記の
動作を繰り返す必要がある。このような図５に示したタ
イミングチャートの動作は、図７に示すフローチャート
によって制御される（このフローチャートの制御は、デ
ータ転送部２０に付加された回路で実行される）。本実
施形態によれば、バス３を介してデータを転送する際
に、バス３の能力の最高性能でデータ保持部１２０，１
３０にデータを転送するため、実際に画像処理部８０が
データを使用している期間よりも短い期間（転送量とバ
ス３の転送能力から計算できる最短期間）だけバス３を
占有する。バス３が開放されている場合、映像入出力処
理などの他の画像処理にバス３を使用することが可能と
なり、装置全体の処理速度の向上が可能となる。尚、あ
る画像処理部からの要求により、バスを使用している
が、この場合バスはある一定期間画像処理部のために開
放されているものであり、バス権を要求した画像処理部
の要求が終了した後でも、この一定期間内に別の画像処
理部からの共有メモリへのアクセスの要求があれば、バ
ス権取得のためのやり取りなしに共有メモリへのアクセ
スを行うことができる。尚、このバス権の調停処理は、
図示していないがデータ制御部４のバス調停部により行
っている。図５では、映像出力処理の場合も同時に示し
ている。ここでは、映像系の動作クロックＣＬＫ３が、
バス３の動作クロックＣＬＫ１や画像処理部の動作クロ
ックＣＬＫ２に比べ遅く設定されている。これは、映像
系の動作周波数が１２.５ＭＨｚもしくは２５ＭＨｚ程
度と低速であるためである。しかし、本実施形態によれ
ば、映像出力の場合においても、データ保持部Ｂ１１０
までバス３の転送能力の最高性能で転送するため、バス
３を占有する期間が最短となる。
【００２７】上記実施形態では、データ保持部１２０，
１３０，１４０のデータ保持容量を小さいバイト数で実
現している。これは、データ保持部がバスのデータ転送
能力とデータ処理能力との能力の違いを吸収するのに十
分な容量があれば良いためである。本実施形態では、バ
ス３のデータ転送能力の方がデータを処理する能力より
も高いため、バス３の最高性能を引き出すためのデータ
保持部の容量は小さくて良い。
１３０，１４０のデータ保持容量を小さいバイト数で実
現している。これは、データ保持部がバスのデータ転送
能力とデータ処理能力との能力の違いを吸収するのに十
分な容量があれば良いためである。本実施形態では、バ
ス３のデータ転送能力の方がデータを処理する能力より
も高いため、バス３の最高性能を引き出すためのデータ
保持部の容量は小さくて良い。
【００２８】上記実施形態では、データ保持部１２０，
１３０，１４０のデータ保持容量を２０バイトとした
が、別の実施形態において２０バイトを超える容量を具
備してもよい。
１３０，１４０のデータ保持容量を２０バイトとした
が、別の実施形態において２０バイトを超える容量を具
備してもよい。
【００２９】また、上記実施形態では、データ制御部４
がデータ保持部１２０，１３０，１４０を具備している
が、別の実施形態では、映像入力部６０，映像出力部７
０，画像処理部８０，９０で具備しても構わない。
がデータ保持部１２０，１３０，１４０を具備している
が、別の実施形態では、映像入力部６０，映像出力部７
０，画像処理部８０，９０で具備しても構わない。
【００３０】さらに、上記実施形態では、有効データが
供給されている間、もしくは、有効データが出力されて
いる間以外の期間、画像処理部８０への動作クロックＣ
ＬＫ２の供給が行われていない。これは、消費電力を低
くするための処理である。そのため、別の実施形態にお
いて、動作クロックの制御を行う必要はない。
供給されている間、もしくは、有効データが出力されて
いる間以外の期間、画像処理部８０への動作クロックＣ
ＬＫ２の供給が行われていない。これは、消費電力を低
くするための処理である。そのため、別の実施形態にお
いて、動作クロックの制御を行う必要はない。
【００３１】ここで、図８を用いてデータ転送部２０の
詳細を説明する。画像処理部８０が必要としている画像
データａ，ｂ，ｒのデータの情報（アドレス空間情報，
処理データ数）は、画像データａに関してはメモリアク
セス制御部２２０に、画像データｂに関してはメモリア
クセス制御部２３０に、そして、処理結果の画像データ
ｒに関してはメモリアクセス制御部２４０に設定され
る。本実施形態では、画像処理に必要な画像データａ，
ｂ，ｒそれぞれに対し、一つずつメモリアクセス制御部
Ｃ２２０，Ｄ２３０，Ｅ２４０が装備されている。それ
ぞれのメモリアクセス制御部Ｃ２２０，Ｄ２３０，Ｅ２
４０に設定する情報は、ＣＰＵ１から信号線５３を介し
て行われる。次に、優先機能選択部３０で選択された共
有メモリ２へのアクセス情報（アクセスが許可された機
能を選択する信号）は、信号線３１を介してバスインタ
フェース処理部２１に送られ、バスインタフェース処理
部２１では、許可されたメモリアクセスを実行する。
詳細を説明する。画像処理部８０が必要としている画像
データａ，ｂ，ｒのデータの情報（アドレス空間情報，
処理データ数）は、画像データａに関してはメモリアク
セス制御部２２０に、画像データｂに関してはメモリア
クセス制御部２３０に、そして、処理結果の画像データ
ｒに関してはメモリアクセス制御部２４０に設定され
る。本実施形態では、画像処理に必要な画像データａ，
ｂ，ｒそれぞれに対し、一つずつメモリアクセス制御部
Ｃ２２０，Ｄ２３０，Ｅ２４０が装備されている。それ
ぞれのメモリアクセス制御部Ｃ２２０，Ｄ２３０，Ｅ２
４０に設定する情報は、ＣＰＵ１から信号線５３を介し
て行われる。次に、優先機能選択部３０で選択された共
有メモリ２へのアクセス情報（アクセスが許可された機
能を選択する信号）は、信号線３１を介してバスインタ
フェース処理部２１に送られ、バスインタフェース処理
部２１では、許可されたメモリアクセスを実行する。
【００３２】画像データａのアクセスを例にとってこの
ときの動作を説明する。
ときの動作を説明する。
【００３３】まず、バスインタフェース処理部２１は、
バス３の使用許可を取得し、使用許可が得られたことを
メモリアクセス制御部Ｃ２２０に伝える。そして、バス
インタフェース処理部２１では、共有メモリ２にアクセ
スするのに必要な信号をメモリアクセス制御部Ｃ２２０
の情報（少なくとも必要なメモリのアドレス情報とメモ
リ範囲の情報を含む）に従って発生し、共有メモリ２か
ら画像データａを読み出す。読み出された画像データａ
は、信号線１２１を介してデータ保持部C120に記憶され
る。
バス３の使用許可を取得し、使用許可が得られたことを
メモリアクセス制御部Ｃ２２０に伝える。そして、バス
インタフェース処理部２１では、共有メモリ２にアクセ
スするのに必要な信号をメモリアクセス制御部Ｃ２２０
の情報（少なくとも必要なメモリのアドレス情報とメモ
リ範囲の情報を含む）に従って発生し、共有メモリ２か
ら画像データａを読み出す。読み出された画像データａ
は、信号線１２１を介してデータ保持部C120に記憶され
る。
【００３４】本実施形態によれば、バスインタフェース
部２１がバス３の使用権を取得している期間は、バス３
の使用許可を取得する処理を行う必要がない。例えば、
画像データａを取得した後、バス３の調定処理を行わず
に別の画像データｂを取得することができる。また、他
の例では、画像演算処理中に映像入力処理による割り込
み等が入った場合、バスインタフェース部２１はバス３
の使用権を取得しているため新たに使用許可を取得する
処理（調定処理）は行わない。この様に、バスの調定処
理の回数を減らすことによって効率的にバス３を使用
し、装置全体の処理速度を向上させることができる。特
に、データ保持部Ａ１００〜Ｆ１５０の記憶容量が小さ
い場合や、優先順位の高い処理の割り込みが頻繁に発生
する場合に本実施形態は有効である。
部２１がバス３の使用権を取得している期間は、バス３
の使用許可を取得する処理を行う必要がない。例えば、
画像データａを取得した後、バス３の調定処理を行わず
に別の画像データｂを取得することができる。また、他
の例では、画像演算処理中に映像入力処理による割り込
み等が入った場合、バスインタフェース部２１はバス３
の使用権を取得しているため新たに使用許可を取得する
処理（調定処理）は行わない。この様に、バスの調定処
理の回数を減らすことによって効率的にバス３を使用
し、装置全体の処理速度を向上させることができる。特
に、データ保持部Ａ１００〜Ｆ１５０の記憶容量が小さ
い場合や、優先順位の高い処理の割り込みが頻繁に発生
する場合に本実施形態は有効である。
【００３５】本実施形態の場合、共有メモリ２のビット
幅（ビットの深さ）、バス３のビット幅、そして、デー
タ保持部Ａ１００〜Ｆ１５０に記憶されるビット幅は全
て３２ビットであるが、映像入力部６０，映像出力部７
０，画像処理部８０，９０に入出力される画像データは
８ビットである。
幅（ビットの深さ）、バス３のビット幅、そして、デー
タ保持部Ａ１００〜Ｆ１５０に記憶されるビット幅は全
て３２ビットであるが、映像入力部６０，映像出力部７
０，画像処理部８０，９０に入出力される画像データは
８ビットである。
【００３６】次に、図９，図１０を用いてデータのビッ
ト幅の制御について説明する。
ト幅の制御について説明する。
【００３７】共有メモリ２からデータ保持部Ａ１００〜
Ｆ１５０までのデータ転送は、バス３の転送能力を最大
限に使用するために３２ビットで行う。まず、画像処理
部８０が使用するデータ保持部Ｃ１２０でのデータ転送
を図９を用いて説明する。図９（１）に示すように、信
号線１２１を介して送られるデータは、３２ビット幅で
データ保持部Ｃ１２０に記憶される。このときの、回路
の動作クロックは、バス３の動作クロックと同一のＣＬ
Ｋ１である。しかし、データを信号線８３を介して画像
処理部８０に供給する場合は、画像処理部８０の動作ク
ロックと同様のＣＬＫ２を使用して、画像処理部８０が
処理できる８ビット幅（１画素）のデータをシリアルに
供給する。
Ｆ１５０までのデータ転送は、バス３の転送能力を最大
限に使用するために３２ビットで行う。まず、画像処理
部８０が使用するデータ保持部Ｃ１２０でのデータ転送
を図９を用いて説明する。図９（１）に示すように、信
号線１２１を介して送られるデータは、３２ビット幅で
データ保持部Ｃ１２０に記憶される。このときの、回路
の動作クロックは、バス３の動作クロックと同一のＣＬ
Ｋ１である。しかし、データを信号線８３を介して画像
処理部８０に供給する場合は、画像処理部８０の動作ク
ロックと同様のＣＬＫ２を使用して、画像処理部８０が
処理できる８ビット幅（１画素）のデータをシリアルに
供給する。
【００３８】上記実施形態では、共有メモリ２から読み
出した画像データを全て画像処理に使用する場合の変換
について説明したが、別の実施形態では、全ての画像デ
ータを使用する必要はない。つまり、図９（２）に示す
ように、画像を１／２に縮小した状態で画像処理を行う
場合、データ保持部Ｃ１２０に記憶された画像データの
一部だけを画像処理部８０に供給してもよい。また、図
９（３）に示すように、画像を１／８に縮小した状態で
画像処理を行う場合、共有メモリ２のアクセスを半分に
して、図９（２）で示した制御と同様の制御を行えば可
能である。この場合、メモリアクセス制御部Ｃ２２０
に、共有メモリ２へのアクセスを制御する回路を付加す
ることで所望の処理が達成される。以上のように、共有
メモリ２へのアクセス制御と、データ保持部から出力す
るときの制御で、任意の縮小率を設定することも可能で
ある。
出した画像データを全て画像処理に使用する場合の変換
について説明したが、別の実施形態では、全ての画像デ
ータを使用する必要はない。つまり、図９（２）に示す
ように、画像を１／２に縮小した状態で画像処理を行う
場合、データ保持部Ｃ１２０に記憶された画像データの
一部だけを画像処理部８０に供給してもよい。また、図
９（３）に示すように、画像を１／８に縮小した状態で
画像処理を行う場合、共有メモリ２のアクセスを半分に
して、図９（２）で示した制御と同様の制御を行えば可
能である。この場合、メモリアクセス制御部Ｃ２２０
に、共有メモリ２へのアクセスを制御する回路を付加す
ることで所望の処理が達成される。以上のように、共有
メモリ２へのアクセス制御と、データ保持部から出力す
るときの制御で、任意の縮小率を設定することも可能で
ある。
【００３９】次に、映像入力部６０や画像処理部８０か
らデータ保持部Ａ１００，Ｅ１４０にデータを記憶する
場合について映像入力処理を例にとって図１０を用いて
説明する。
らデータ保持部Ａ１００，Ｅ１４０にデータを記憶する
場合について映像入力処理を例にとって図１０を用いて
説明する。
【００４０】データ入力時には、映像入力部６０の動作
クロックと同一のクロックＣＬＫ３に同期して動作し、
図１０に示したデータ記録信号が有効になった箇所でデ
ータ保持の処理を実行する。データ出力時には、バス３
の動作クロックと同一のCLK1に同期して、共有メモリ２
へ画像データの転送を行う。
クロックと同一のクロックＣＬＫ３に同期して動作し、
図１０に示したデータ記録信号が有効になった箇所でデ
ータ保持の処理を実行する。データ出力時には、バス３
の動作クロックと同一のCLK1に同期して、共有メモリ２
へ画像データの転送を行う。
【００４１】次に、優先制御選択部３０の動作につい
て、画像処理を実行しているときに、他の処理の実行要
求が来た場合について説明する。
て、画像処理を実行しているときに、他の処理の実行要
求が来た場合について説明する。
【００４２】ここでは、画像処理部８０が実行要求を出
しているときに、優先度が高い映像入力処理部６０から
実行要求が来た場合について図１１を用いて説明する。
しているときに、優先度が高い映像入力処理部６０から
実行要求が来た場合について図１１を用いて説明する。
【００４３】画像処理部８０よりも優先度が高い画像処
理部からの要求が来た場合、優先度の低い画像処理部８
０のための共有メモリアクセスは、即座に中断される。
この時、中断されたときの状態をメモリアクセス制御部
Ｃ２１０は保持しておき、優先度の高い処理のための共
有メモリアクセスが終了した後、画像処理部８０のため
の共有メモリアクセスを再開する。
理部からの要求が来た場合、優先度の低い画像処理部８
０のための共有メモリアクセスは、即座に中断される。
この時、中断されたときの状態をメモリアクセス制御部
Ｃ２１０は保持しておき、優先度の高い処理のための共
有メモリアクセスが終了した後、画像処理部８０のため
の共有メモリアクセスを再開する。
【００４４】以上のように、本発明の実施形態では、い
かなる状態でもバス３を画像処理が使用する場合、バス
３の転送能力の最高性能でデータ転送を行うことができ
る。また、各画像処理においても、データ保持部に所望
のデータが存在すれば、バス３の状態に関係なく、他の
処理機能の状態にも影響を受けずに処理を実行できるた
め、装置全体としての処理速度の向上を図ることができ
る。
かなる状態でもバス３を画像処理が使用する場合、バス
３の転送能力の最高性能でデータ転送を行うことができ
る。また、各画像処理においても、データ保持部に所望
のデータが存在すれば、バス３の状態に関係なく、他の
処理機能の状態にも影響を受けずに処理を実行できるた
め、装置全体としての処理速度の向上を図ることができ
る。
【００４５】本明細書において、一つの処理部の機能が
二つ以上の物理的手段により実現されても、二つ以上の
処理部の機能が一つの物理的手段により実現されてもよ
いまた、本発明によれば、画像処理機能毎にデータ保持
部を具備することによって、各機能が並列に動作するこ
とが可能となる。
二つ以上の物理的手段により実現されても、二つ以上の
処理部の機能が一つの物理的手段により実現されてもよ
いまた、本発明によれば、画像処理機能毎にデータ保持
部を具備することによって、各機能が並列に動作するこ
とが可能となる。
【００４６】さらに、本発明によれば、画像処理機能の
処理能力が、ＣＰＵと主メモリを結ぶバスの転送能力よ
りも低い場合でも、バスの転送能力を最大限使用するこ
とでバスの効率的な利用を実現することができ装置全体
の処理速度の向上を図ることができる。
処理能力が、ＣＰＵと主メモリを結ぶバスの転送能力よ
りも低い場合でも、バスの転送能力を最大限使用するこ
とでバスの効率的な利用を実現することができ装置全体
の処理速度の向上を図ることができる。
【００４７】本発明によれば、装置全体の処理速度の向
上を図ることができる。
上を図ることができる。
【００４８】
【発明の効果】本発明によれば、画像処理機能を実行す
る画像処理部とＣＰＵの主メモリと共有した共有メモリ
との間に、データ保持部を具備することによって、ＣＰ
Ｕと主メモリを結ぶバスの負荷を軽減することができ
る。
る画像処理部とＣＰＵの主メモリと共有した共有メモリ
との間に、データ保持部を具備することによって、ＣＰ
Ｕと主メモリを結ぶバスの負荷を軽減することができ
る。
【図１】本発明の一実施形態における構成を説明した図
である。
である。
【図２】従来例を説明した図である。
【図３】本発明の一実施形態における全体構成を示した
ブロック図である。
ブロック図である。
【図４】本発明の一実施形態における共有メモリでのデ
ータの保管方式を説明した図である。
ータの保管方式を説明した図である。
【図５】本発明の一実施形態における動作を示したタイ
ミングチャートを示した図である。
ミングチャートを示した図である。
【図６】本発明の一実施形態におけるデータを制御する
箇所を示したブロック図である。
箇所を示したブロック図である。
【図７】本発明の一実施形態におけるデータ転送の動作
を説明しているフローチャートである。
を説明しているフローチャートである。
【図８】本発明の一実施形態におけるメモリアクセスを
制御する箇所を示したブロック図である。
制御する箇所を示したブロック図である。
【図９】本発明の一実施形態におけるデータのビット幅
の変換を説明した図である。
の変換を説明した図である。
【図１０】本発明の一実施形態におけるデータのビット
幅の変換を説明した図である。
幅の変換を説明した図である。
【図１１】本発明の一実施形態における優先機能制御を
説明した図である。
説明した図である。
１…中央演算装置、２…共有メモリ、３…システムバ
ス、４…データ制御部、５，７…機能処理部、６，８…
機能実行要求信号、２０…データ転送部、３０…優先機
能選択部、４０，４１…データ保持部。
ス、４…データ制御部、５，７…機能処理部、６，８…
機能実行要求信号、２０…データ転送部、３０…優先機
能選択部、４０，４１…データ保持部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 廣瀬 健二 茨城県日立市幸町三丁目２番１号 日立エ ンジニアリング株式会社内 (72)発明者 崎村 茂寿 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内
Claims (8)
- 【請求項１】ＣＰＵの主メモリと画像メモリとを共有メ
モリにより共有して複数の機能処理部により画像処理を
実行する画像処理装置であって、 前記機能処理部から要求された要求機能の優先度に応じ
て要求機能を選択する優先機能選択部と、該優先機能選
択部により選択された機能が必要とする前記共有メモリ
へのメモリアクセスを優先的に行うデータ転送部と、機
能を処理するためのデータを前記共有メモリと前記複数
の機能処理部との間で一定量保持する複数のデータ保持
部とからなるデータ制御部と、 該データ制御部に対して独立にデータのやり取りを行
い、自機能処理部の要求機能を他の機能処理部の要求機
能と並列に処理する機能処理部と、を備えた画像処理装
置。 - 【請求項２】前記データ制御部は、バスを介して前記Ｃ
ＰＵ及び前記共有メモリと接続され、該データ制御部に
おけるデータ転送部は、前記各機能処理部からの要求に
基づいて、前記ＣＰＵと前記共有メモリとのバスの制御
を一括して行う機能を備えた請求項１記載の画像処理装
置。 - 【請求項３】前記データ保持部は、ＣＰＵとメモリとの
バスのビット幅と画像処理を行う機能処理部とのビット
幅を変換するビット幅変換機能を備え、バスとのデータ
の転送時にはバスと同一の動作クロックに同期してデー
タを転送し、前記機能処理部とのデータの転送時には前
記機能処理部と同一の動作クロックに同期してデータを
転送する請求項２記載の画像処理装置。 - 【請求項４】前記データ制御部は、使用しているメモリ
のビット幅に応じて、複数の画像データを同時にアクセ
スし、処理に必要な画像データだけを機能処理部に供給
する請求項３記載の画像処理装置。 - 【請求項５】前記データ転送手段は、複数種類の画像デ
ータを順番にメモリから読み出し、それらの画像データ
を種類別に前記複数のデータ保持部に送信し、 前記複数のデータ保持部は、前記データ転送手段から送
信された画像データを記憶し、各データ保持部に対応し
て接続されている機能処理部との間で、他の機能処理部
の処理とは独立して並列に画像データを供給し画像処理
を行う請求項２記載の画像処理装置。 - 【請求項６】前記機能処理部は、処理した処理結果を処
理対象の画像データが機能処理部に供給されるのと並列
に接続されているデータ保持部に記憶する請求項５記載
の画像処理装置。 - 【請求項７】前記データ制御部と前記複数の機能処理部
とは単一のシリコンチップ上に集約した集積回路上に構
成した請求項１記載の画像処理装置。 - 【請求項８】ＣＰＵの主メモリと画像メモリとを共有メ
モリによって共有して、前記ＣＰＵと前記共有メモリに
画像処理プロセッサがバスを介して接続されている画像
処理システムであって、 画像処理を行うための映像の入力を行い、前記画像処理
プロセッサに接続されている映像入力部と、 前記ＣＰＵの主メモリ及び前記映像入力部により入力さ
れた映像を記憶するメモリとを共有する共有メモリと、 前記画像処理プロセッサ内に複数個配置されている機能
処理部から要求された要求機能の優先度に応じて要求機
能を選択する優先機能選択部と、該優先機能選択部によ
り選択された機能が必要とする前記共有メモリへのメモ
リアクセスを優先的に行うデータ転送部と、機能を処理
するためのデータを前記共有メモリと前記複数の機能処
理部との間で一定量保持する複数のデータ保持部とから
なるデータ制御部と、該データ制御部に対して独立にデ
ータのやり取りを行い、自機能処理部の要求機能を他の
機能処理部の要求機能と並列に処理する機能処理部とに
より構成された画像処理プロセッサと、 該画像処理プロセッサに接続され、該画像処理プロセッ
サにより処理された映像を出力する映像出力部と、 前記ＣＰＵ及び前記共有メモリと前記画像処理プロセッ
サとを接続するバスとにより構成される画像処理システ
ム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05308398A JP3573614B2 (ja) | 1998-03-05 | 1998-03-05 | 画像処理装置及び画像処理システム |
| US09/260,129 US6384832B1 (en) | 1998-03-05 | 1999-03-01 | Image processing apparatus and image processing system using the apparatus |
| US10/114,937 US6693640B2 (en) | 1998-03-05 | 2002-04-04 | Image processing apparatus and image processing system using the apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05308398A JP3573614B2 (ja) | 1998-03-05 | 1998-03-05 | 画像処理装置及び画像処理システム |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004152691A Division JP3959407B2 (ja) | 2004-05-24 | 2004-05-24 | 画像処理装置及び画像処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11250228A true JPH11250228A (ja) | 1999-09-17 |
| JP3573614B2 JP3573614B2 (ja) | 2004-10-06 |
Family
ID=12932908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05308398A Expired - Lifetime JP3573614B2 (ja) | 1998-03-05 | 1998-03-05 | 画像処理装置及び画像処理システム |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6384832B1 (ja) |
| JP (1) | JP3573614B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7103702B2 (en) | 2003-01-30 | 2006-09-05 | Fuji Photo Film Co., Ltd | Memory device |
| JP2007287072A (ja) * | 2006-04-20 | 2007-11-01 | Seiko Epson Corp | 画像処理装置、印刷装置および画像処理方法 |
| CN100365598C (zh) * | 2003-12-02 | 2008-01-30 | 松下电器产业株式会社 | 数据传输装置 |
| JP2010136452A (ja) * | 2004-04-01 | 2010-06-17 | Panasonic Corp | 集積回路 |
| US8059285B2 (en) | 2005-09-13 | 2011-11-15 | Ricoh Company, Ltd. | Image forming apparatus, image processing unit, image processing method, and recording medium having image processing control program with task management |
| JP2013242527A (ja) * | 2012-04-27 | 2013-12-05 | Mitsubishi Electric Corp | 画像処理装置、画像処理方法及び画像表示装置 |
| US8842176B2 (en) | 1996-05-22 | 2014-09-23 | Donnelly Corporation | Automatic vehicle exterior light control |
| US8917169B2 (en) | 1993-02-26 | 2014-12-23 | Magna Electronics Inc. | Vehicular vision system |
| US8993951B2 (en) | 1996-03-25 | 2015-03-31 | Magna Electronics Inc. | Driver assistance system for a vehicle |
| US9008369B2 (en) | 2004-04-15 | 2015-04-14 | Magna Electronics Inc. | Vision system for vehicle |
| US9171217B2 (en) | 2002-05-03 | 2015-10-27 | Magna Electronics Inc. | Vision system for vehicle |
| JP2015228588A (ja) * | 2014-05-30 | 2015-12-17 | キヤノン株式会社 | 映像処理装置、その制御方法、およびプログラム |
| US9436880B2 (en) | 1999-08-12 | 2016-09-06 | Magna Electronics Inc. | Vehicle vision system |
| US10787116B2 (en) | 2006-08-11 | 2020-09-29 | Magna Electronics Inc. | Adaptive forward lighting system for vehicle comprising a control that adjusts the headlamp beam in response to processing of image data captured by a camera |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001027986A (ja) * | 1999-05-10 | 2001-01-30 | Canon Inc | データ処理装置及び処理部選択方法 |
| US7088872B1 (en) * | 2002-02-14 | 2006-08-08 | Cogent Systems, Inc. | Method and apparatus for two dimensional image processing |
| US7245404B2 (en) * | 2002-12-17 | 2007-07-17 | Hewlett-Packard Development Company, L.P. | Dynamically programmable image capture appliance and system |
| US7629989B2 (en) * | 2004-04-02 | 2009-12-08 | K-Nfb Reading Technology, Inc. | Reducing processing latency in optical character recognition for portable reading machine |
| TWI402790B (zh) * | 2004-12-15 | 2013-07-21 | Ignis Innovation Inc | 用以程式化，校準及驅動一發光元件顯示器的方法及系統 |
| US8131477B2 (en) * | 2005-11-16 | 2012-03-06 | 3M Cogent, Inc. | Method and device for image-based biological data quantification |
| FR2902906A1 (fr) * | 2006-06-21 | 2007-12-28 | St Microelectronics Sa | Gestion de donnes pour un traitement d'images |
| US8275179B2 (en) * | 2007-05-01 | 2012-09-25 | 3M Cogent, Inc. | Apparatus for capturing a high quality image of a moist finger |
| US8411916B2 (en) * | 2007-06-11 | 2013-04-02 | 3M Cogent, Inc. | Bio-reader device with ticket identification |
| DE102010003521A1 (de) * | 2010-03-31 | 2011-10-06 | Robert Bosch Gmbh | Modulare Struktur zur Datenverarbeitung |
| EP2372490A1 (en) * | 2010-03-31 | 2011-10-05 | Robert Bosch GmbH | Circuit arrangement for a data processing system and method for data processing |
| JP5051327B1 (ja) | 2012-03-22 | 2012-10-17 | 富士ゼロックス株式会社 | 画像処理装置及びプログラム |
| CN107992354B (zh) * | 2017-11-14 | 2020-07-31 | 阿里巴巴（中国）有限公司 | 用于降低内存负载的方法以及装置 |
| CN112001836A (zh) * | 2020-07-03 | 2020-11-27 | 北京博雅慧视智能技术研究院有限公司 | 一种图像处理装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61151775A (ja) | 1984-12-25 | 1986-07-10 | Sony Corp | デ−タ処理装置 |
| US5579444A (en) * | 1987-08-28 | 1996-11-26 | Axiom Bildverarbeitungssysteme Gmbh | Adaptive vision-based controller |
| US6070003A (en) * | 1989-11-17 | 2000-05-30 | Texas Instruments Incorporated | System and method of memory access in apparatus having plural processors and plural memories |
| US5197130A (en) * | 1989-12-29 | 1993-03-23 | Supercomputer Systems Limited Partnership | Cluster architecture for a highly parallel scalar/vector multiprocessor system |
| DE4226052C2 (de) * | 1991-08-06 | 1996-12-05 | Hitachi Ltd | Drucksteuerungsverfahren und -gerät, die eine Vielzahl von Prozessoren verwenden |
| KR100319770B1 (ko) * | 1991-08-13 | 2002-01-16 | 마거리트 와그너-달 | 영상화 및 그래픽 처리 시스템내에서의 다차원 주소발생방법 |
| JPH05120239A (ja) | 1991-10-30 | 1993-05-18 | Seiko Epson Corp | 並列処理回路 |
| JPH05307531A (ja) | 1992-04-30 | 1993-11-19 | Nippon Signal Co Ltd:The | 画像処理装置 |
| JPH0793274A (ja) | 1993-07-27 | 1995-04-07 | Fujitsu Ltd | データ転送方式及びデータ転送装置 |
| JPH07200386A (ja) * | 1993-12-28 | 1995-08-04 | Toshiba Corp | 共有メモリのアクセス制御装置および画像形成装置 |
| JPH08123970A (ja) | 1994-10-21 | 1996-05-17 | Toshiba Corp | 画像形成装置 |
| DE69610548T2 (de) * | 1995-07-21 | 2001-06-07 | Koninklijke Philips Electronics N.V., Eindhoven | Multi-media-prozessorarchitektur mit hoher leistungsdichte |
| GB2307815A (en) * | 1995-11-29 | 1997-06-04 | Ibm | An image processing system using shared memory |
| US6006303A (en) * | 1997-08-28 | 1999-12-21 | Oki Electric Industry Co., Inc. | Priority encoding and decoding for memory architecture |
| EP0918280B1 (en) * | 1997-11-19 | 2004-03-24 | IMEC vzw | System and method for context switching on predetermined interruption points |
-
1998
- 1998-03-05 JP JP05308398A patent/JP3573614B2/ja not_active Expired - Lifetime
-
1999
- 1999-03-01 US US09/260,129 patent/US6384832B1/en not_active Expired - Lifetime
-
2002
- 2002-04-04 US US10/114,937 patent/US6693640B2/en not_active Expired - Fee Related
Cited By (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8917169B2 (en) | 1993-02-26 | 2014-12-23 | Magna Electronics Inc. | Vehicular vision system |
| US8993951B2 (en) | 1996-03-25 | 2015-03-31 | Magna Electronics Inc. | Driver assistance system for a vehicle |
| US8842176B2 (en) | 1996-05-22 | 2014-09-23 | Donnelly Corporation | Automatic vehicle exterior light control |
| US9436880B2 (en) | 1999-08-12 | 2016-09-06 | Magna Electronics Inc. | Vehicle vision system |
| US10683008B2 (en) | 2002-05-03 | 2020-06-16 | Magna Electronics Inc. | Vehicular driving assist system using forward-viewing camera |
| US10351135B2 (en) | 2002-05-03 | 2019-07-16 | Magna Electronics Inc. | Vehicular control system using cameras and radar sensor |
| US9555803B2 (en) | 2002-05-03 | 2017-01-31 | Magna Electronics Inc. | Driver assistance system for vehicle |
| US9171217B2 (en) | 2002-05-03 | 2015-10-27 | Magna Electronics Inc. | Vision system for vehicle |
| US10118618B2 (en) | 2002-05-03 | 2018-11-06 | Magna Electronics Inc. | Vehicular control system using cameras and radar sensor |
| US9834216B2 (en) | 2002-05-03 | 2017-12-05 | Magna Electronics Inc. | Vehicular control system using cameras and radar sensor |
| US9643605B2 (en) | 2002-05-03 | 2017-05-09 | Magna Electronics Inc. | Vision system for vehicle |
| US11203340B2 (en) | 2002-05-03 | 2021-12-21 | Magna Electronics Inc. | Vehicular vision system using side-viewing camera |
| US7103702B2 (en) | 2003-01-30 | 2006-09-05 | Fuji Photo Film Co., Ltd | Memory device |
| CN100365598C (zh) * | 2003-12-02 | 2008-01-30 | 松下电器产业株式会社 | 数据传输装置 |
| US8811470B2 (en) | 2004-04-01 | 2014-08-19 | Panasonic Corporation | Integrated circuit for video/audio processing |
| JP2010136452A (ja) * | 2004-04-01 | 2010-06-17 | Panasonic Corp | 集積回路 |
| US9361259B2 (en) | 2004-04-01 | 2016-06-07 | Socionext Inc. | Integrated circuit with multipurpose processing and for video/audio processing optimization |
| US9008369B2 (en) | 2004-04-15 | 2015-04-14 | Magna Electronics Inc. | Vision system for vehicle |
| US10110860B1 (en) | 2004-04-15 | 2018-10-23 | Magna Electronics Inc. | Vehicular control system |
| US9428192B2 (en) | 2004-04-15 | 2016-08-30 | Magna Electronics Inc. | Vision system for vehicle |
| US9736435B2 (en) | 2004-04-15 | 2017-08-15 | Magna Electronics Inc. | Vision system for vehicle |
| US11847836B2 (en) | 2004-04-15 | 2023-12-19 | Magna Electronics Inc. | Vehicular control system with road curvature determination |
| US9948904B2 (en) | 2004-04-15 | 2018-04-17 | Magna Electronics Inc. | Vision system for vehicle |
| US10015452B1 (en) | 2004-04-15 | 2018-07-03 | Magna Electronics Inc. | Vehicular control system |
| US9609289B2 (en) | 2004-04-15 | 2017-03-28 | Magna Electronics Inc. | Vision system for vehicle |
| US9191634B2 (en) | 2004-04-15 | 2015-11-17 | Magna Electronics Inc. | Vision system for vehicle |
| US10187615B1 (en) | 2004-04-15 | 2019-01-22 | Magna Electronics Inc. | Vehicular control system |
| US10306190B1 (en) | 2004-04-15 | 2019-05-28 | Magna Electronics Inc. | Vehicular control system |
| US11503253B2 (en) | 2004-04-15 | 2022-11-15 | Magna Electronics Inc. | Vehicular control system with traffic lane detection |
| US10462426B2 (en) | 2004-04-15 | 2019-10-29 | Magna Electronics Inc. | Vehicular control system |
| US10735695B2 (en) | 2004-04-15 | 2020-08-04 | Magna Electronics Inc. | Vehicular control system with traffic lane detection |
| US8059285B2 (en) | 2005-09-13 | 2011-11-15 | Ricoh Company, Ltd. | Image forming apparatus, image processing unit, image processing method, and recording medium having image processing control program with task management |
| JP2007287072A (ja) * | 2006-04-20 | 2007-11-01 | Seiko Epson Corp | 画像処理装置、印刷装置および画像処理方法 |
| US11148583B2 (en) | 2006-08-11 | 2021-10-19 | Magna Electronics Inc. | Vehicular forward viewing image capture system |
| US10787116B2 (en) | 2006-08-11 | 2020-09-29 | Magna Electronics Inc. | Adaptive forward lighting system for vehicle comprising a control that adjusts the headlamp beam in response to processing of image data captured by a camera |
| US11396257B2 (en) | 2006-08-11 | 2022-07-26 | Magna Electronics Inc. | Vehicular forward viewing image capture system |
| US11623559B2 (en) | 2006-08-11 | 2023-04-11 | Magna Electronics Inc. | Vehicular forward viewing image capture system |
| US11951900B2 (en) | 2006-08-11 | 2024-04-09 | Magna Electronics Inc. | Vehicular forward viewing image capture system |
| JP2013242527A (ja) * | 2012-04-27 | 2013-12-05 | Mitsubishi Electric Corp | 画像処理装置、画像処理方法及び画像表示装置 |
| JP2015228588A (ja) * | 2014-05-30 | 2015-12-17 | キヤノン株式会社 | 映像処理装置、その制御方法、およびプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020118203A1 (en) | 2002-08-29 |
| US6693640B2 (en) | 2004-02-17 |
| JP3573614B2 (ja) | 2004-10-06 |
| US6384832B1 (en) | 2002-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3573614B2 (ja) | 画像処理装置及び画像処理システム | |
| US7724984B2 (en) | Image processing apparatus | |
| JPH06208632A (ja) | 図形／画像処理方法および装置 | |
| JP2021536051A (ja) | 二値化アルゴリズムに基づくアクセラレーション制御システム、チップ及びロボット | |
| US7185133B2 (en) | Data processor | |
| JP6294732B2 (ja) | データ転送制御装置及びメモリ内蔵装置 | |
| JP4292218B2 (ja) | 画像処理装置及び画像処理システム | |
| JP3959407B2 (ja) | 画像処理装置及び画像処理システム | |
| JP7468112B2 (ja) | インタフェース回路およびインタフェース回路の制御方法 | |
| US20050135402A1 (en) | Data transfer apparatus | |
| JPH09153009A (ja) | 階層構成バスのアービトレーション方法 | |
| JP2004118300A (ja) | Ｄｍａコントローラ | |
| JP2001134538A (ja) | 信号処理装置 | |
| JP2007506174A (ja) | 複数の通信用デジタル信号プロセッサを有する集積回路 | |
| JP4190969B2 (ja) | バスシステム及びａｍｂａにおけるバス調停システム | |
| US20160224478A1 (en) | Register device and method for software programming | |
| JPS62117056A (ja) | マルチタスク処理方式 | |
| JP2007272358A (ja) | 情報処理装置 | |
| JP2015028710A (ja) | 演算装置 | |
| JP2004213142A (ja) | 半導体集積回路装置 | |
| JPH09186836A (ja) | ディジタル複写機 | |
| JP2001350714A (ja) | データ処理装置 | |
| JP2003228546A (ja) | ダイレクト・メモリ・アクセス制御装置 | |
| JP2001142843A (ja) | データ転送制御装置及びその方法 | |
| JP2000181432A (ja) | 図形処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040318 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040615 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040629 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070709 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110709 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |