JP2002211042A - 駆動用ｉｃ及び光プリントヘッド - Google Patents

Abstract

(57)【要約】 【課題】本発明は、光プリントヘッドの機械的又は光学
的な曲がりによって生じる結像位置のずれを補正するた
めの駆動用ＩＣ及びこの駆動用ＩＣを備えた光プリント
ヘッドを提供することを目的とする。 【解決手段】１ライン分のデータ信号を格納されるラッ
チ回路を５段備えたラッチ回路１２より、各発光部を点
灯させるためにドライブ回路１６に出力されるデータ信
号が、Ｙ位置補正データ記憶回路１３に格納された各発
光部毎に９ビットの補正データ信号に応じて、選択回路
１５によって選択される。このようにして各発光部の点
灯タイミングを調整して、直線性の良好な印字を行うこ
とができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プリンタなどの記
録ヘッドに用いられる光プリントヘッド及びこの光プリ
ントヘッドに設けられた発光素子を駆動するための駆動
用ＩＣに係るもので、特にタンデム方式でカラー印字を
行うプリンタに設けられる光プリントヘッド及びこの光
プリントヘッドの発光素子を駆動するための駆動用ＩＣ
に関する。

【０００２】

【従来の技術】従来使用されている光プリントヘッド
は、図１３のように、複数の発光部（以下、本明細書内
における「発光部」とは、請求の範囲における「素子」
に相当する）で構成された発光素子と、データ信号を取
り込むシフトレジスタ１０１と、シフトレジスタ１０１
に取り込まれたデータ信号を並列に取り込むラッチ回路
１０２と、発光素子を駆動するためのドライブ回路１０
３と、ドライブ回路１０３に電流を供給するための電流
供給回路１０４と、各部に所定のタイミング信号を供給
するタイミング制御回路１０５とを備えた図１４のよう
な構成の複数の駆動用ＩＣとを有する。今、光プリント
ヘッドに、図１３のように、直列的に接続された２６個
の駆動用ＩＣｂ１〜ｂ２６と、この２６個の駆動用ＩＣ
ｂ１〜ｂ２６によって駆動される４９９２個の発光部＃
１〜＃４９９２とが設けられているものとして、簡単
に、従来の光プリントヘッドについて説明する。

【０００３】このような構成の光プリントヘッドにおい
て、まず、駆動用ＩＣｂは、そのシフトレジスタ１０１
内に、データ入力端子ＳＩ０〜ＳＩ３より入力される４
ビットのデータ信号がクロックＣＬＫに同期して取り込
まれる。又、このシフトレジスタ１０１は、取り込んだ
４ビットのデータ信号を、クロックＣＬＫに同期してデ
ータ出力端子ＳＯ０〜ＳＯ３から隣接した駆動用ＩＣの
データ入力端子ＳＩ０〜ＳＩ３に対して出力する。

【０００４】このとき、クロック入力端子ＣＩより入力
されるクロックＣＬＫは、バッファを介してクロック出
力端子ＣＯより出力され、隣接した駆動用ＩＣのクロッ
ク入力端子ＣＩに入力される。よって、図１５のよう
に、１２４８回目のクロックＣＬＫが入力されたとき、
２６個の駆動用ＩＣｂ１〜ｂ２６のシフトレジスタ１０
１には、４９９２個のデータ信号が４×４８（１９２）
個毎、取り込まれる。

【０００５】このように、４９９２個のデータ信号が取
り込まれると、次に、ロード信号ＬＯＡＤが駆動用ＩＣ
のロード信号入力端子ＬＩに入力される。このロード信
号ＬＯＡＤによって生成されるタイミング信号が、１９
２ビットのラッチ回路１０２に与えられると、シフトレ
ジスタ１０１に取り込まれた１９２個のデータ信号が格
納される。

【０００６】このとき、ロード信号入力端子ＬＩより入
力されるロード信号ＬＯＡＤは、バッファを介してロー
ド信号出力端子ＬＯより出力され、隣接した駆動用ＩＣ
のロード信号入力端子ＬＩに入力される。よって、図１
５のように、ロード信号ＬＯＡＤが入力されたとき、２
６個の駆動用ＩＣｂ１〜ｂ２６のシフトレジスタ１０１
に取り込まれた各データ信号がラッチ回路１０２に格納
される。

【０００７】このように、駆動用ＩＣｂ１〜ｂ２６の各
ラッチ回路１０２に１９２個ずつ格納された４９９２個
のデータ信号に基づいて、ドライブ回路１０３がストロ
ーブ信号ＳＴＢがローとなる期間に電流を端子ＤＯ１〜
ＤＯ１９２へ流すことによって、発光部＃１〜＃４９９
２が駆動し、１ライン分の印字が行われる。このように
ドライブ回路１０３が動作を行っている間、ロード信号
ＬＯＡＤをローとし、再び、クロックＣＬＫを与えるこ
とによって、次のラインの取り込みが行われる。

【０００８】また、光プリントヘッドは、図１の上面図
のように、複数の発光部で構成されるとともに中央部に
配置された発光素子群１を覆うＳＬＡ（Self focusing
LensArray）２と、ＳＬＡ２を固定するためのレンズホ
ルダ３と、発光素子群１内の発光素子を構成する複数の
発光部の位置を決定するための位置決め用ピン４ａ，４
ｂとを有する。よって、発光素子群１を構成する各発光
部は、位置決め用ピン４ａ，４ｂによって結ばれる直線
上に配置されるように位置決めされる。

【０００９】

【発明が解決しようとする課題】このような光プリント
ヘッドが、従来より、プリンタなどに設けられること
で、紙面への印字が行われているが、基板上に設けられ
る発光素子が配列されたＬＥＤアレイの曲がりや、光プ
リントヘッドに設けられたレンズのレンズ光軸の曲がり
や、このレンズ自身の曲がりによって、結像位置に曲が
りが生じてしまう。今、Ｘ方向に発光素子が配列される
とき、このＸ方向に対し垂直となる方向をＹ方向とする
と、このＹ方向に曲がりが生じる。以下、このＹ方向へ
の曲がりを「Ｙ曲がり」と呼ぶ。

【００１０】このようなＹ曲がりは、例として、図１６
及び図１７のグラフに示されるような発光部のＹ方向に
おける結像位置のずれである。更に、この結像位置のず
れは、位置決めピン４ａ，４ｂによって結ばれる直線が
Ｙ方向に対して斜めにずれることによっても発生する。

【００１１】このＹ曲がりによる影響はカラー印字を行
うために複数の光プリントヘッドが設けられたタンデム
方式のプリンタなどにおいて、大きく印字の品位が低下
するという問題があった。又、このような印字の品位の
低下を抑制するために、光プリントヘッドの良否選択
や、レンズの調整及び良否選択などが必要となるため、
光プリントヘッドやこの光プリントヘッドが備えられる
プリンタに係るコストが大きくなる。

【００１２】このような問題を鑑みて、本発明は、光プ
リントヘッドの機械的又は光学的な曲がりによって生じ
る結像位置のずれを補正するための駆動用ＩＣ及びこの
駆動用ＩＣを備えた光プリントヘッドを提供することを
目的とする。

【００１３】

【課題を解決するための手段】上記目的を達成するため
に、本発明の駆動用ＩＣは、請求項１に記載するよう
に、素子駆動用の駆動用ＩＣにおいて、１組のデータ信
号群を構成するｎ個のデータ信号に基づいて、ｎ個の素
子を駆動させるための駆動信号を生成する駆動回路と、
ｘ組の前記データ信号群それぞれが格納されるｘ段のラ
ッチ回路と、前記素子毎に対応するデータ信号を前記駆
動回路へ送出するタイミングを設定するためのｙ個のス
トローブ信号を生成するストローブ制御回路と、前記素
子毎に対応するデータ信号を、前記ｘ段のラッチ回路か
ら選択し、ｎ個のデータ信号によって１組のデータ信号
群を形成するとともに、該１組のデータ信号群を構成す
る各データ信号を前記ストローブ制御回路から与えられ
る前記ｙ個のストローブ信号に応じて前記駆動回路に送
出する選択回路と、を有することを特徴とする。

【００１４】このような駆動用ＩＣでは、ｎ個のデータ
信号に基づいて、ｎ個の素子を駆動するための駆動信号
を生成する際、各素子を正常に駆動させるために、ｘ段
のラッチ回路に格納されたｘ組のデータ信号から各素子
毎に対応したｎ個のデータ信号が選択回路によって選択
されることで、１組のデータ信号群が得られる。この選
択回路で選択されて得た１組のデータ信号群を構成する
データ信号を、それぞれに対応されたストローブ信号に
応じて駆動回路に与えて駆動信号を生成し、出力するこ
とによって、各素子を正常に動作させることができる。
このとき生成される駆動信号は、各素子に対して１対１
となるような信号でも構わないし、時分割駆動させるた
めの信号でも構わない。

【００１５】又、このような駆動用ＩＣにおいて、請求
項２に記載するように、前記ｎ個のデータ信号がｍ個毎
に入力された後、ｎ個のデータ信号を並列的に１段目の
前記ラッチ回路に送出するシフトレジスタを備えるとと
もに、前記ｘ段の各ラッチ回路が、後段に接続されるラ
ッチ回路に対して、ｎ個のデータ信号を並列的に送出す
るようにしても構わない。このとき、シフトレジスタ
を、１ビット毎にデータ信号が時系列的に入力されるも
のとしても構わないし、複数ビット毎にデータ信号が入
力されるものとしても構わない。

【００１６】又、請求項３に記載するように、前記各素
子の駆動タイミングを記憶する記憶回路を備えるととも
に、前記記憶回路に記憶された前記駆動タイミングに応
じて、前記ｎ個のデータ信号が前記ｘ段のラッチ回路よ
り選択され、該選択されたｎ個のデータ信号それぞれが
前記駆動回路に送出されるタイミングが設定される。こ
のとき、例えば、その駆動タイミングが遅く設定された
素子ほど後段のラッチ回路よりデータ信号を選択するよ
うにすることができ、又、更に、選択されたデータ信号
の内、その駆動タイミングが遅く設定された素子ほど遅
いタイミングで発生されるストローブ信号に応じて動作
させることができる。

【００１７】又、請求項４に記載するように、前記ｎ個
の素子が発光素子を構成するｎ個の発光部であるととも
に、該複数の発光部が一列に配されているとき、前記選
択回路において、前記ｎ個の発光部の配列方向に対して
垂直な方向における前記各発光部の結像位置に基づい
て、前記各発光部に対応するデータ信号が選択されるよ
うにしても構わない。よって、機械的又は光学的な要因
による各発光部の結像位置のＹ曲がりを補正して、直線
性を改善することができる。

【００１８】又、請求項５に記載するように、前記駆動
用ＩＣが光プリントヘッド内に備えられた前記発光素子
の発光部を駆動するための駆動用ＩＣであるとともに、
前記光プリントヘッドを使用したプリンタの印字方向を
下側とし、前記複数の発光部の内、最も下側に位置する
発光部の結像位置を基準位置としたとき、前記印字方向
において前記基準位置より離れた位置を結像位置とする
発光部に対応したデータ信号ほど、後段のラッチ回路よ
り選択されるようにしても構わない。

【００１９】このとき、例えば、発光部が一回点灯する
毎に、ラッチ回路内のデータ信号が後段のラッチ回路に
遷移するようにして１ライン毎の補正を行う場合、一回
目の点灯時には、１ライン目のデータ信号の内、その結
像位置が基準位置となる発光部に対応するデータ信号が
選択される。そして、２回目の点灯時には、１ライン目
のデータ信号の内、その結像位置が基準位置から１ライ
ン分ずれた位置となる発光部に対応するデータ信号と、
２ライン目のデータ信号の内、その結像位置が基準位置
となる発光部に対応するデータ信号が選択される。この
ような動作が繰り返し行われることによって、結像位置
のずれによるＹ曲がりの発生を抑え、直線性を改善する
ことができる。

【００２０】又、請求項６に記載するように、前記ｙ個
のストローブ信号が、印字ライン周期毎に発生するよう
にして、各発光部の発光タイミングをずらすことによっ
て、より高精度なＹ曲がり補正を行うことができる。こ
のとき、請求項７に記載するように、前記発光部の結像
位置が、該結像位置より印字方向の下側に位置するとと
もに最も近い位置にある印字ラインに対してより離れた
位置にある前記発光部ほど、前記印字ライン周期におい
てより遅いタイミングで発生される前記ストローブ信号
に応じてデータ信号を前記駆動回路に送出して駆動する
ことで、より高い精度で、直線性を改善することができ
る。

【００２１】請求項８に記載の光プリントヘッドは、ｎ
個の発光部を有する発光素子と、ｎ個のデータ信号で構
成されるｘ組のデータ信号群それぞれが格納されるｘ段
のラッチ回路と、前記発光部毎に対応するデータ信号を
前記ｘ段のラッチ回路から選択するとともに選択したｎ
個のデータ信号によって１組のデータ信号群を形成する
選択回路と、該選択回路で選択されたデータ信号を一時
記憶するとともに順に外部に出力するシフトレジスタ
と、を備える制御回路と、制御回路から与えられる１組
のデータ信号群を構成するｎ個のデータ信号に基づい
て、ｎ個の前記発光部を駆動させるための駆動信号を生
成する駆動回路を備える駆動用ＩＣと、を有することを
特徴とする。

【００２２】このような光プリントヘッドにおいて、制
御回路で、各発光部の印字ライン毎のＹ方向の結像位置
のずれを補正することができるため、駆動用ＩＣを従来
のものとしても、Ｙ曲がり補正された印字を行うことが
できる。

【００２３】又、請求項９に記載するように、前記ｎ個
の発光部の配列方向に対して垂直な方向における前記各
発光部の結像位置に基づく前記各発光部の駆動タイミン
グが格納されるメモリを備え、前記制御回路に、前記メ
モリから読み出された前記駆動タイミングを記憶する記
憶回路が設けられ、前記制御回路において、前記記憶回
路に記憶された前記駆動タイミングに応じて、前記ｎ個
のデータ信号が前記ｘ段のラッチ回路より選択されるよ
うにしても構わない。

【００２４】更に、請求項１０に記載するように、前記
光プリントヘッドを使用したプリンタの印字方向を下側
とし、前記複数の発光部の内、最も下側に位置する発光
部の結像位置を基準位置としたとき、前記印字方向にお
いて前記基準位置より離れた位置を結像位置とする発光
部に対応したデータ信号ほど、後段のラッチ回路より選
択されるように前記駆動タイミングが設定されるように
しても構わない。

【００２５】請求項１１に記載の光プリントヘッドは、
ｎ個の発光部を有する発光素子と、１組のデータ信号群
を構成するｎ個のデータ信号に基づいて、ｎ個の前記発
光部を駆動させるための駆動信号を生成する駆動回路
と、前記発光部毎に対応するデータ信号を前記駆動回路
へ送出するタイミングを設定するための印字ライン周期
毎に発生するｙ個のストローブ信号を生成するストロー
ブ制御回路と、前記１組のデータ信号群における前記発
光部毎に対応するデータ信号を前記ストローブ制御回路
から与えられる前記ｙ個のストローブ信号に応じて前記
駆動回路に送出する選択回路と、を備える駆動用ＩＣ
と、を有することを特徴とする。

【００２６】このような光プリントヘッドにおいて、駆
動用ＩＣで、印字ライン周期毎に、各発光部の発光タイ
ミングをそのＹ方向の結像位置のずれに応じたタイミン
グで設定することによって、Ｙ方向の結像位置のずれを
補正することができるため、Ｙ曲がり補正された印字を
行うことができる。

【００２７】又、請求項１２に記載するように、前記ｎ
個の発光部の配列方向に対して垂直な方向における前記
各発光部の結像位置に基づく前記各発光部の駆動タイミ
ングが格納されるメモリを備え、前記駆動用ＩＣに、前
記メモリから読み出された前記駆動タイミングを記憶す
る記憶回路が設けられ、前記駆動用ＩＣにおいて、前記
記憶回路に記憶された前記駆動タイミングに応じて、前
記制御回路で選択されたｎ個のデータ信号それぞれが前
記駆動回路に送出されるタイミングが設定されるように
しても構わない。

【００２８】更に、請求項１３に記載するように、前記
光プリントヘッドを使用したプリンタの印字方向を下側
とし、前記複数の発光部の内、最も下側に位置する発光
部の結像位置を基準位置としたとき、前記発光部の結像
位置が、前記基準位置に対してより離れた位置にある前
記発光部ほど、前記印字ライン周期においてより遅いタ
イミングで発生される前記ストローブ信号に応じてデー
タ信号が前記駆動回路に送出されて駆動されるように駆
動タイミングが設定されるようにしても構わない。

【００２９】請求項１４に記載の光プリントヘッドは、
ｎ個の発光部を有する発光素子と、１組のデータ信号群
を構成するｎ個のデータ信号に基づいて、ｎ個の前記発
光部を駆動させるための駆動信号を生成する駆動回路
と、ｘ組の前記データ信号群それぞれが格納されるｘ段
のラッチ回路と、前記発光部毎に対応するデータ信号を
前記駆動回路へ送出するタイミングを設定するためのｙ
個のストローブ信号を生成するストローブ制御回路と、
前記発光部毎に対応するデータ信号を、前記ｘ段のラッ
チ回路から選択し、ｎ個のデータ信号によって１組のデ
ータ信号群を形成するとともに、該１組のデータ信号群
を構成する各データ信号を前記ストローブ制御回路から
与えられる前記ｙ個のストローブ信号に応じて前記駆動
回路に送出する選択回路と、を備える駆動用ＩＣと、を
有することを特徴とする。

【００３０】このような光プリントヘッドにおいて、請
求項１５に記載するように、前記駆動用ＩＣにおいて、
前記ｎ個のデータ信号がｍ個毎に入力された後、ｎ個の
データ信号を並列的に１段目の前記ラッチ回路に送出す
るシフトレジスタが設けられるとともに、前記ｘ段の各
ラッチ回路が、後段に接続されるラッチ回路に対して、
ｎ個のデータ信号を並列的に送出するようにしても構わ
ない。

【００３１】又、請求項１６に記載するように、前記ｎ
個の発光部の配列方向に対して垂直な方向における前記
各発光部の結像位置に基づく前記各発光部の駆動タイミ
ングが格納されるメモリを備え、前記駆動用ＩＣにおい
て、前記メモリから読み出された前記駆動タイミングを
記憶する記憶回路が設けられるとともに、前記記憶回路
に記憶された前記駆動タイミングに応じて、前記ｎ個の
データ信号が前記ｘ段のラッチ回路より選択され、該選
択されたｎ個のデータ信号それぞれが前記駆動回路に送
出されるタイミングが設定されるようにしても構わな
い。

【００３２】このようにすることで、フラッシュメモリ
などの不揮発性のメモリに格納された駆動用タイミング
を、電源投入時などの設定変更時に、駆動用ＩＣ内の記
憶回路に書き込むことによって、初期設定を行うことが
できる。

【００３３】請求項１７に記載の光プリントヘッドは、
ｎ個の発光部を有する発光素子と、ｎ個のデータ信号で
構成されるｘ組のデータ信号群それぞれが格納されるｘ
段のラッチ回路と、前記発光部毎に対応するデータ信号
を前記ｘ段のラッチ回路から選択するとともに選択した
ｎ個のデータ信号によって１組のデータ信号群を形成す
る第１選択回路と、該第１選択回路で選択されたデータ
信号を一時記憶するとともに順に外部に出力する第１シ
フトレジスタと、を備える制御回路と、１組のデータ信
号群を構成するｎ個のデータ信号に基づいて、ｎ個の前
記発光部を駆動させるための駆動信号を生成する駆動回
路と、前記発光部毎に対応するデータ信号を前記駆動回
路へ送出するタイミングを設定するためのｙ個のストロ
ーブ信号を生成するストローブ制御回路と、前記制御回
路から送出される前記発光部毎に対応するデータ信号を
前記ストローブ制御回路から与えられる前記ｙ個のスト
ローブ信号に応じて前記駆動回路に送出する第２選択回
路と、を備える駆動用ＩＣと、を有することを特徴とす
る。

【００３４】このような光プリントヘッドにおいて、ま
ず、制御回路で印字ライン毎の粗めのＹ曲がり補正が行
われる。このように粗めのＹ曲がり補正が施されたデー
タ信号が駆動用ＩＣに与えられると、駆動用ＩＣにおい
て、各発光部に与えるデータ信号の印字ライン周期内に
おけるタイミングの微調整が行われる。よって、駆動用
ＩＣにおいて、更に精度の高いＹ曲がり補正が施され
る。

【００３５】請求項１８に記載するように、前記制御回
路において、前記ｎ個のデータ信号がｍ個毎に入力され
た後、ｎ個のデータ信号を並列的に１段目の前記ラッチ
回路に送出する第２シフトレジスタが設けられるととも
に、前記ｘ段の各ラッチ回路が、後段に接続されるラッ
チ回路に対して、ｎ個のデータ信号を並列的に送出する
ようにしても構わない。

【００３６】請求項１９に記載するように、前記ｎ個の
発光部の配列方向に対して垂直な方向における前記各発
光部の結像位置に基づく前記各発光部の駆動タイミング
が格納されるメモリを備え、前記制御回路に、前記メモ
リから読み出された前記駆動タイミングを記憶する第１
記憶回路が設けられ、前記駆動用ＩＣに、前記メモリか
ら読み出された前記駆動タイミングを記憶する第２記憶
回路が設けられ、前記制御回路において、前記第１記憶
回路に記憶された前記駆動タイミングに応じて、前記ｎ
個のデータ信号が前記ｘ段のラッチ回路より選択され、
前記駆動用ＩＣにおいて、前記第２記憶回路に記憶され
た前記駆動タイミングに応じて、前記制御回路で選択さ
れたｎ個のデータ信号それぞれが前記駆動回路に送出さ
れるタイミングが設定されるようにしても構わない。

【００３７】このようにすることで、フラッシュメモリ
などの不揮発性のメモリに格納された駆動用タイミング
を、電源投入時などの設定変更時に、制御回路内の第１
記憶回路及び駆動用ＩＣ内の第２記憶回路に書き込むこ
とによって、初期設定を行うことができる。

【００３８】又、請求項２０に記載するように、前記光
プリントヘッドを使用したプリンタの印字方向を下側と
し、前記複数の発光部の内、最も下側に位置する発光部
の結像位置を基準位置としたとき、前記印字方向におい
て前記基準位置より離れた位置を結像位置とする発光部
に対応したデータ信号ほど、後段のラッチ回路より選択
されるように前記駆動タイミングが設定されるようにす
ることで、結像位置のずれによるＹ曲がりの発生を抑
え、直線性を改善することができる。

【００３９】請求項２１に記載するように、前記ｙ個の
ストローブ信号が、印字ライン周期毎に発生し、前記発
光部の結像位置が、該結像位置より印字方向の下側に位
置するとともに最も近い位置にある印字ラインに対して
より離れた位置にある前記発光部ほど、前記印字ライン
周期においてより遅いタイミングで発生される前記スト
ローブ信号に応じてデータ信号が前記駆動回路に送出さ
れて駆動されることで、より高い精度で直線性を改善す
ることができる。

【００４０】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて、図面を参照して説明する。図１及び図２で示され
る構成は、後述する各実施の形態において、共通の構成
である。そして、図１のように、発光部１、ＳＬＡ２、
レンズホルダ３、及び位置決めピン４ａ，４ｂを有する
光プリントヘッドは、図２のブロック図で表されるよう
な内部構成となる。

【００４１】図２のように、本実施形態の光プリントヘ
ッドにおいて、発光素子群１が４９９２個の発光部＃１
〜＃４９９２で構成され、この発光部＃１〜＃４９９２
を１９２個毎に駆動させるための２６個の駆動用ＩＣａ
１〜ＩＣａ２６が設けられる。また、発光部＃１〜＃４
９９２のＹ方向の位置ずれに関するデータを格納するフ
ラッシュメモリなどで構成されたメモリ５とを有する。
又、メモリ５へのデータの読み出し及び書き込みや駆動
用ＩＣａ１〜ＩＣａ２６にデータを与えて動作制御を行
う制御回路６を付け加えても良い。尚、以下の各実施形
態では、駆動用ＩＣが２６個で、又、発光部が４９９２
個で構成されるものを一例に挙げて説明する。

【００４２】このような光プリントヘッドにおける駆動
用ＩＣａ（図２の駆動用ＩＣａ１〜ＩＣａ２６に相当す
る）は、図３のブロック図のように、データ入力端子Ｓ
Ｉ０〜ＳＩ３より入力される４ビットのデータ信号を取
り込む１９２ビットのシフトレジスタ１１と、シフトレ
ジスタ１１で取り込まれたデータ信号を１９２ビット単
位毎に並列に取り込むラッチ回路１２と、Ｙ方向の補正
を行うための１９２組の補正データを格納するＹ位置補
正データ記憶回路１３とを有する。

【００４３】又、駆動用ＩＣａは、各部に所定のタイミ
ング信号を供給するタイミング制御回路１４と、ラッチ
回路１２に格納されたデータ信号をＹ位置補正データ記
憶回路１３に格納された補正データに応じて選択する選
択回路１５と、選択回路１５で選択されたデータ信号に
応じて出力端子ＤＯ１〜ＤＯ１９２に駆動信号を出力す
るドライブ回路１６と、ドライブ回路１６に定電流を供
給する電流供給回路１７とを有する。

【００４４】このように構成される光プリントヘッドの
詳細な構成及び動作について、以下に示す各実施の形態
において、説明する。 ＜第１の実施の形態＞本発明の第１の実施の形態につい
て、図面を参照して説明する。図４は、本実施形態にお
ける光プリントヘッドに設けられた駆動用ＩＣの内部構
成を示すブロック回路図である。

【００４５】本実施形態では、上述したように駆動用Ｉ
Ｃａが図３のように構成されるとき、ラッチ回路１２
は、１９２ビットの構成のラッチ回路をシリアルに５段
接続された構成とされるとともに、ラッチ回路１２内の
各段のラッチ回路には、シフトレジスタ１１又は前段の
ラッチ回路より出力される１９２ビットのデータ信号が
パラレルに入力される。又、ラッチ回路１２内の各段の
ラッチ回路より出力される１９２ビットのデータ信号が
選択回路１５に与えられる。

【００４６】そして、選択回路１５では、ラッチ回路１
２より与えられる１９２×５ビットのデータ信号から、
Ｙ位置補正データ記憶回路より与えられる１９２×９ビ
ットの補正データの内の１９２×５ビットの補正データ
に応じて選択した１９２ビットのデータ信号を、残りの
１９２×４ビットの補正データで選択したタイミング制
御回路１４より供給される内部ストローブ信号ＳＴＢ１
〜ＳＴＢ４に応じてドライブ回路１６に出力する。

【００４７】Ｙ位置補正データ記憶回路１３は、９ビッ
トで構成される補正データを、データ信号に対応して１
９２個記憶することができるように、例えば、１９２×
９ビットのラッチ回路で構成することができる。そし
て、Ｙ位置補正データ記憶回路１３への補正データの書
き込みは、シフトレジスタ１１から並列に供給される１
９２個単位の信号に基づいて、前もって行うことができ
る。

【００４８】即ち、メモリ５内に格納された補正データ
が、プリンタ本体の制御回路又はプリントヘッド内の制
御回路６により読み出されて駆動用ＩＣａに与えられる
とき、Ｙ位置補正データ記憶回路１３のみを書き込み状
態としてシフトレジスタ１１を介して補正データの各ビ
ットを記憶する作業を９回繰り返すことによって書き込
まれる。

【００４９】以下に図４を参照して、このように構成さ
れる駆動用ＩＣａの詳細な構成について説明する。尚、
図４は、説明を簡単にするために出力端子ＤＯ１に基づ
いた回路ブロック図を示し、他の出力端子ＤＯ２〜ＤＯ
１９２については同様となるため省略する。

【００５０】ラッチ回路１２は、１９２ビットのデータ
信号を格納することができるラッチ回路１２ａ〜１２ｅ
を有し、ラッチ回路１２ａにシフトレジスタ１１に格納
された１９２ビットのデータ信号が、ラッチ回路１２ｂ
にラッチ回路１２ａに格納された１９２ビットのデータ
信号が、ラッチ回路１２ｃにラッチ回路１２ｂに格納さ
れた１９２ビットのデータ信号が、ラッチ回路１２ｄに
ラッチ回路１２ｃに格納された１９２ビットのデータ信
号が、ラッチ回路１２ｅにラッチ回路１２ｄに格納され
た１９２ビットのデータ信号が、ロード信号ＬＯＡＤに
応じてそれぞれ与えられる。

【００５１】又、このラッチ回路１２ａ〜１２ｅのそれ
ぞれに格納された１９２×５ビットのデータ信号が、ロ
ード信号ＬＯＡＤに応じて、選択回路１５に同時に送出
される。このように１９２×５ビットのデータ信号が与
えられる選択回路１５は、出力端子ＤＯ１〜ＤＯ１９２
のそれぞれに与えるための１９２ビットのデータ信号を
選択するために、５つのＡＮＤゲートＧ１〜Ｇ５と１つ
のＯＲゲートＧ６で構成されたゲート回路及び４つのＡ
ＮＤゲートＧ１１〜Ｇ１４と１つのＯＲゲートＧ１５で
構成されたゲート回路がそれぞれ１９２組構成される。

【００５２】この選択回路１５は、ストローブ制御回路
１８で生成された内部ストローブ信号ＳＴＢ１〜ＳＴＢ
４のいずれか１つの信号に応じてドライブ回路１６にデ
ータ信号を送出するために、ＯＲゲートＧ６，Ｇ１５そ
れぞれからの出力が入力されるＡＮＤゲートＧ７を１９
２個有する。又、ドライブ回路１６は、電流供給回路１
７より供給される電流を増幅して出力端子ＤＯ１〜ＤＯ
１９２それぞれに供給する１９２個の電流増幅器１６ａ
によって構成される。

【００５３】又、ストローブ制御回路１８は、図５に波
形を示すように、外部ストローブ信号（反転ＳＴＢ）に
よって規定される期間を複数の期間に分割するための内
部ストローブ信号ＳＴＢ１〜ＳＴＢ４を生成するための
回路で、例えば図６に示すように、２つのフリップフロ
ップＦＦ１、ＦＦ２と、複数（４つ）の論理ゲート回路
Ｇａ〜Ｇｄを組み合わせたカウンタによって構成するこ
とができる。

【００５４】具体的には、ＪＫフリップフロップＦＦ１
の入力端子Ｊ、Ｋにハイである電源電圧ＶＤＤ１が入力
される。クロック入力端子ＣＬＫには、インバータ３５
によって外部ストローブ信号（反転ＳＴＢ）が反転され
て入力される。フリップフロップＦＦ１の出力端子Ｑよ
り信号ＱＡが出力され、出力端子（反転Ｑ）より信号Ｑ
ａが出力される。ＪＫフリップフロップＦＦ２の入力端
子Ｊ、Ｋに信号ＱＡが入力され、クロック入力端子ＣＬ
Ｋにストローブ信号ＳＴＢが入力される。フリップフロ
ップＦＦ２の出力端子Ｑより信号ＱＢが出力され、出力
端子転（反転Ｑ）より信号Ｑｂが出力される。

【００５５】論理ゲート回路Ｇａは信号ＱＡと信号Ｑｂ
とストローブ信号ＳＴＢの論理積をとって内部ストロー
ブ信号ＳＴＢ１を出力する。論理ゲート回路Ｇｂは信号
Ｑａと信号ＱＢとストローブ信号ＳＴＢの論理積をとっ
て内部ストローブ信号ＳＴＢ２を出力する。論理ゲート
回路Ｇｃは信号ＱＡと信号ＱＢとストローブ信号ＳＴＢ
の論理積をとって内部ストローブ信号ＳＴＢ３を出力す
る。論理ゲート回路Ｇｄは信号Ｑａと信号Ｑｂとストロ
ーブ信号ＳＴＢの論理積をとって内部ストローブ信号Ｓ
ＴＢ４を出力する。尚、フリップフロップＦＦ１、ＦＦ
２のリセット入力端子Ｒはリセット信号としてロード信
号ＬＯＡＤが入力される。

【００５６】このように、ストローブ制御信号発生回路
１４は１つの外部ストローブ信号（反転ＳＴＢ）に基づ
いて４つの内部ストローブ信号ＳＴＢ１〜ＳＴＢ４を生
成する。すなわち、内部ストローブ信号の数よりも少数
の信号線を用いて制御信号（外部ストローブ信号）を供
給するので、外部と接続する制御信号の端子の数を削減
してＩＣの小型化を図ることができるとともに、ワイヤ
ボンド配線などの外部配線数を削減することができる。

【００５７】ここで、出力端子ＤＯ１に基づいて説明す
ると、Ｙ位置補正データ記憶回路１３より出力される５
ビットの補正データｄａ〜ｄｅがそれぞれ、５つのＡＮ
ＤゲートＧ１〜Ｇ５に入力される。又、このＡＮＤゲー
トＧ１〜Ｇ５には、ラッチ回路１２ａ〜１２ｅからの出
力端子ＤＯ１に与えるためのデータ信号が１ビット毎に
入力される。ＯＲゲートＧ６には、ＡＮＤゲートＧ１〜
Ｇ５からの出力が入力され、補正データｄａ〜ｄｅの
内、ハイとなる補正データが入力されたＡＮＤゲートか
らの出力がＯＲゲートＧ６の出力となる。

【００５８】又、Ｙ位置補正データ記憶回路１３より出
力される４ビットの補正データｔａ〜ｔｄがそれぞれ、
４つのＡＮＤゲートＧ１１〜Ｇ１４に入力される。そし
て、このＡＮＤゲートＧ１１〜Ｇ１４には、ストローブ
制御回路１８で生成された内部ストローブ信号ＳＴＢ１
〜ＳＴＢ４がそれぞれ入力される。ＯＲゲートＧ１５に
は、ＡＮＤゲートＧ１１〜Ｇ１４からの出力が入力さ
れ、補正データｔａ〜ｔｄの内、ハイとなる補正データ
が入力されたＡＮＤゲートからの出力がＯＲゲートＧ１
５の出力となる。そして、ＯＲゲートＧ６，Ｇ１５それ
ぞれの出力がＡＮＤゲートＧ７に与えられ、補正データ
ｄａ〜ｄｅによって選択されたデータ信号が、補正デー
タｔａ〜ｔｄによって選択された内部ストローブ信号Ｓ
ＴＢ１〜ＳＴＢ４に応じて、ＡＮＤゲートＧ７を介して
電流増幅回路１６ａに送出される。

【００５９】シフトレジスタ１１より出力されるデータ
信号は、４ビット毎に、データ信号出力端子ＳＯ０〜Ｓ
Ｏ３より出力されて、隣接する駆動用ＩＣａの入力端子
ＳＩ０〜ＳＩ３に入力される。又、クロック入力端子Ｃ
Ｉに入力されるクロックＣＬＫがバッファＢ１を介して
クロック出力端子ＣＯより出力されて、隣接する駆動用
ＩＣａのクロック入力端子ＣＩに入力される。ロード信
号入力端子ＬＩに入力されるロード信号ＬＯＡＤは、バ
ッファＢ２を介してロード信号出力端子ＬＯより出力さ
れて、隣接する駆動用ＩＣａのロード信号入力端子ＬＩ
に入力される。

【００６０】このように構成される駆動用ＩＣａ１〜Ｉ
Ｃａ２６が設けられた光プリントヘッドの動作につい
て、図７及び図８を参照して説明する。図７は、発光部
のＹ方向の結像位置と補正後の印字イメージを示す図で
あり、又、図８は、駆動用ＩＣの動作を示すタイミング
チャートである。

【００６１】まず、図７を参照して、簡単に説明する。
尚、図７は、説明を簡単にするために、発光部数を１７
ドットとして説明する。又、紙送り方向（印字方向と反
対の方向となる）を図７の矢印の方向とする。このと
き、まず、各発光部＃１〜＃１７の結像位置を、ＣＣＤ
（Charge Coupled Device）による位置計測や印字され
た直線の曲がりの計測などを用いて確認する。そして、
このとき確認された各発光部＃１〜＃１７の結像位置か
ら、各発光部＃１〜＃１７の点灯タイミングを表す補正
データｄａ〜ｄｅ，ｔａ〜ｔｄを設定する。そして、設
定された補正データｄａ〜ｄｅ，ｔａ〜ｔｄが制御回路
６によってメモリ５に書き込まれる。

【００６２】即ち、まず、図７（ａ）のように発光部＃
１〜＃１７それぞれの結像位置が確認されるとともに、
発光部＃１〜＃１７の内その結像位置が最下部となる発
光部＃１７が基準位置となるとき、図７（ｂ）のよう
に、発光部＃１５〜＃１７に対して補正データｄａが、
発光部＃１，＃２，＃１３，＃１４に対して補正データ
ｄｂが、発光部＃３，＃４，＃１１，＃１２に対して補
正データｄｃが、発光部＃５〜＃７，＃９，＃１０に対
して補正データｄｄが、発光部＃８に対して補正データ
ｄｅが、それぞれ設定されてメモリ５に格納される。

【００６３】この補正データｄａ〜ｄｅは、それぞれ、
結像位置が基準位置付近であるものに対してｄａが、結
像位置が基準位置より略１ライン分紙送り方向にずれた
位置であるものに対してｄｂが、結像位置が基準位置よ
り略２ライン分紙送り方向にずれた位置であるものに対
してｄｃが、結像位置が基準位置より略３ライン分紙送
り方向にずれた位置であるものに対してｄｄが、結像位
置が基準位置より略４ライン分紙送り方向にずれた位置
であるものに対してｄｅが与えられるようにして、設定
される。

【００６４】このように設定されたライン毎のＹ位置補
正を行うための補正データｄａ〜ｄｅを用いてＹ位置補
正が行われると、図７（ａ）のように確認される発光部
＃１〜＃１７の結像位置が、図７（ｃ）のように補正さ
れる。しかしながら、図７（ｃ）から明らかなように、
ライン毎のＹ位置補正を行っても、まだ、基準位置にお
ける各発光部の結像位置のずれが完全に解消されていな
い。そこで、更に、基準位置と基準位置より略１ライン
分紙送り方向にずれた位置との間を４領域に分け、各領
域毎の結像位置のずれに対するＹ位置補正を行うための
補正データｔａ〜ｔｄが設定される。尚、各ライン間の
幅をＬとする。

【００６５】即ち、図７（ｄ）のように、発光部＃１，
＃３，＃５，＃８，＃１０，＃１２，＃１４，＃１７に
対して補正データｔａが、発光部＃６，＃１６に対して
補正データｔｂが、発光部＃２，＃４，＃９，＃１１，
＃１３に対して補正データｔｃが、発光部＃７，＃１５
に対して補正データｔｄが、それぞれ設定されてメモリ
５に格納される。

【００６６】この補正データｔａ〜ｔｄは、結像位置が
基準位置付近であるものに対して補正データｔａが、結
像位置が基準位置より略(１／４)Ｌ紙送り方向にずれた
位置であるものに対して補正データｔｂが、結像位置が
基準位置より略(１／２)Ｌ紙送り方向にずれた位置であ
るものに対して補正データｔｃが、結像位置が基準位置
より略(３／４)Ｌ紙送り方向にずれた位置であるものに
対して補正データｔｄが与えられるようにして設定され
る。

【００６７】例えば、電源投入されたときなどにおい
て、このようにメモリ５に格納された各発光部＃１〜＃
１７に対する補正データｄａ〜ｄｅ，ｔａ〜ｔｄが、プ
リンタ本体の制御回路又はプリントヘッド内の制御回路
６によって読み出されて、駆動用ＩＣａに与えられて、
シフトレジスタ１１を介してＹ位置補正データ記憶回路
１３に格納される。

【００６８】そして、まず、ラッチ回路１２ａに格納さ
れたデータ信号が、補正データｄａが与えられる出力端
子ＤＯ１５〜ＤＯ１７のそれぞれに対して設けられたＡ
ＮＤゲートＧ１及びＯＲゲートＧ６を介して、ＡＮＤゲ
ートＧ７に与えられる。このとき、ストローブ制御回路
１８より内部ストローブ信号ＳＴＢ１が送出されると、
補正データｔａが与えられる出力端子ＤＯ１７に設けら
れたＡＮＤゲートＧ１１の出力がＨＩとなり、このＡＮ
ＤゲートＧ１１の出力がＯＲゲートＧ１５を介して、Ａ
ＮＤゲートＧ７に与えられる。よって、出力端子ＤＯ１
７に対して設けられた電流増幅回路１６ａに、ラッチ回
路１２ａに格納されたデータ信号が与えられ、発光部＃
１７に電流供給されて、基準位置付近の印字が行われ
る。

【００６９】又、ストローブ制御回路１８より内部スト
ローブ信号ＳＴＢ２が送出されると、補正データｔｂが
与えられる出力端子ＤＯ１６に設けられたＡＮＤゲート
Ｇ１２の出力がＨＩとなり、このＡＮＤゲートＧ１２の
出力がＯＲゲートＧ１５を介して、ＡＮＤゲートＧ７に
与えられる。よって、出力端子ＤＯ１６に対して設けら
れた電流増幅回路１６ａに、ラッチ回路１２ａに格納さ
れたデータ信号が与えられ、発光部＃１６に電流供給さ
れて、基準位置から（１／４）Ｌずれた位置の印字が行
われる。

【００７０】更に、ストローブ制御回路１８より内部ス
トローブ信号ＳＴＢ３が送出された後に内部ストローブ
信号ＳＴＢ４が送出されると、補正データｔｄが与えら
れる出力端子ＤＯ１５に設けられたＡＮＤゲートＧ１４
の出力がＨＩとなり、このＡＮＤゲートＧ１４の出力が
ＯＲゲートＧ１５を介して、ＡＮＤゲートＧ７に与えら
れる。よって、出力端子ＤＯ１５に対して設けられた電
流増幅回路１６ａに、ラッチ回路１２ａに格納されたデ
ータ信号が与えられ、発光部＃１５に電流供給されて、
基準位置から（３／４）Ｌずれた位置の印字が行われ
る。このラインの印字が終了すると、ラッチ回路１２ａ
に格納されたデータ信号がラッチ回路１２ｂに格納され
る。

【００７１】次に、基準位置から１ラインずれた位置の
印字が行われるとき、ラッチ回路１２ｂに格納されたデ
ータ信号が、補正データｄｂが与えられる出力端子ＤＯ
１，ＤＯ２，ＤＯ１３，ＤＯ１４のそれぞれに対して設
けられたＡＮＤゲートＧ２及びＯＲゲートＧ６を介し
て、ＡＮＤゲートＧ７に与えられる。このとき、ストロ
ーブ制御回路１８より内部ストローブ信号ＳＴＢ１が送
出されると、補正データｔａが与えられる出力端子ＤＯ
１，ＤＯ１４に設けられたＡＮＤゲートＧ１１の出力が
ＨＩとなり、このＡＮＤゲートＧ１１の出力がＯＲゲー
トＧ１５を介して、ＡＮＤゲートＧ７に与えられる。よ
って、出力端子ＤＯ１，ＤＯ１４に対して設けられた電
流増幅回路１６ａに、ラッチ回路１２ｂに格納されたデ
ータ信号が与えられ、発光部＃１，＃１４に電流供給さ
れて、１ラインずれた位置の印字が行われる。

【００７２】又、ストローブ制御回路１８より内部スト
ローブ信号ＳＴＢ２が送出された後に内部ストローブ信
号ＳＴＢ３が送出されると、補正データｔｃが与えられ
る出力端子ＤＯ２，ＤＯ１３それぞれに設けられたＡＮ
ＤゲートＧ１３の出力がＨＩとなり、このＡＮＤゲート
Ｇ１３の出力がＯＲゲートＧ１５を介して、ＡＮＤゲー
トＧ７に与えられる。よって、出力端子ＤＯ２，ＤＯ１
３に対して設けられた電流増幅回路１６ａに、ラッチ回
路１２ｂに格納されたデータ信号が与えられ、発光部＃
２，＃１３に電流供給されて、１ラインずれた位置から
更に（１／２）Ｌずれた位置の印字が行われる。

【００７３】更に、ストローブ制御回路１８より内部ス
トローブ信号ＳＴＢ４が送出されて、このラインの印字
が終了すると、ラッチ回路１２ｂに格納されたデータ信
号がラッチ回路１２ｃに格納される。

【００７４】次に、基準位置から２ラインずれた位置の
印字が行われるとき、ラッチ回路１２ｃに格納されたデ
ータ信号が、補正データｄｃが与えられる出力端子ＤＯ
３，ＤＯ４，ＤＯ１１，ＤＯ１２のそれぞれに対して設
けられたＡＮＤゲートＧ３及びＯＲゲートＧ６を介し
て、ＡＮＤゲートＧ７に与えられる。このとき、ストロ
ーブ制御回路１８より内部ストローブ信号ＳＴＢ１が送
出されると、補正データｔａが与えられる出力端子ＤＯ
３，ＤＯ１２に設けられたＡＮＤゲートＧ１１の出力が
ＨＩとなり、このＡＮＤゲートＧ１１の出力がＯＲゲー
トＧ１５を介して、ＡＮＤゲートＧ７に与えられる。よ
って、出力端子ＤＯ３，ＤＯ１２に対して設けられた電
流増幅回路１６ａに、ラッチ回路１２ｃに格納されたデ
ータ信号が与えられ、発光部＃３，＃１２に電流供給さ
れて、２ラインずれた位置の印字が行われる。

【００７５】又、ストローブ制御回路１８より内部スト
ローブ信号ＳＴＢ２が送出された後に内部ストローブ信
号ＳＴＢ３が送出されると、補正データｔｃが与えられ
る出力端子ＤＯ４，ＤＯ１１それぞれに設けられたＡＮ
ＤゲートＧ１３の出力がＨＩとなり、このＡＮＤゲート
Ｇ１３の出力がＯＲゲートＧ１５を介して、ＡＮＤゲー
トＧ７に与えられる。よって、出力端子ＤＯ４，ＤＯ１
１に対して設けられた電流増幅回路１６ａに、ラッチ回
路１２ｃに格納されたデータ信号が与えられ、発光部＃
４，＃１１に電流供給されて、２ラインずれた位置から
更に（１／２）Ｌずれた位置の印字が行われる。

【００７６】更に、ストローブ制御回路１８より内部ス
トローブ信号ＳＴＢ４が送出されて、このラインの印字
が終了すると、ラッチ回路１２ｃに格納されたデータ信
号がラッチ回路１２ｄに格納される。

【００７７】次に、基準位置から３ラインずれた位置の
印字が行われるとき、ラッチ回路１２ｄに格納されたデ
ータ信号が、補正データｄｄが与えられる出力端子ＤＯ
５〜ＤＯ７，ＤＯ９，ＤＯ１０のそれぞれに対して設け
られたＡＮＤゲートＧ４及びＯＲゲートＧ６を介して、
ＡＮＤゲートＧ７に与えられる。このとき、ストローブ
制御回路１８より内部ストローブ信号ＳＴＢ１が送出さ
れると、補正データｔａが与えられる出力端子ＤＯ５，
ＤＯ１０に設けられたＡＮＤゲートＧ１１の出力がＨＩ
となり、このＡＮＤゲートＧ１１の出力がＯＲゲートＧ
１５を介して、ＡＮＤゲートＧ７に与えられる。よっ
て、出力端子ＤＯ５，ＤＯ１０に対して設けられた電流
増幅回路１６ａに、ラッチ回路１２ｄに格納されたデー
タ信号が与えられ、発光部＃５，＃１０に電流供給され
て、３ラインずれた位置の印字が行われる。

【００７８】又、ストローブ制御回路１８より内部スト
ローブ信号ＳＴＢ２が送出されると、補正データｔｂが
与えられる出力端子ＤＯ６に設けられたＡＮＤゲートＧ
１２の出力がＨＩとなり、このＡＮＤゲートＧ１２の出
力がＯＲゲートＧ１５を介して、ＡＮＤゲートＧ７に与
えられる。よって、出力端子ＤＯ６に対して設けられた
電流増幅回路１６ａに、ラッチ回路１２ｄに格納された
データ信号が与えられ、発光部＃６に電流供給されて、
３ラインずれた位置から更に（１／４）Ｌずれた位置の
印字が行われる。

【００７９】又、ストローブ制御回路１８より内部スト
ローブ信号ＳＴＢ３が送出されると、補正データｔｃが
与えられる出力端子ＤＯ９に設けられたＡＮＤゲートＧ
１３の出力がＨＩとなり、このＡＮＤゲートＧ１３の出
力がＯＲゲートＧ１５を介して、ＡＮＤゲートＧ７に与
えられる。よって、出力端子ＤＯ９に対して設けられた
電流増幅回路１６ａに、ラッチ回路１２ｄに格納された
データ信号が与えられ、発光部＃９に電流供給されて、
３ラインずれた位置から更に（１／２）Ｌずれた位置の
印字が行われる。

【００８０】更に、ストローブ制御回路１８より内部ス
トローブ信号ＳＴＢ４が送出されると、補正データｔｄ
が与えられる出力端子ＤＯ７に設けられたＡＮＤゲート
Ｇ１４の出力がＨＩとなり、このＡＮＤゲートＧ１４の
出力がＯＲゲートＧ１５を介して、ＡＮＤゲートＧ７に
与えられる。よって、出力端子ＤＯ７に対して設けられ
た電流増幅回路１６ａに、ラッチ回路１２ｄに格納され
たデータ信号が与えられ、発光部＃７に電流供給され
て、３ラインずれた位置から更に（３／４）Ｌずれた位
置の印字が行われる。このラインの印字が終了すると、
ラッチ回路１２ｄに格納されたデータ信号がラッチ回路
１２ｅに格納される。

【００８１】最後に、基準位置から４ラインずれた位置
の印字が行われるとき、ラッチ回路１２ｅに格納された
データ信号が、補正データｄｅが与えられる出力端子Ｄ
Ｏ８に対して設けられたＡＮＤゲートＧ５及びＯＲゲー
トＧ６を介して、ＡＮＤゲートＧ７に与えられる。この
とき、ストローブ制御回路１８より内部ストローブ信号
ＳＴＢ１が送出されると、補正データｔａが与えられる
出力端子ＤＯ８に設けられたＡＮＤゲートＧ１１の出力
がＨＩとなり、このＡＮＤゲートＧ１１の出力がＯＲゲ
ートＧ１５を介して、ＡＮＤゲートＧ７に与えられる。
よって、出力端子ＤＯ８に対して設けられた電流増幅回
路１６ａに、ラッチ回路１２ｅに格納されたデータ信号
が与えられ、発光部＃８に電流供給されて、４ラインず
れた位置の印字が行われる。

【００８２】その後、内部ストローブ信号ＳＴＢ２〜Ｓ
ＴＢ４が送出されると、最終的に、補正後の印字イメー
ジが図７（ｅ）のようになり、図７（ｃ）と比べて、そ
の直線性が大幅に改善される。

【００８３】このように、発光部＃１５〜＃１７に現在
印字するラインのデータが、発光部＃１，＃２，＃１
３，＃１４に現在印字するラインの１ライン前のデータ
が、発光部＃３，＃４，＃１１，＃１２に現在印字する
ラインの２ライン前のデータが、発光部＃５〜＃７，＃
９，＃１０に現在印字するラインの３ライン前のデータ
が、発光部＃８に現在印字するラインの４ライン前のデ
ータが、それぞれ与えられる。

【００８４】更に、上述のように各発光部＃１〜＃１７
に与えられようとされる各データは、内部ストローブ信
号ＳＴＢ１が与えられたときに、発光部＃１，＃３，＃
５，＃８，＃１０，＃１２，＃１４，＃１７に対して、
内部ストローブ信号ＳＴＢ２が与えられたときに、発光
部＃６，＃１６に対して、内部ストローブ信号ＳＴＢ３
が与えられたときに、発光部＃２，＃４，＃９，＃１
１，＃１３に対して、内部ストローブ信号ＳＴＢ４が与
えられたときに、発光部＃７，＃１５に対して、それぞ
れ与えられる。

【００８５】次に、この光プリンタヘッドの詳細な動作
について、図８のタイミングチャートにより説明する。
Ｙ位置補正データ記憶回路１３には、上述した動作が行
われることによって、既にメモリ５に格納された補正デ
ータが書き込まれると、まず、設定信号ＳＥＴがローか
らハイとなって、Ｙ位置補正データ記憶回路１３への書
き込みを禁止する。

【００８６】そして、端に位置する駆動用ＩＣａ２６の
データ入力端子ＳＩ０〜ＳＩ３に１ライン分（４９９２
ビット）のデータ信号が４ビット毎に順次与えられ、こ
れがクロックＣＬＫに同期して、駆動用ＩＣａ１〜ＩＣ
ａ２６のシフトレジスタ１１に取り込まれる。即ち、１
番目、５番目、９番目、…のデータ信号が駆動用ＩＣａ
２６のデータ入力端子ＳＩ０に、２番目、６番目、１０
番目、…のデータ信号が駆動用ＩＣａ２６のデータ入力
端子ＳＩ１に、３番目、７番目、１１番目、…のデータ
信号が駆動用ＩＣａ２６のデータ入力端子ＳＩ２に、４
番目、８番目、１２番目、…のデータ信号が駆動用ＩＣ
ａ２６のデータ入力端子ＳＩ３に、それぞれ、与えられ
る。

【００８７】そして、１２４８回目のクロックＣＬＫが
入力されたとき、駆動用ＩＣａ１，ＩＣａ２，…，ＩＣ
ａ２６のシフトレジスタ１１に、それぞれ、１ライン目
のデータ信号の内、１〜１９２番目、１９３〜３８４番
目、…、４８０１〜４９９２番目のデータ信号が格納さ
れる。このようにして、１ライン目のデータ信号が、駆
動用ＩＣａ１〜ＩＣａ２６のシフトレジスタ１１に格納
されると、クロックＣＬＫが停止し、ハイのロード信号
ＬＯＡＤが与えられる。

【００８８】このロード信号ＬＯＡＤが与えられると、
駆動用ＩＣａ１〜ＩＣａ２６において、シフトレジスタ
１１に格納された１ライン目のデータ信号が、ラッチ回
路１２ａに書き込まれる。このラッチ回路１２ａに書き
込まれたデータ信号は、補正データｄａが与えられるＡ
ＮＤゲートＧ１及びＯＲゲートＧ６を介して、ＡＮＤゲ
ートＧ７に入力される。よって、ラッチ回路１２ａに格
納された１ライン目のデータ信号の内、補正データｄａ
が与えられた位置（基準位置付近）の発光部に与えるデ
ータ信号が、ラッチ回路１２ａよりＡＮＤゲートＧ７に
入力される。

【００８９】そして、ロード信号ＬＯＡＤをローにした
後、再び、クロックＣＬＫの入力を開始するとともに、
ローのパルス信号となる外部ストローブ信号（反転ＳＴ
Ｂ）を４回与える。このとき、図５で説明したように、
内部ストローブ信号ＳＴＢ１〜ＳＴＢ４が、ＳＴＢ１，
ＳＴＢ２，ＳＴＢ３，ＳＴＢ４の順にストローブ制御回
路１８より出力される。

【００９０】よって、まず、内部ストローブ信号ＳＴＢ
１が、補正データｔａが与えられるＡＮＤゲートＧ１１
とＯＲゲートＧ１５を介してＡＮＤゲートＧ７に与えら
れるため、１ライン目の基準位置付近に存在する発光部
に与えるデータ信号がドライブ回路１６に与えられる。
次に、内部ストローブ信号ＳＴＢ２が与えられて、補正
データｔｂが与えられるＡＮＤゲートＧ１２とＯＲゲー
トＧ１５を介してＡＮＤゲートＧ７に与えられるため、
１ライン目の基準位置から(１／４)Ｌずれた位置に存在
する発光部に与えるデータ信号がドライブ回路１６に与
えられる。

【００９１】次に、内部ストローブ信号ＳＴＢ３が与え
られて、補正データｔｃが与えられるＡＮＤゲートＧ１
３とＯＲゲートＧ１５を介してＡＮＤゲートＧ７に与え
られるため、１ライン目の基準位置から(１／２)Ｌずれ
た位置に存在する発光部に与えるデータ信号がドライブ
回路１６に与えられる。最後に、内部ストローブ信号Ｓ
ＴＢ４が与えられて、補正データｔｄが与えられるＡＮ
ＤゲートＧ１４とＯＲゲートＧ１５を介してＡＮＤゲー
トＧ７に与えられるため、１ライン目の基準位置から
(３／４)Ｌずれた位置に存在する発光部に与えるデータ
信号がドライブ回路１６に与えられる。更に、このと
き、クロックＣＬＫに同期して、駆動用ＩＣａのシフト
レジスタ１１に２ライン目のデータ信号が取り込まれ
る。

【００９２】その後、２ライン目のデータ信号が駆動用
ＩＣａのシフトレジスタ１１に格納されると、ハイのロ
ード信号ＬＯＡＤを与えることによって、ラッチ回路１
２ａに格納された１ライン目のデータ信号をラッチ回路
１２ｂに書き込むとともに、シフトレジスタ１１に格納
された２ライン目のデータ信号をラッチ回路１２ａに書
き込む。ラッチ回路１２ａに書き込まれたデータ信号
は、補正データｄａが与えられるＡＮＤゲートＧ１及び
ＯＲゲートＧ６を介して、ＡＮＤゲートＧ７に入力され
る。又、ラッチ回路１２ｂに書き込まれたデータ信号
は、補正データｄｂが与えられるＡＮＤゲートＧ２及び
ＯＲゲートＧ６を介して、ＡＮＤゲートＧ７に入力され
る。

【００９３】よって、まず、内部ストローブ信号ＳＴＢ
１が、補正データｔａが与えられるＡＮＤゲートＧ１１
とＯＲゲートＧ１５を介してＡＮＤゲートＧ７に与えら
れるため、２ライン目の基準位置付近に存在する発光部
と１ライン目の基準位置から１ラインずれた位置に存在
する発光部とに与えるデータ信号がドライブ回路１６に
与えられる。次に、内部ストローブ信号ＳＴＢ２が与え
られて、補正データｔｂが与えられるＡＮＤゲートＧ１
２とＯＲゲートＧ１５を介してＡＮＤゲートＧ７に与え
られるため、２ライン目の基準位置から(１／４)Ｌずれ
た位置に存在する発光部と１ライン目の基準位置から１
ライン及び(１／４)Ｌずれた位置に存在する発光部とに
与えるデータ信号がドライブ回路１６に与えられる。

【００９４】次に、内部ストローブ信号ＳＴＢ３が与え
られて、補正データｔｃが与えられるＡＮＤゲートＧ１
３とＯＲゲートＧ１５を介してＡＮＤゲートＧ７に与え
られるため、２ライン目の基準位置から(１／２)Ｌずれ
た位置に存在する発光部と１ライン目の基準位置から１
ライン及び(１／２)Ｌずれた位置に存在する発光部とに
与えるデータ信号がドライブ回路１６に与えられる。

【００９５】最後に、内部ストローブ信号ＳＴＢ４が与
えられて、補正データｔｄが与えられるＡＮＤゲートＧ
１４とＯＲゲートＧ１５を介してＡＮＤゲートＧ７に与
えられるため、２ライン目の基準位置から(３／４)Ｌず
れた位置に存在する発光部と１ライン目の基準位置から
１ライン及び(３／４)Ｌずれた位置に存在する発光部と
に与えるデータ信号がドライブ回路１６に与えられる。
更に、このとき、クロックＣＬＫに同期して、駆動用Ｉ
Ｃａのシフトレジスタ１１に３ライン目のデータ信号が
取り込まれる。

【００９６】その後、クロックＣＬＫ、ロード信号ＬＯ
ＡＤ、外部ストローブ信号（反転ＳＴＢ）がそれぞれ、
上述の動作を繰り返すことによって、まず、ラッチ回路
１２ａ，１２ｂ，１２ｃのそれぞれに、３ライン目、２
ライン目、１ライン目のデータ信号が格納される。そし
て、１ライン目の基準位置から略２ラインずれた位置の
発光部、２ライン目の基準位置から略１ラインずれた位
置の発光部、及び、３ライン目の基準位置付近に存在す
る発光部それぞれに対して、各ライン位置、各ラインか
ら(１／４)Ｌずれた位置、各ラインから(１／２)Ｌずれ
た位置、各ラインから(３／４)Ｌずれた位置の順に、電
流が供給される。

【００９７】次に、ラッチ回路１２ａ，１２ｂ，１２
ｃ，１２ｄのそれぞれに、４ライン目、３ライン目、２
ライン目、１ライン目のデータ信号が格納される。そし
て、１ライン目の基準位置から略３ラインずれた位置の
発光部、２ライン目の基準位置から略２ラインずれた位
置の発光部、３ライン目の基準位置から略１ラインずれ
た位置の発光部、及び、４ライン目の基準位置付近に存
在する発光部それぞれに対して、各ライン位置、各ライ
ンから(１／４)Ｌずれた位置、各ラインから(１／２)Ｌ
ずれた位置、各ラインから(３／４)Ｌずれた位置の順
に、電流が供給される。

【００９８】次に、ラッチ回路１２ａ，１２ｂ，１２
ｃ，１２ｄ，１２ｅのそれぞれに、５ライン目、４ライ
ン目、３ライン目、２ライン目、１ライン目のデータ信
号が格納される。そして、１ライン目の基準位置から略
４ラインずれた位置の発光部、２ライン目の基準位置か
ら略３ラインずれた位置の発光部、３ライン目の基準位
置から略２ラインずれた位置の発光部、４ライン目の基
準位置から略１ラインずれた位置の発光部、及び、５ラ
イン目の基準位置付近に存在する発光部それぞれに対し
て、各ライン位置、各ラインから(１／４)Ｌずれた位
置、各ラインから(１／２)Ｌずれた位置、各ラインから
(３／４)Ｌずれた位置の順に、電流が供給される。

【００９９】よって、このように５ライン分の発光が終
了した時点で初めて、１ライン目の発光が完了する。そ
の後、上述した動作が繰り返されることによって、２ラ
イン目、３ライン目、…の発光が順次行われ、最終的
に、静電写真型プリンタ１画面分の露光が行われる。

【０１００】このように、本実施形態では、駆動用ＩＣ
ａ１〜ａ２６において、ライン毎のＹ位置のずれとライ
ン間の領域毎のＹ位置のずれに対する補正が同時に行わ
れる。即ち、駆動用ＩＣａ１〜ａ２６で、図７（ａ）の
ようなＹ位置のずれが、直接、図７（ｅ）のように補正
される。よって、高精度なＹ曲がり補正を行うことがで
きる。 ＜第２の実施の形態＞本発明の第２の実施の形態につい
て、図面を参照して説明する。図９は、本実施形態にお
ける光プリントヘッドに設けられた制御回路の要部の構
成を示すブロック回路図である。図１０は、本実施形態
における光プリントヘッドに設けられた駆動用ＩＣの内
部構成を示すブロック回路図である。尚、図１０におい
て、図４に示す部分と同一の目的で使用する部分につい
ては、同一の符号を付し、その詳細な説明は省略する。

【０１０１】本実施形態では、上述したように光プリン
トヘッドが図２のように構成されるとき、制御回路６に
補正データｄａ〜ｄｅが与えられて、まず、制御回路６
において、駆動用ＩＣａ１〜ａ２６に与えられるデータ
信号に対するライン毎のＹ位置のずれに対する補正が行
われる。そして、制御回路６で補正されたデータ信号
は、更に、補正データｔａ〜ｔｄが与えられる駆動用Ｉ
Ｃａ１〜ａ２６において、ライン間の領域毎のＹ位置の
ずれに対する補正が行われる。

【０１０２】この制御回路６は、図９のように構成され
る。尚、図９は、説明を簡単にするために発光部＃１に
基づいた回路ブロック図を示し、他の発光部＃２〜＃４
９９２については同様となるため省略する。

【０１０３】図９に示す制御回路６は、データ入力端子
ＳＩ０〜ＳＩ３より入力される４ビットのデータ信号を
取り込む４９９２ビットのシフトレジスタ２１と、シフ
トレジスタ２１で取り込まれたデータ信号を４９９２ビ
ット単位毎に並列に取り込む５段のラッチ回路２２と、
Ｙ方向の補正を行うための４９９２組の補正データを格
納するＹ位置補正データ記憶回路２３と、ラッチ回路２
２に格納されたデータ信号をＹ位置補正データ記憶回路
２３に格納された補正データに応じて選択する選択回路
２４と、選択回路２４で選択されたデータ信号を取り込
む４９９２ビットのシフトレジスタ２５とを有する。

【０１０４】そして、ラッチ回路２２は、４９９２ビッ
トのデータ信号を格納することができるラッチ回路２２
ａ〜２２ｅを有し、ラッチ回路２２ａにシフトレジスタ
２１に格納された４９９２ビットのデータ信号が、ラッ
チ回路２２ｂにラッチ回路２２ａに格納された４９９２
ビットのデータ信号が、ラッチ回路２２ｃにラッチ回路
２２ｂに格納された４９９２ビットのデータ信号が、ラ
ッチ回路２２ｄにラッチ回路２２ｃに格納された４９９
２ビットのデータ信号が、ラッチ回路２２ｅにラッチ回
路２２ｄに格納された４９９２ビットのデータ信号が、
ロード信号ＬＯＡＤに応じてそれぞれ与えられる。

【０１０５】又、このラッチ回路２２ａ〜２２ｅのそれ
ぞれに格納された４９９２×５ビットのデータ信号が、
ロード信号ＬＯＡＤに応じて、選択回路２４に同時に送
出される。このように４９９２×５ビットのデータ信号
が与えられる選択回路２４は、駆動用ＩＣａ１〜ａ２６
のそれぞれに与えるための４９９２ビットのデータ信号
を選択するために、５つのＡＮＤゲートＧ１〜Ｇ５と１
つのＯＲゲートＧ６で構成されたゲート回路が４９９２
組構成される。

【０１０６】そして、この選択回路２４で選択された４
９９２ビットのデータ信号が、シフトレジスタ２５に与
えられた後、一旦、格納される。又、シフトレジスタ２
５は、格納した４９９２ビットのデータ信号を、データ
出力端子ＳＯ０〜ＳＯ３から、４ビット毎に、駆動用Ｉ
Ｃａ２６に出力する。

【０１０７】即ち、発光部＃１に対するデータ信号に基
づいて説明すると、Ｙ位置補正データ記憶回路２３より
出力される５ビットの補正データｄａ〜ｄｅがそれぞ
れ、５つのＡＮＤゲートＧ１〜Ｇ５に入力される。又、
このＡＮＤゲートＧ１〜Ｇ５には、ラッチ回路２２ａ〜
２２ｅからの発光部＃１に対するデータ信号が１ビット
毎に入力される。ＯＲゲートＧ６には、ＡＮＤゲートＧ
１〜Ｇ５からの出力が入力され、補正データｄａ〜ｄｅ
の内、ハイとなる補正データが入力されたＡＮＤゲート
からの出力が出力となる。そして、このＯＲゲートＧ６
の出力が、シフトレジスタ２５に送出される。

【０１０８】クロック入力端子ＣＩに入力されるクロッ
クＣＬＫがバッファＢ１を介してクロック出力端子ＣＯ
より出力されて、駆動用ＩＣａ２６のクロック入力端子
ＣＩに入力される。ロード信号入力端子ＬＩに入力され
るロード信号ＬＯＡＤは、バッファＢ２を介してロード
信号出力端子ＬＯより出力されて、駆動用ＩＣａ２６の
ロード信号入力端子ＬＩに入力される。

【０１０９】又、Ｙ位置補正データ記憶回路２３は、５
ビットで構成される補正データを、データ信号に対応し
て４９９２個記憶することができるように、例えば、４
９９２×５ビットのラッチ回路で構成することができ
る。そして、Ｙ位置補正データ記憶回路２３への補正デ
ータの書き込みは、シフトレジスタ２１から並列に供給
される４９９２個単位の信号に基づいて、前もって行う
ことができる。

【０１１０】即ち、メモリ５内に格納された補正データ
が、プリンタ本体の制御回路又はプリントヘッド内の制
御回路６により読み出されて制御回路６に与えられると
き、Ｙ位置補正データ記憶回路２３のみを書き込み状態
としてシフトレジスタ２１を介して補正データの各ビッ
トを記憶する作業を５回繰り返すことによって書き込ま
れる。

【０１１１】又、上述したように駆動用ＩＣａが図３の
ように構成されるとき、ラッチ回路１２は、第１の実施
形態と異なり、シフトレジスタ１１より出力される１９
２ビットのデータ信号がパラレルに入力される１９２ビ
ットの構成のラッチ回路１段で構成される。そして、選
択回路１５では、ラッチ回路１２より与えられる１９２
ビットのデータ信号を、Ｙ位置補正データ記憶回路より
与えられる１９２×４ビットの補正データで選択したタ
イミング制御回路１４より供給される内部ストローブ信
号ＳＴＢ１〜ＳＴＢ４に応じてドライブ回路１６に出力
する。

【０１１２】Ｙ位置補正データ記憶回路１３は、４ビッ
トで構成される補正データを、データ信号に対応して１
９２個記憶することができるように、例えば、１９２×
４ビットのラッチ回路で構成することができる。そし
て、Ｙ位置補正データ記憶回路１３への補正データの書
き込みは、シフトレジスタ１１から並列に供給される１
９２個単位の信号に基づいて、前もって行うことができ
る。

【０１１３】即ち、メモリ５内に格納された補正データ
ｔａ〜ｔｄが、プリンタ本体の制御回路又はプリントヘ
ッド内の制御回路６により読み出されて駆動用ＩＣａに
与えられるとき、Ｙ位置補正データ記憶回路１３のみを
書き込み状態としてシフトレジスタ１１を介して補正デ
ータの各ビットを記憶する作業を４回繰り返すことによ
って書き込まれる。

【０１１４】以下に図１０を参照して、このように構成
される駆動用ＩＣａの詳細な構成について説明する。
尚、図１０は、説明を簡単にするために出力端子ＤＯ１
に基づいた回路ブロック図を示し、他の出力端子ＤＯ２
〜ＤＯ１９２については同様となるため省略する。

【０１１５】ラッチ回路１２は、１９２ビットのデータ
信号を格納することができるラッチ回路であり、シフト
レジスタ１１に格納された１９２ビットのデータ信号
が、ロード信号ＬＯＡＤに応じて与えられる。又、この
ラッチ回路１２に格納された１９２ビットのデータ信号
が、ロード信号ＬＯＡＤに応じて、選択回路１５に同時
に送出される。そして、この選択回路１５は、４つのＡ
ＮＤゲートＧ１１〜Ｇ１４と１つのＯＲゲートＧ１５で
構成されたゲート回路がそれぞれ１９２組構成される。

【０１１６】又、この選択回路１５は、ストローブ制御
回路１８で生成された内部ストローブ信号ＳＴＢ１〜Ｓ
ＴＢ４のいずれか１つの信号に応じてドライブ回路１６
にデータ信号を送出するために、ラッチ回路１２から出
力されるデータ信号とＯＲゲートＧ１５の出力とが入力
されるＡＮＤゲートＧ７を１９２個有する。尚、シフト
レジスタ１１、ドライブ回路１６、電流供給回路１７、
及びストローブ制御回路１８については、第１の実施形
態（図４）と同様になる。

【０１１７】即ち、Ｙ位置補正データ記憶回路１３より
出力される４ビットの補正データｔａ〜ｔｄがそれぞ
れ、４つのＡＮＤゲートＧ１１〜Ｇ１４に入力される。
そして、このＡＮＤゲートＧ１１〜Ｇ１４には、ストロ
ーブ制御回路１８で生成された内部ストローブ信号ＳＴ
Ｂ１〜ＳＴＢ４がそれぞれ入力される。ＯＲゲートＧ１
５には、ＡＮＤゲートＧ１１〜Ｇ１４からの出力が入力
され、補正データｔａ〜ｔｄの内、ハイとなる補正デー
タが入力されたＡＮＤゲートからの出力がＯＲゲートＧ
１５の出力となる。そして、ラッチ回路１２から出力さ
れるデータ信号が、補正データｔａ〜ｔｄによって選択
された内部ストローブ信号ＳＴＢ１〜ＳＴＢ４に応じ
て、ＡＮＤゲートＧ７を介して電流増幅回路１６ａに送
出される。

【０１１８】このように構成される制御回路６及び駆動
用ＩＣａ１〜ＩＣａ２６が設けられた光プリントヘッド
の動作について、図７、図１１及び図１２を参照して説
明する。図１１は、制御回路の動作を示すタイミングチ
ャートであり、図１２は、駆動用ＩＣの動作を示すタイ
ミングチャートである。

【０１１９】まず、制御回路６の動作について、図１１
のタイミングチャートを参照して、説明する。第１の実
施形態と同様にして得られた補正データｄａ〜ｄｅが、
例えば、電源投入されたときなどにおいて、プリンタ本
体の制御回路又はプリントヘッド内の制御回路６によっ
てメモリ５より読み出されて、シフトレジスタ２１を介
してＹ位置補正データ記憶回路２３に格納される。この
ようにして、メモリ５に格納された補正データが書き込
まれると、まず、設定信号ＳＥＴがローからハイとなっ
て、Ｙ位置補正データ記憶回路２３への書き込みを禁止
する。

【０１２０】そして、１ライン分（４９９２ビット）の
データ信号が４ビット毎に順次与えられ、これがクロッ
クＣＬＫに同期して、制御回路６のシフトレジスタ２１
に取り込まれる。このクロックＣＬＫが１２４８回入力
されたとき、シフトレジスタ２１に、１ライン目のデー
タ信号が格納される。このようにして、１ライン目のデ
ータ信号が、シフトレジスタ２１に格納されると、クロ
ックＣＬＫが停止し、ハイのロード信号ＬＯＡＤが与え
られる。

【０１２１】このロード信号ＬＯＡＤが与えられると、
シフトレジスタ２１に格納された１ライン目のデータ信
号が、ラッチ回路２２ａに書き込まれる。このラッチ回
路２２ａに書き込まれたデータ信号は、補正データｄａ
が与えられるＡＮＤゲートＧ１及びＯＲゲートＧ６を介
して、シフトレジスタ２５に入力される。よって、ラッ
チ回路２２ａに格納された１ライン目のデータ信号の
内、補正データｄａが与えられた位置（基準位置付近）
の発光部に与えるデータ信号が、ラッチ回路２２ａより
シフトレジスタ２５に入力される。

【０１２２】そして、ロード信号ＬＯＡＤをローにした
後、再び、１２４８回分のクロックＣＬＫの入力を開始
すると、シフトレジスタ２５に格納された１ライン目の
基準位置付近の発光部に与えるデータ信号が、４ビット
毎に、データ出力端子ＳＯ０〜ＳＯ３より駆動用ＩＣａ
２６のデータ入力端子ＳＩ０〜ＳＩ３に出力される。よ
って、駆動用ＩＣａ１，ＩＣａ２，…，ＩＣａ２６のシ
フトレジスタ１１に、それぞれ、選択された１ライン目
のデータ信号の内、１〜１９２番目、１９３〜３８４番
目、…、４８０１〜４９９２番目のデータ信号が格納さ
れる。又、このとき、シフトレジスタ２１に２ライン目
のデータ信号が与えられる。

【０１２３】そして、再度、ハイのロード信号ＬＯＡＤ
を与えることで、ラッチ回路２２ａに格納された１ライ
ン目のデータ信号をラッチ回路２２ｂに書き込むととも
に、シフトレジスタ１１に格納された２ライン目のデー
タ信号をラッチ回路２２ａに書き込む。ラッチ回路２２
ａに書き込まれた２ライン目のデータ信号は、補正デー
タｄａが与えられるＡＮＤゲートＧ１及びＯＲゲートＧ
６を介して、又、ラッチ回路２２ｂに書き込まれた１ラ
イン目のデータ信号は、補正データｄｂが与えられるＡ
ＮＤゲートＧ２及びＯＲゲートＧ６を介して、それぞ
れ、シフトレジスタ２５に入力される。

【０１２４】よって、２ライン目の基準位置付近に存在
する発光部と１ライン目の基準位置から１ラインずれた
位置に存在する発光部とに与えるデータ信号がシフトレ
ジスタ２５に格納される。このシフトレジスタ２５に格
納されたデータ信号は、再びクロックＣＬＫが与えられ
たときに、４ビット毎に、データ出力端子ＳＯ０〜ＳＯ
３より駆動用ＩＣａ２６のデータ入力端子ＳＩ０〜ＳＩ
３に出力される。

【０１２５】その後、クロックＣＬＫ及びロード信号Ｌ
ＯＡＤがそれぞれ、上述の動作を繰り返すことによっ
て、まず、ラッチ回路２２ａ，２２ｂ，２２ｃのそれぞ
れに、３ライン目、２ライン目、１ライン目のデータ信
号が格納される。そして、１ライン目の基準位置から略
２ラインずれた位置の発光部、２ライン目の基準位置か
ら略１ラインずれた位置の発光部、及び、３ライン目の
基準位置付近に存在する発光部それぞれに対して与えら
れるデータ信号が、シフトレジスタ２５に格納される。

【０１２６】次に、シフトレジスタ２５に格納されたデ
ータ信号が、データ出力端子ＳＯ０〜ＳＯ３より駆動用
ＩＣａ２６のデータ入力端子ＳＩ０〜ＳＩ３に出力され
ると、ラッチ回路２２ａ，２２ｂ，２２ｃ，２２ｄのそ
れぞれに、４ライン目、３ライン目、２ライン目、１ラ
イン目のデータ信号が格納される。そして、１ライン目
の基準位置から略３ラインずれた位置の発光部、２ライ
ン目の基準位置から略２ラインずれた位置の発光部、３
ライン目の基準位置から略１ラインずれた位置の発光
部、及び、４ライン目の基準位置付近に存在する発光部
それぞれに対して与えられるデータ信号が、シフトレジ
スタ２５に格納される。

【０１２７】次に、シフトレジスタ２５に格納されたデ
ータ信号が、データ出力端子ＳＯ０〜ＳＯ３より駆動用
ＩＣａ２６のデータ入力端子ＳＩ０〜ＳＩ３に出力され
ると、ラッチ回路１２ａ，１２ｂ，１２ｃ，１２ｄ，１
２ｅのそれぞれに、５ライン目、４ライン目、３ライン
目、２ライン目、１ライン目のデータ信号が格納され
る。そして、１ライン目の基準位置から略４ラインずれ
た位置の発光部、２ライン目の基準位置から略３ライン
ずれた位置の発光部、３ライン目の基準位置から略２ラ
インずれた位置の発光部、４ライン目の基準位置から略
１ラインずれた位置の発光部、及び、５ライン目の基準
位置付近に存在する発光部それぞれに対して与えられる
データ信号が、シフトレジスタ２５に格納される。

【０１２８】制御回路６において、このような動作が繰
り返されることによって、駆動用ＩＣａ１〜ａ２６に、
補正データｄａ〜ｄｅに基づいたライン分毎のＹ曲がり
補正が行われたデータ信号が与えられることとなる。即
ち、発光部＃１〜＃１７において、図７（ａ）のような
Ｙ位置のずれがある場合に、発光部＃８に与える１ライ
ン目のデータ信号が制御回路６のシフトレジスタ２５よ
り出力されるとき、発光部＃５〜＃７，＃９，＃１０に
与える２ライン目のデータ信号、発光部＃３，＃４，＃
１１，＃１２に与える３ライン目のデータ信号、発光部
＃１，＃２，＃１３，＃１４に与える４ライン目のデー
タ信号、及び発光部＃１５〜＃１７に与える５ライン目
のデータ信号がともに出力される。よって、この制御回
路６より出力されるデータ信号を用いて発光部＃１〜＃
１７を点灯させたとき、図７（ｃ）のように、Ｙ曲がり
補正が成される。

【０１２９】次に、駆動用ＩＣａ１〜ａ２６の動作につ
いて、図１２のタイミングチャートを参照して、説明す
る。第１の実施形態と同様にして得られた補正データｔ
ａ〜ｔｄが、例えば、電源投入されたときなどにおい
て、プリンタ本体の制御回路又はプリントヘッド内の制
御回路６によってメモリ５より読み出されて、シフトレ
ジスタ１１を介してＹ位置補正データ記憶回路１３に格
納される。このようにして、メモリ５に格納された補正
データが書き込まれると、まず、設定信号ＳＥＴがロー
からハイとなって、Ｙ位置補正データ記憶回路１３への
書き込みを禁止する。

【０１３０】そして、端に位置する駆動用ＩＣａ２６の
データ入力端子ＳＩ０〜ＳＩ３に１ライン分（４９９２
ビット）のデータ信号が４ビット毎に順次与えられ、こ
れがクロックＣＬＫに同期して、駆動用ＩＣａ１〜ＩＣ
ａ２６のシフトレジスタ１１に取り込まれる。そして、
１２４８回目のクロックＣＬＫが入力されたとき、駆動
用ＩＣａ１，ＩＣａ２，…，ＩＣａ２６のシフトレジス
タ１１に、それぞれ、５つの連続したラインから選択さ
れたデータ信号の内、１〜１９２番目、１９３〜３８４
番目、…、４８０１〜４９９２番目のデータ信号が格納
される。このようにして、５つの連続したラインから選
択されたデータ信号が、駆動用ＩＣａ１〜ＩＣａ２６の
シフトレジスタ１１に格納されると、クロックＣＬＫが
停止し、ハイのロード信号ＬＯＡＤが与えられる。

【０１３１】このロード信号ＬＯＡＤが与えられると、
駆動用ＩＣａ１〜ＩＣａ２６において、シフトレジスタ
１１に格納されたデータ信号が、ラッチ回路１２に書き
込まれる。このラッチ回路１２に書き込まれたデータ信
号は、ＡＮＤゲートＧ７に入力される。そして、ロード
信号ＬＯＡＤをローにした後、再び、クロックＣＬＫの
入力を開始するとともに、ローのパルス信号となる外部
ストローブ信号（反転ＳＴＢ）を４回与える。このと
き、図５で説明したように、内部ストローブ信号ＳＴＢ
１〜ＳＴＢ４が、ＳＴＢ１，ＳＴＢ２，ＳＴＢ３，ＳＴ
Ｂ４の順にストローブ制御回路１８より出力される。

【０１３２】よって、まず、内部ストローブ信号ＳＴＢ
１が、補正データｔａが与えられるＡＮＤゲートＧ１１
とＯＲゲートＧ１５を介してＡＮＤゲートＧ７に与えら
れるため、各ラインの基準位置付近に存在する発光部に
与えるデータ信号がドライブ回路１６に与えられる。次
に、内部ストローブ信号ＳＴＢ２が、補正データｔｂが
与えられるＡＮＤゲートＧ１２とＯＲゲートＧ１５を介
してＡＮＤゲートＧ７に与えられるため、各ラインの基
準位置から(１／４)Ｌずれた位置に存在する発光部に与
えるデータ信号がドライブ回路１６に与えられる。

【０１３３】次に、内部ストローブ信号ＳＴＢ３が、補
正データｔｃが与えられるＡＮＤゲートＧ１３とＯＲゲ
ートＧ１５を介してＡＮＤゲートＧ７に与えられるた
め、各ラインの基準位置から(１／２)Ｌずれた位置に存
在する発光部に与えるデータ信号がドライブ回路１６に
与えられる。最後に、内部ストローブ信号ＳＴＢ４が、
補正データｔｄが与えられるＡＮＤゲートＧ１４とＯＲ
ゲートＧ１５を介してＡＮＤゲートＧ７に与えられるた
め、各ラインの基準位置から(３／４)Ｌずれた位置に存
在する発光部に与えるデータ信号がドライブ回路１６に
与えられる。更に、このとき、クロックＣＬＫに同期し
て、駆動用ＩＣａのシフトレジスタ１１に次に制御回路
６より出力されるデータ信号が取り込まれる。

【０１３４】駆動用ＩＣａ１〜ａ２６において、このよ
うな動作が繰り返されることによって、各ラインの領域
毎のＹ曲がり補正を行って、各発光部＃１〜＃４９９２
の発光動作を制御することができる。

【０１３５】即ち、図７（ａ）のように発光部＃１〜＃
１７に与えられるデータ信号が制御回路６で補正された
場合に、発光部＃８に与える１ライン目のデータ信号が
制御回路６より与えられてラッチ回路１２に格納される
と、まず、内部ストローブ信号ＳＴＢ１がストローブ制
御回路１８より出力されるとき、発光部＃８に１ライン
目のデータ信号が、発光部＃５，＃１０に２ライン目の
データ信号が、発光部＃３，＃１２に３ライン目のデー
タ信号が、発光部＃１，＃１４に４ライン目のデータ信
号が、発光部＃１７に５ライン目のデータ信号が、それ
ぞれ与えられる。

【０１３６】次に、内部ストローブ信号ＳＴＢ２がスト
ローブ制御回路１８より出力されるとき、発光部＃６に
２ライン目のデータ信号が、発光部＃１６に５ライン目
のデータ信号が、それぞれ与えられる。次に、内部スト
ローブ信号ＳＴＢ３がストローブ制御回路１８より出力
されるとき、発光部＃９に２ライン目のデータ信号が、
発光部＃４，＃１１に３ライン目のデータ信号が、発光
部＃２，＃１３に４ライン目のデータ信号が、それぞれ
与えられる。最後に、内部ストローブ信号ＳＴＢ４がス
トローブ制御回路１８より出力されるとき、発光部＃７
に２ライン目のデータ信号が、発光部＃１５に５ライン
目のデータ信号が、それぞれ与えられる。

【０１３７】よって、この制御回路６により図７（ｃ）
のようにＹ曲がり補正が成されたデータ信号を用いて、
駆動用ＩＣａによって発光部＃１〜＃１７を点灯させた
とき、図７（ｅ）のように、更に高精度なＹ曲がり補正
が成される。又、制御回路でライン毎のＹ曲がり補正を
行うことで、駆動用ＩＣａの回路構成が簡単化されるた
め、第１の実施形態と比べて、駆動用ＩＣａを小型化す
ることができる。

【０１３８】尚、第１及び第２の実施形態において、発
光部の数を４９９２、駆動用ＩＣの出力端子の数を１９
２、Ｙ位置の補正するライン数を５、各ライン間でＹ位
置の補正を行う領域数を４としたが、それぞれの数量に
ついて限定するものではない。

【０１３９】又、Ｙ位置の補正するライン数及び領域数
については、紙送り速度や発光素子の点滅スピードに応
じて変化させる必要がある。又、紙送り速度や発光素子
の点滅スピードに応じた異なる複数組の補正データをメ
モリ内に格納して、印字スピードの変更時などに適切な
補正データの組を読み出して駆動用ＩＣに転送するよう
にしても構わない。

【０１４０】又、内部ストローブ信号ＳＴＢ１〜ＳＴＢ
４は、その各々が時間的に重ならないように短い信号幅
としているが、少なくとも隣接するストローブ信号ＳＴ
Ｂ１〜ＳＴＢ４が重なりを持つように長い信号幅とする
ことができる。信号幅を長くするために、ストローブ制
御信号発生回路１４は、内部ストローブ信号ＳＴＢ１〜
ＳＴＢ４を所定期間遅延して出力すると共に、遅延時間
を任意に設定する構成とすることができ、そのための回
路を内臓もしくは付属させることができる。このように
することにより、発光時間を長くし照射エネルギーを増
大することができ、印字速度を高めるのに有用となる。
また、印字精度を高める上でも有用となる。

【０１４１】又、各発光部毎に点灯タイミングを変える
ことができるものとしたが、本発明はこれに限られるも
のでなく、複数の発光部群単位毎に、又は、駆動用ＩＣ
単位毎に、点灯タイミングを変えることができるように
しても構わない。このように複数の発光部群毎に点灯タ
イミングが変えられるようにすることで、駆動用ＩＣの
回路構成を簡素なものとすることができる。

【０１４２】又、Ｙ位置補正データ記憶回路以外に、各
発光部の光量を均一にするために、予め求めた光量補正
データが格納される光量補正データ記憶回路を駆動用Ｉ
Ｃ内に設けても構わない。このとき、各発光部毎にＳビ
ットの補正データが光量補正データ記憶回路に格納され
るとき、駆動用ＩＣにおいて、各発光部に電流を供給す
るための出力端子毎に、出力端子に電流供給するＳ個の
電流増幅器を設けることで、Ｓビットの補正データに応
じてＳ個の電流増幅器を動作させて、光量補正を行うこ
とができる。

【０１４３】又、駆動用ＩＣの出力端子に対して発光部
１つが接続された光プリントヘッドとしたが、例えば特
開平６−１６３９８０号公報や特開平１０−２２６１０
２号公報などに示されるように、その一端が共通電極に
接続されるｎ個の発光部を１群としてｍ群に分けるとと
もに、異なる群のｍ個の発光部の他端を個別電極に接続
し、駆動用ＩＣの出力端子を共通電極に接続されるもの
と、個別電極に接続されるものの２種類とすることで、
時分割駆動を行うことができるようにしても構わない。

【０１４４】又、データ信号を複数ビットで構成する場
合などにおいては、それに応じてシフトレジスタやラッ
チ回路などの構成を変更することもでき、例えば、シフ
トレジスタをアドレス指定方式のメモリで構成すること
もできる。

【０１４５】

【発明の効果】以上のように本発明の駆動用ＩＣによれ
ば、光プリントヘッドに設けられた発光素子の複数の発
光部の結像位置ずれに応じて、各発光部の点灯タイミン
グを変更することができる。そして、このような駆動用
ＩＣが設けられた光プリントヘッドが印字する際に、そ
の直線性を改善することができる。よって、本発明の光
プリントヘッドを複数備えたカラータンデム方式のプリ
ンタにおいて、色ずれの少ないカラー印字を得ることが
できる。更に、印字ライン周期毎に、異なるタイミング
で発生するストローブ信号が生成され、発光部の結像位
置ずれに応じて、各発光部の点灯タイミングをそれぞれ
のストローブ信号に同期させる。よって、その直線性の
微調整を行うことが可能となり、高精度な補正を行うこ
とができる。

【０１４６】又、直線性を改善するために、従来のよう
な機械的な調整や光学的な調整がほとんど不要となる。
よって、組立工数が大幅に削減されるとともに、レンズ
や発光素子などの各部品について大まかな良否判定でよ
くなるので、光プリントヘッド及びこれが設けられたプ
リンタを高品質化で安価なものとすることができる。

【図面の簡単な説明】

【図１】光プリントヘッドの外観上面図。

【図２】本発明の光プリントヘッドの内部構成を示すブ
ロック図。

【図３】本発明の光プリントヘッド内に設けられた駆動
用ＩＣの内部構成を示すブロック図。

【図４】第１の実施形態の光プリントヘッド内に設けら
れた駆動用ＩＣの内部構成を示すブロック回路図。

【図５】ストローブ制御回路の動作を示すタイミングチ
ャート。

【図６】ストローブ制御回路の内部構成を示すブロック
回路図。

【図７】発光部の結像位置とＹ位置補正後の印字イメー
ジの関係を示す図。

【図８】図４の駆動用ＩＣの動作を示すタイミングチャ
ート。

【図９】第２の実施形態の光プリントヘッド内に設けら
れた制御回路の要部構成を示すブロック回路図。

【図１０】第２の実施形態の光プリントヘッド内に設け
られた駆動用ＩＣの内部構成を示すブロック回路図。

【図１１】図９の制御回路の動作を示すタイミングチャ
ート。

【図１２】図１０の駆動用ＩＣの動作を示すタイミング
チャート。

【図１３】従来の駆動用ＩＣの内部構成を示すブロック
図。

【図１４】従来の光プリントヘッドの内部構成を示すブ
ロック図。

【図１５】従来の光プリントヘッドの動作を示すタイミ
ングチャート。

【図１６】従来の光プリントヘッドで印字後のＹ位置の
ずれを示す図。

【図１７】従来の光プリントヘッドで印字後のＹ位置の
ずれを示す図。

【符号の説明】

１ 発光素子 ２ ＳＬＡ ３ レンズホルダ ４ａ，４ｂ 位置決めピン ５ メモリ ６ 制御回路 ａ１〜ａ２６ 駆動用ＩＣ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2C162 AE21 AE28 AE47 AF13 AF19 AF62 AF95 FA04 FA16 FA17 5F041 AA42 BB12 BB13 BB33 CB22 EE11 FF13

Claims (21)

【特許請求の範囲】
1. 【請求項１】 素子駆動用の駆動用ＩＣにおいて、 １組のデータ信号群を構成するｎ個のデータ信号に基づ
   いて、ｎ個の素子を駆動させるための駆動信号を生成す
   る駆動回路と、 ｘ組の前記データ信号群それぞれが格納されるｘ段のラ
   ッチ回路と、 前記素子毎に対応するデータ信号を前記駆動回路へ送出
   するタイミングを設定するためのｙ個のストローブ信号
   を生成するストローブ制御回路と、 前記素子毎に対応するデータ信号を、前記ｘ段のラッチ
   回路から選択し、ｎ個のデータ信号によって１組のデー
   タ信号群を形成するとともに、該１組のデータ信号群を
   構成する各データ信号を前記ストローブ制御回路から与
   えられる前記ｙ個のストローブ信号に応じて前記駆動回
   路に送出する選択回路と、 を有することを特徴とする駆動用ＩＣ。
2. 【請求項２】 前記ｎ個のデータ信号がｍ個毎に入力さ
   れた後、ｎ個のデータ信号を並列的に１段目の前記ラッ
   チ回路に送出するシフトレジスタを備えるとともに、 前記ｘ段の各ラッチ回路が、後段に接続されるラッチ回
   路に対して、ｎ個のデータ信号を並列的に送出すること
   を特徴とする請求項１に記載の駆動用ＩＣ。
3. 【請求項３】 前記各素子の駆動タイミングを記憶する
   記憶回路を備えるとともに、 前記記憶回路に記憶された前記駆動タイミングに応じ
   て、前記ｎ個のデータ信号が前記ｘ段のラッチ回路より
   選択され、該選択されたｎ個のデータ信号それぞれが前
   記駆動回路に送出されるタイミングが設定されることを
   特徴とする請求項１又は請求項２に記載の駆動用ＩＣ。
4. 【請求項４】 前記ｎ個の素子が発光素子を構成するｎ
   個の発光部であるとともに、該複数の発光部が一列に配
   されているとき、 前記選択回路において、前記ｎ個の発光部の配列方向に
   対して垂直な方向における前記各発光部の結像位置に基
   づいて、前記各発光部に対応するデータ信号が選択され
   る前記ラッチ回路と前記駆動回路に送出されるタイミン
   グとが設定されることを特徴とする請求項１〜請求項３
   のいずれかに記載の駆動用ＩＣ。
5. 【請求項５】 前記駆動用ＩＣが光プリントヘッド内に
   備えられた前記発光素子の発光部を駆動するための駆動
   用ＩＣであるとともに、 前記光プリントヘッドを使用したプリンタの印字方向を
   下側とし、前記複数の発光部の内、最も下側に位置する
   発光部の結像位置を基準位置としたとき、 前記印字方向において前記基準位置より離れた位置を結
   像位置とする発光部に対応したデータ信号ほど、後段の
   ラッチ回路より選択されることを特徴とする請求項１〜
   請求項４のいずれかに記載の駆動用ＩＣ。
6. 【請求項６】 前記ｙ個のストローブ信号が、印字ライ
   ン周期毎に発生することを特徴とする請求項５に記載の
   駆動用ＩＣ。
7. 【請求項７】 前記発光部の結像位置が、該結像位置よ
   り印字方向の下側に位置するとともに最も近い位置にあ
   る印字ラインに対してより離れた位置にある前記発光部
   ほど、前記印字ライン周期においてより遅いタイミング
   で発生される前記ストローブ信号に応じてデータ信号を
   前記駆動回路に送出して駆動することを特徴とする請求
   項６に記載の駆動用ＩＣ。
8. 【請求項８】 ｎ個の発光部を有する発光素子と、 ｎ個のデータ信号で構成されるｘ組のデータ信号群それ
   ぞれが格納されるｘ段のラッチ回路と、前記発光部毎に
   対応するデータ信号を前記ｘ段のラッチ回路から選択す
   るとともに選択したｎ個のデータ信号によって１組のデ
   ータ信号群を形成する選択回路と、該選択回路で選択さ
   れたデータ信号を一時記憶するとともに順に外部に出力
   するシフトレジスタと、を備える制御回路と、 制御回路から与えられる１組のデータ信号群を構成する
   ｎ個のデータ信号に基づいて、ｎ個の前記発光部を駆動
   させるための駆動信号を生成する駆動回路を備える駆動
   用ＩＣと、 を有することを特徴とする光プリントヘッド。
9. 【請求項９】 前記ｎ個の発光部の配列方向に対して垂
   直な方向における前記各発光部の結像位置に基づく前記
   各発光部の駆動タイミングが格納されるメモリを備え、 前記制御回路に、前記メモリから読み出された前記駆動
   タイミングを記憶する記憶回路が設けられ、 前記制御回路において、前記記憶回路に記憶された前記
   駆動タイミングに応じて、前記ｎ個のデータ信号が前記
   ｘ段のラッチ回路より選択されることを特徴とする請求
   項８に記載の光プリントヘッド。
10. 【請求項１０】 前記光プリントヘッドを使用したプリ
    ンタの印字方向を下側とし、前記複数の発光部の内、最
    も下側に位置する発光部の結像位置を基準位置としたと
    き、 前記印字方向において前記基準位置より離れた位置を結
    像位置とする発光部に対応したデータ信号ほど、後段の
    ラッチ回路より選択されるように前記駆動タイミングが
    設定されることを特徴とする請求項９に記載の光プリン
    トヘッド。
11. 【請求項１１】 ｎ個の発光部を有する発光素子と、 １組のデータ信号群を構成するｎ個のデータ信号に基づ
    いて、ｎ個の前記発光部を駆動させるための駆動信号を
    生成する駆動回路と、前記発光部毎に対応するデータ信
    号を前記駆動回路へ送出するタイミングを設定するため
    の印字ライン周期毎に発生するｙ個のストローブ信号を
    生成するストローブ制御回路と、前記１組のデータ信号
    群における前記発光部毎に対応するデータ信号を前記ス
    トローブ制御回路から与えられる前記ｙ個のストローブ
    信号に応じて前記駆動回路に送出する選択回路と、を備
    える駆動用ＩＣと、 を有することを特徴とする光プリントヘッド。
12. 【請求項１２】 前記ｎ個の発光部の配列方向に対して
    垂直な方向における前記各発光部の結像位置に基づく前
    記各発光部の駆動タイミングが格納されるメモリを備
    え、 前記駆動用ＩＣに、前記メモリから読み出された前記駆
    動タイミングを記憶する記憶回路が設けられ、 前記駆動用ＩＣにおいて、前記記憶回路に記憶された前
    記駆動タイミングに応じて、前記制御回路で選択された
    ｎ個のデータ信号それぞれが前記駆動回路に送出される
    タイミングが設定されることを特徴とする請求項１１に
    記載の光プリントヘッド。
13. 【請求項１３】 前記光プリントヘッドを使用したプリ
    ンタの印字方向を下側とし、前記複数の発光部の内、最
    も下側に位置する発光部の結像位置を基準位置としたと
    き、 前記発光部の結像位置が、前記基準位置に対してより離
    れた位置にある前記発光部ほど、前記印字ライン周期に
    おいてより遅いタイミングで発生される前記ストローブ
    信号に応じてデータ信号が前記駆動回路に送出されて駆
    動されるように駆動タイミングが設定されることを特徴
    とする請求項１２に記載の光プリントヘッド。
14. 【請求項１４】 ｎ個の発光部を有する発光素子と、 １組のデータ信号群を構成するｎ個のデータ信号に基づ
    いて、ｎ個の前記発光部を駆動させるための駆動信号を
    生成する駆動回路と、ｘ組の前記データ信号群それぞれ
    が格納されるｘ段のラッチ回路と、前記発光部毎に対応
    するデータ信号を前記駆動回路へ送出するタイミングを
    設定するためのｙ個のストローブ信号を生成するストロ
    ーブ制御回路と、前記発光部毎に対応するデータ信号
    を、前記ｘ段のラッチ回路から選択し、ｎ個のデータ信
    号によって１組のデータ信号群を形成するとともに、該
    １組のデータ信号群を構成する各データ信号を前記スト
    ローブ制御回路から与えられる前記ｙ個のストローブ信
    号に応じて前記駆動回路に送出する選択回路と、を備え
    る駆動用ＩＣと、 を有することを特徴とする光プリントヘッド。
15. 【請求項１５】 前記駆動用ＩＣにおいて、 前記ｎ個のデータ信号がｍ個毎に入力された後、ｎ個の
    データ信号を並列的に１段目の前記ラッチ回路に送出す
    るシフトレジスタが設けられるとともに、 前記ｘ段の各ラッチ回路が、後段に接続されるラッチ回
    路に対して、ｎ個のデータ信号を並列的に送出すること
    を特徴とする請求項１４に記載の光プリントヘッド。
16. 【請求項１６】 前記ｎ個の発光部の配列方向に対して
    垂直な方向における前記各発光部の結像位置に基づく前
    記各発光部の駆動タイミングが格納されるメモリを備
    え、 前記駆動用ＩＣにおいて、 前記メモリから読み出された前記駆動タイミングを記憶
    する記憶回路が設けられるとともに、 前記記憶回路に記憶された前記駆動タイミングに応じ
    て、前記ｎ個のデータ信号が前記ｘ段のラッチ回路より
    選択され、該選択されたｎ個のデータ信号それぞれが前
    記駆動回路に送出されるタイミングが設定されることを
    特徴とする請求項１４又は請求項１５に記載の光プリン
    トヘッド。
17. 【請求項１７】 ｎ個の発光部を有する発光素子と、 ｎ個のデータ信号で構成されるｘ組のデータ信号群それ
    ぞれが格納されるｘ段のラッチ回路と、前記発光部毎に
    対応するデータ信号を前記ｘ段のラッチ回路から選択す
    るとともに選択したｎ個のデータ信号によって１組のデ
    ータ信号群を形成する第１選択回路と、該第１選択回路
    で選択されたデータ信号を一時記憶するとともに順に外
    部に出力する第１シフトレジスタと、を備える制御回路
    と、 １組のデータ信号群を構成するｎ個のデータ信号に基づ
    いて、ｎ個の前記発光部を駆動させるための駆動信号を
    生成する駆動回路と、前記発光部毎に対応するデータ信
    号を前記駆動回路へ送出するタイミングを設定するため
    のｙ個のストローブ信号を生成するストローブ制御回路
    と、前記制御回路から送出される前記発光部毎に対応す
    るデータ信号を前記ストローブ制御回路から与えられる
    前記ｙ個のストローブ信号に応じて前記駆動回路に送出
    する第２選択回路と、を備える駆動用ＩＣと、 を有することを特徴とする光プリントヘッド。
18. 【請求項１８】 前記制御回路において、 前記ｎ個のデータ信号がｍ個毎に入力された後、ｎ個の
    データ信号を並列的に１段目の前記ラッチ回路に送出す
    る第２シフトレジスタが設けられるとともに、 前記ｘ段の各ラッチ回路が、後段に接続されるラッチ回
    路に対して、ｎ個のデータ信号を並列的に送出すること
    を特徴とする請求項１７に記載の光プリントヘッド。
19. 【請求項１９】 前記ｎ個の発光部の配列方向に対して
    垂直な方向における前記各発光部の結像位置に基づく前
    記各発光部の駆動タイミングが格納されるメモリを備
    え、 前記制御回路に、前記メモリから読み出された前記駆動
    タイミングを記憶する第１記憶回路が設けられ、 前記駆動用ＩＣに、前記メモリから読み出された前記駆
    動タイミングを記憶する第２記憶回路が設けられ、 前記制御回路において、前記第１記憶回路に記憶された
    前記駆動タイミングに応じて、前記ｎ個のデータ信号が
    前記ｘ段のラッチ回路より選択され、 前記駆動用ＩＣにおいて、前記第２記憶回路に記憶され
    た前記駆動タイミングに応じて、前記制御回路で選択さ
    れたｎ個のデータ信号それぞれが前記駆動回路に送出さ
    れるタイミングが設定されることを特徴とする請求項１
    ７又は請求項１８に記載の光プリントヘッド。
20. 【請求項２０】 前記光プリントヘッドを使用したプリ
    ンタの印字方向を下側とし、前記複数の発光部の内、最
    も下側に位置する発光部の結像位置を基準位置としたと
    き、 前記印字方向において前記基準位置より離れた位置を結
    像位置とする発光部に対応したデータ信号ほど、後段の
    ラッチ回路より選択されるように前記駆動タイミングが
    設定されることを特徴とする請求項１６又は請求項１９
    に記載の光プリントヘッド。
21. 【請求項２１】 前記ｙ個のストローブ信号が、印字ラ
    イン周期毎に発生し、 前記発光部の結像位置が、該結像位置より印字方向の下
    側に位置するとともに最も近い位置にある印字ラインに
    対してより離れた位置にある前記発光部ほど、前記印字
    ライン周期においてより遅いタイミングで発生される前
    記ストローブ信号に応じてデータ信号が前記駆動回路に
    送出されて駆動されることを特徴とする請求項２０に記
    載の光プリントヘッド。