JPH0834138A - プリントヘッド駆動回路及びプリントヘッド - Google Patents
プリントヘッド駆動回路及びプリントヘッドInfo
- Publication number
- JPH0834138A JPH0834138A JP17089394A JP17089394A JPH0834138A JP H0834138 A JPH0834138 A JP H0834138A JP 17089394 A JP17089394 A JP 17089394A JP 17089394 A JP17089394 A JP 17089394A JP H0834138 A JPH0834138 A JP H0834138A
- Authority
- JP
- Japan
- Prior art keywords
- correction data
- output
- switching
- circuit
- holding means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Abstract
(57)【要約】
【目的】 複数のＬＥＤの光量のばらつきを補正する光
量補正機能を有するＬＥＤプリントヘッド駆動回路にお
いて、補正データの読出しを印字データの読み出しごと
に行う必要がなく、印字速度を向上させることができる
駆動回路を提供することを目的とする。 【構成】 シフトレジスタ１０に補正データを格納して
おく第２ラッチ回路２５と、印字データを格納した第１
ラッチ回路２０と上記第２ラッチ回路２５のＡＮＤ出力
を行う第２ＡＮＤ回路部８０を設け、コントロール信号
（ＣＴＬ）により第１スイッチ部７０と第２スイッチ部
７５とを交互に切り換えて印字を行う。第２ラッチ回路
２５への補正データの格納は印字動作におけるウォーム
アップ期間中に行う。
量補正機能を有するＬＥＤプリントヘッド駆動回路にお
いて、補正データの読出しを印字データの読み出しごと
に行う必要がなく、印字速度を向上させることができる
駆動回路を提供することを目的とする。 【構成】 シフトレジスタ１０に補正データを格納して
おく第２ラッチ回路２５と、印字データを格納した第１
ラッチ回路２０と上記第２ラッチ回路２５のＡＮＤ出力
を行う第２ＡＮＤ回路部８０を設け、コントロール信号
（ＣＴＬ）により第１スイッチ部７０と第２スイッチ部
７５とを交互に切り換えて印字を行う。第２ラッチ回路
２５への補正データの格納は印字動作におけるウォーム
アップ期間中に行う。
Description
【０００１】
【産業上の利用分野】本発明は、プリントヘッド、特
に、ＬＥＤヘッドを駆動する駆動回路とＬＥＤプリント
ヘッド駆動回路をはじめとするプリントヘッド駆動回路
を有するプリントヘッドに関するものである。
に、ＬＥＤヘッドを駆動する駆動回路とＬＥＤプリント
ヘッド駆動回路をはじめとするプリントヘッド駆動回路
を有するプリントヘッドに関するものである。
【０００２】
【従来の技術】従来より複数のＬＥＤを有し、各ＬＥＤ
を所定のパターンにて発光させることにより回転ドラム
に潜像を形成し、回転ドラムに形成された潜像部分にト
ナーを付着させ、このトナーを転写、定着させて印刷媒
体に印字を行うためのＬＥＤヘッドが知られている。
を所定のパターンにて発光させることにより回転ドラム
に潜像を形成し、回転ドラムに形成された潜像部分にト
ナーを付着させ、このトナーを転写、定着させて印刷媒
体に印字を行うためのＬＥＤヘッドが知られている。
【０００３】また、ＬＥＤヘッドには複数のＬＥＤを備
えたＬＥＤアレイが設けられているが、個々のＬＥＤに
ついては同じ駆動電流を与えても発光量が微妙に異なる
ことから、印字ムラを防止するために光量の補正が必要
になる。ここで、光量補正の方法としては、ＬＥＤに供
給する電流量を変化させる方法と、電流量は同じで駆動
時間を変化させる通電補正とがある。
えたＬＥＤアレイが設けられているが、個々のＬＥＤに
ついては同じ駆動電流を与えても発光量が微妙に異なる
ことから、印字ムラを防止するために光量の補正が必要
になる。ここで、光量補正の方法としては、ＬＥＤに供
給する電流量を変化させる方法と、電流量は同じで駆動
時間を変化させる通電補正とがある。
【０００４】ここで、従来のＬＥＤヘッド駆動回路及び
通電補正における光量補正回路は以下のように構成され
ている。
通電補正における光量補正回路は以下のように構成され
ている。
【０００５】すなわち、図６に示すように、シフトレジ
スタ１０内に格納された印字データをラッチ回路２０に
より保持し、ストローブ信号のタイミングに従いゲート
４０−１〜４０−ｎを動作させるとともにＦＥＴ５０−
１〜５０−ｎを動作させて出力端子Ｄ0(1)〜Ｄ0(ｍ) を
介して電源ＶDDより駆動電流を供給する。上記出力端子
Ｄ0(1)〜Ｄ0(ｍ) には、ＬＥＤアレイチップにおける複
数のＬＥＤがそれぞれ接続され、上記駆動電流によりＬ
ＥＤが駆動される。また、シフトレジスタ１０には切換
え回路６７を介して補正データ生成回路６０が接続され
るとともに、該補正データ生成回路６０にはＲＯＭ６５
が接続され、このＲＯＭ６５にはＬＥＤプリントヘッド
組立て時に各ＬＥＤの発光量を測定した上で各ＬＥＤご
とに光量補正用のデータが格納されている。
スタ１０内に格納された印字データをラッチ回路２０に
より保持し、ストローブ信号のタイミングに従いゲート
４０−１〜４０−ｎを動作させるとともにＦＥＴ５０−
１〜５０−ｎを動作させて出力端子Ｄ0(1)〜Ｄ0(ｍ) を
介して電源ＶDDより駆動電流を供給する。上記出力端子
Ｄ0(1)〜Ｄ0(ｍ) には、ＬＥＤアレイチップにおける複
数のＬＥＤがそれぞれ接続され、上記駆動電流によりＬ
ＥＤが駆動される。また、シフトレジスタ１０には切換
え回路６７を介して補正データ生成回路６０が接続され
るとともに、該補正データ生成回路６０にはＲＯＭ６５
が接続され、このＲＯＭ６５にはＬＥＤプリントヘッド
組立て時に各ＬＥＤの発光量を測定した上で各ＬＥＤご
とに光量補正用のデータが格納されている。
【０００６】つまり、ＬＥＤアレイの対応するＬＥＤに
ついて補正すべきドットについてＨｉｇｈのデータが、
補正の必要のないドットについてはＬｏｗのデータが格
納されている。上記補正データ生成回路６０にはＡＮＤ
回路が設けられ、補正データ生成回路６０に入力される
印字データとＲＯＭ６５に格納された補正データとをＡ
ＮＤ処理して補正データとして出力する。
ついて補正すべきドットについてＨｉｇｈのデータが、
補正の必要のないドットについてはＬｏｗのデータが格
納されている。上記補正データ生成回路６０にはＡＮＤ
回路が設けられ、補正データ生成回路６０に入力される
印字データとＲＯＭ６５に格納された補正データとをＡ
ＮＤ処理して補正データとして出力する。
【０００７】印字データと補正データ生成回路６０から
のＡＮＤ処理補正データのシフトレジスタ１０への入力
は、図７に示すように交互に行われる。この切換えは切
換え回路６７により行われる。すなわち、１ライン分の
印字データがシフトレジスタ１０に入力されて、ラッチ
回路２０に保持され、ストローブ信号のタイミングで印
字データがＨｉｇｈのドットについて駆動が行われる。
印字データがシフトレジスタ１０に入力された後に、図
７に示すように補正データ生成回路６０からの１ライン
分のＡＮＤ処理補正データが入力され、このデータに従
い対応するＬＥＤが駆動される。つまり、補正が必要な
ドットで印字データがＨｉｇｈとなっているドットにつ
いては所定時間ＬＥＤを発光させて全体の総印字時間を
長くすることにより光量の補正を行うのである。ここ
で、補正データ生成回路６０は、印字データが入力され
るごとにＲＯＭ６５から補正データを読み出し、印字デ
ータとのＡＮＤ出力をする。補正データ生成回路６０か
らのＡＮＤ処理補正データの入力が行われたら、再度印
字データがシフトレジスタ１０に入力され、印字データ
に従った駆動が行われる。
のＡＮＤ処理補正データのシフトレジスタ１０への入力
は、図７に示すように交互に行われる。この切換えは切
換え回路６７により行われる。すなわち、１ライン分の
印字データがシフトレジスタ１０に入力されて、ラッチ
回路２０に保持され、ストローブ信号のタイミングで印
字データがＨｉｇｈのドットについて駆動が行われる。
印字データがシフトレジスタ１０に入力された後に、図
７に示すように補正データ生成回路６０からの１ライン
分のＡＮＤ処理補正データが入力され、このデータに従
い対応するＬＥＤが駆動される。つまり、補正が必要な
ドットで印字データがＨｉｇｈとなっているドットにつ
いては所定時間ＬＥＤを発光させて全体の総印字時間を
長くすることにより光量の補正を行うのである。ここ
で、補正データ生成回路６０は、印字データが入力され
るごとにＲＯＭ６５から補正データを読み出し、印字デ
ータとのＡＮＤ出力をする。補正データ生成回路６０か
らのＡＮＤ処理補正データの入力が行われたら、再度印
字データがシフトレジスタ１０に入力され、印字データ
に従った駆動が行われる。
【０００８】
【発明が解決しようとする課題】しかし、上記従来のＬ
ＥＤヘッドの駆動ＩＣにおいては、上記のように印字デ
ータと補正データ生成回路からのＡＮＤ処理補正データ
とが交互にシフトレジスタ１０に入力されることから、
印字データの駆動回路への入力に時間を要してしまう。
特に、補正データ生成回路６０に印字データが入力され
るたびごとに補正データ生成回路６０によってＲＯＭ６
５から補正データを読み出さなければならず、ＲＯＭか
らの読み出しには所定の時間を要するために、ＡＮＤ処
理補正データのシフトレジスタ１０への取り込みには所
定の時間を要してしまう。補正データ生成回路６０にＲ
ＡＭを設けて、ＲＯＭ６５内の情報をＲＡＭに読み込ん
でおいてからＡＮＤ処理した後の補正データを取り込む
ようにするとＲＯＭ６５から直接読み込む場合よりも速
くなるが、ＡＮＤ処理補正データの読込みの時間を要す
る点では変わりはない。
ＥＤヘッドの駆動ＩＣにおいては、上記のように印字デ
ータと補正データ生成回路からのＡＮＤ処理補正データ
とが交互にシフトレジスタ１０に入力されることから、
印字データの駆動回路への入力に時間を要してしまう。
特に、補正データ生成回路６０に印字データが入力され
るたびごとに補正データ生成回路６０によってＲＯＭ６
５から補正データを読み出さなければならず、ＲＯＭか
らの読み出しには所定の時間を要するために、ＡＮＤ処
理補正データのシフトレジスタ１０への取り込みには所
定の時間を要してしまう。補正データ生成回路６０にＲ
ＡＭを設けて、ＲＯＭ６５内の情報をＲＡＭに読み込ん
でおいてからＡＮＤ処理した後の補正データを取り込む
ようにするとＲＯＭ６５から直接読み込む場合よりも速
くなるが、ＡＮＤ処理補正データの読込みの時間を要す
る点では変わりはない。
【０００９】すると、所定の印字データを印字するため
の全体の印字時間が長くなり、処理速度が遅いという問
題があった。
の全体の印字時間が長くなり、処理速度が遅いという問
題があった。
【００１０】また、１ライン分の印字データをシフトレ
ジスタに取り込んだ後に、１ライン分のＡＮＤ処理補正
データを取り込むので、印字データに基づく印字のタイ
ミングとＡＮＤ処理補正データの印字のタイミングを工
夫しないと、印字データに基づくあるドットの印字と、
ＡＮＤ処理補正データに基づく該ドットの印字とが離れ
てしまい印字が乱れてしまうという問題もあった。
ジスタに取り込んだ後に、１ライン分のＡＮＤ処理補正
データを取り込むので、印字データに基づく印字のタイ
ミングとＡＮＤ処理補正データの印字のタイミングを工
夫しないと、印字データに基づくあるドットの印字と、
ＡＮＤ処理補正データに基づく該ドットの印字とが離れ
てしまい印字が乱れてしまうという問題もあった。
【００１１】そこで、本発明は、プリントヘッドに設け
られたチップにおける複数の素子を印字データと補正デ
ータに基づき駆動するプリントヘッド駆動回路であっ
て、印字速度を速くすることができ、かつ、印字が乱れ
ることがない駆動ＩＣ及びプリントヘッドを提供するこ
とを目的とするものである。
られたチップにおける複数の素子を印字データと補正デ
ータに基づき駆動するプリントヘッド駆動回路であっ
て、印字速度を速くすることができ、かつ、印字が乱れ
ることがない駆動ＩＣ及びプリントヘッドを提供するこ
とを目的とするものである。
【００１２】
【課題を解決するための手段】本発明は上記問題点を解
決するために創作されたものであって、第１には、プリ
ントヘッドに設けられたチップにおける複数の素子を駆
動するプリントヘッド駆動回路であって、印字データを
保持する印字データ保持手段と、印字動作における初期
状態において、ＬＥＤ素子の発光量バラツキを補正する
ための補正データを予め保持する補正データ保持手段
と、上記印字データ保持手段の出力と補正データ保持手
段の出力とのＡＮＤ出力を行う論理演算手段と、上記印
字データ保持手段の出力と上記論理演算手段の出力とを
切り換える切換え手段と、を有することを特徴とするも
のである。
決するために創作されたものであって、第１には、プリ
ントヘッドに設けられたチップにおける複数の素子を駆
動するプリントヘッド駆動回路であって、印字データを
保持する印字データ保持手段と、印字動作における初期
状態において、ＬＥＤ素子の発光量バラツキを補正する
ための補正データを予め保持する補正データ保持手段
と、上記印字データ保持手段の出力と補正データ保持手
段の出力とのＡＮＤ出力を行う論理演算手段と、上記印
字データ保持手段の出力と上記論理演算手段の出力とを
切り換える切換え手段と、を有することを特徴とするも
のである。
【００１３】また、第２には、上記第１の構成におい
て、切換え手段が、所定周期でＨｉｇｈ状態とＬｏｗ状
態とを繰り返す制御信号を出力する制御信号生成手段
と、印字データ保持手段のビット数に応じた複数のスイ
ッチング素子を有する第１スイッチ部と、補正データ保
持手段のビット数に応じた複数のスイッチング素子を有
する第２スイッチ部とを有し、制御信号のＨｉｇｈ状態
及びＬｏｗ状態に応じて、第１スイッチ部のスイッチン
グ素子と第２スイッチ部のスイッチング素子のいずれか
がオン作動することを特徴とするものである。
て、切換え手段が、所定周期でＨｉｇｈ状態とＬｏｗ状
態とを繰り返す制御信号を出力する制御信号生成手段
と、印字データ保持手段のビット数に応じた複数のスイ
ッチング素子を有する第１スイッチ部と、補正データ保
持手段のビット数に応じた複数のスイッチング素子を有
する第２スイッチ部とを有し、制御信号のＨｉｇｈ状態
及びＬｏｗ状態に応じて、第１スイッチ部のスイッチン
グ素子と第２スイッチ部のスイッチング素子のいずれか
がオン作動することを特徴とするものである。
【００１４】また、第３には、プリントヘッドに設けら
れたチップにおける複数の素子を駆動するプリントヘッ
ド駆動回路であって、印字データを保持する印字データ
保持手段と、印字動作における初期状態において、ＬＥ
Ｄ素子の発光量バラツキを補正するための補正データを
予め保持する複数の補正データ保持手段であって、異な
る補正印字時間に応じて設けられた複数の補正データ保
持手段と、上記複数の補正データ保持手段に対応する複
数の論理演算手段であって、印字データ保持手段の出力
と補正データ保持手段の出力とのＡＮＤ出力を行う複数
の論理演算手段と、異なる周期のパルス信号からなる補
正データ用制御信号に基づき上記複数の補正データ保持
手段を切換え制御する補正データ切換え手段と、上記印
字データ保持手段の出力と上記補正データ切換え手段の
出力とを切り換える切換え手段と、を有することを特徴
とするものである。
れたチップにおける複数の素子を駆動するプリントヘッ
ド駆動回路であって、印字データを保持する印字データ
保持手段と、印字動作における初期状態において、ＬＥ
Ｄ素子の発光量バラツキを補正するための補正データを
予め保持する複数の補正データ保持手段であって、異な
る補正印字時間に応じて設けられた複数の補正データ保
持手段と、上記複数の補正データ保持手段に対応する複
数の論理演算手段であって、印字データ保持手段の出力
と補正データ保持手段の出力とのＡＮＤ出力を行う複数
の論理演算手段と、異なる周期のパルス信号からなる補
正データ用制御信号に基づき上記複数の補正データ保持
手段を切換え制御する補正データ切換え手段と、上記印
字データ保持手段の出力と上記補正データ切換え手段の
出力とを切り換える切換え手段と、を有することを特徴
とするものである。
【００１５】さらに、第４には、印字データとＬＥＤ素
子の発光量バラツキを補正する補正データに基づいて印
字を行うプリントヘッドであって、上記第１から第３の
いずれかのプリントヘッド駆動回路を有することを特徴
とするものである。
子の発光量バラツキを補正する補正データに基づいて印
字を行うプリントヘッドであって、上記第１から第３の
いずれかのプリントヘッド駆動回路を有することを特徴
とするものである。
【００１６】
【作用】本発明における第１の構成のプリントヘッド駆
動回路及びこれを使用した第４の構成のプリントヘッド
においては、補正データ保持手段が、印字動作の初期状
態において、各ＬＥＤの光量のばらつきを補正するため
の補正データを保持する。そして、印字データを印字デ
ータ保持手段に保持し、この保持されたデータに基づき
印字を行う。その際、切換え手段は、印字データ保持手
段の出力を選択する。その後、切換え手段が論理演算手
段の出力を選択し、論理演算手段が、印字データ保持手
段の出力と補正データ保持手段の出力とのＡＮＤ出力を
行うので、このＡＮＤ出力によって補正データに基づく
印字を行う。
動回路及びこれを使用した第４の構成のプリントヘッド
においては、補正データ保持手段が、印字動作の初期状
態において、各ＬＥＤの光量のばらつきを補正するため
の補正データを保持する。そして、印字データを印字デ
ータ保持手段に保持し、この保持されたデータに基づき
印字を行う。その際、切換え手段は、印字データ保持手
段の出力を選択する。その後、切換え手段が論理演算手
段の出力を選択し、論理演算手段が、印字データ保持手
段の出力と補正データ保持手段の出力とのＡＮＤ出力を
行うので、このＡＮＤ出力によって補正データに基づく
印字を行う。
【００１７】本発明のプリントヘッド駆動回路によれ
ば、補正データを予め補正データ保持手段に保持して、
論理演算手段により印字データ保持手段の出力と補正デ
ータ保持手段の出力とのＡＮＤ出力を行ってＬＥＤ素子
の発光量バラツキを補正し、１ライン分の印字データを
読み出すごとに補正データを読み出す必要がないので、
印字速度を高めることができる。
ば、補正データを予め補正データ保持手段に保持して、
論理演算手段により印字データ保持手段の出力と補正デ
ータ保持手段の出力とのＡＮＤ出力を行ってＬＥＤ素子
の発光量バラツキを補正し、１ライン分の印字データを
読み出すごとに補正データを読み出す必要がないので、
印字速度を高めることができる。
【００１８】また、上記第２の構成のプリントヘッド駆
動回路及びこれを使用した第４の構成のプリントヘッド
においては、制御信号生成手段が所定周期でＨｉｇｈ状
態とＬｏｗ状態とを繰り返す制御信号を出力し、この制
御信号がＨｉｇｈ状態の場合には第１スイッチ部と第２
スイッチ部のうちの一方のスイッチング素子がオン作動
し、逆に制御信号がＬｏｗ状態の場合には他方のスイッ
チング素子がオン作動して、印字データに基づく出力と
補正データに基づく出力とを切り換える。
動回路及びこれを使用した第４の構成のプリントヘッド
においては、制御信号生成手段が所定周期でＨｉｇｈ状
態とＬｏｗ状態とを繰り返す制御信号を出力し、この制
御信号がＨｉｇｈ状態の場合には第１スイッチ部と第２
スイッチ部のうちの一方のスイッチング素子がオン作動
し、逆に制御信号がＬｏｗ状態の場合には他方のスイッ
チング素子がオン作動して、印字データに基づく出力と
補正データに基づく出力とを切り換える。
【００１９】すると、印字データに基づく印字が行われ
た直後に補正データに基づく印字が行われるので、印字
データに基づく印字と補正データに基づく印字とが離れ
ることがなく、印字が乱れることがない。
た直後に補正データに基づく印字が行われるので、印字
データに基づく印字と補正データに基づく印字とが離れ
ることがなく、印字が乱れることがない。
【００２０】また、上記第３の構成のプリントヘッド駆
動回路及びこれを使用した第４の構成のプリントヘッド
においては、異なる補正印字時間に応じて設けられた複
数の補正データ保持手段に各ＬＥＤ等の駆動素子に応じ
た補正データが保持される。そして、異なる周期のパル
ス信号からなる補正データ用制御信号に基づき上記複数
の補正データ保持手段を順次切り換えて、補正データに
基づく印字を行う。ここで、異なる周期のパルス信号か
らなる補正データ用制御信号により補正データの基づく
印字を行うので印字時間をきめ細かく制御することがで
きる。
動回路及びこれを使用した第４の構成のプリントヘッド
においては、異なる補正印字時間に応じて設けられた複
数の補正データ保持手段に各ＬＥＤ等の駆動素子に応じ
た補正データが保持される。そして、異なる周期のパル
ス信号からなる補正データ用制御信号に基づき上記複数
の補正データ保持手段を順次切り換えて、補正データに
基づく印字を行う。ここで、異なる周期のパルス信号か
らなる補正データ用制御信号により補正データの基づく
印字を行うので印字時間をきめ細かく制御することがで
きる。
【００２１】
【実施例】本発明の実施例を図面を利用して説明する。
【００２２】第１実施例におけるＬＥＤヘッド駆動ＩＣ
における駆動回路１は、図１に示すように、６４ビット
のシフトレジスタ１０と、６４ビットの第１ラッチ回路
２０と、第１ＡＮＤ回路部３０と、第３スイッチ部５０
とを有する。さらに、駆動回路１は、第２ラッチ回路２
５と、第１スイッチ部７０と、第２スイッチ部７５と、
第２ＡＮＤ回路部８０とを有している。
における駆動回路１は、図１に示すように、６４ビット
のシフトレジスタ１０と、６４ビットの第１ラッチ回路
２０と、第１ＡＮＤ回路部３０と、第３スイッチ部５０
とを有する。さらに、駆動回路１は、第２ラッチ回路２
５と、第１スイッチ部７０と、第２スイッチ部７５と、
第２ＡＮＤ回路部８０とを有している。
【００２３】ここで、駆動回路１の構成を詳しく説明す
ると、シフトレジスタ１０は、時系列に入力される印字
データ（ＤＩＮ）を６４ビットデータに配列する。ま
た、第１ラッチ回路２０は上記シフトレジスタ１０に接
続され、第１ラッチ信号（反転ＬＡ１）に従いシフトレ
ジスタ１０に格納されているデータをラッチする。さら
に、第２ラッチ回路２５もシフトレジスタ１０に上記第
１ラッチ回路２０に並列に接続されている。
ると、シフトレジスタ１０は、時系列に入力される印字
データ（ＤＩＮ）を６４ビットデータに配列する。ま
た、第１ラッチ回路２０は上記シフトレジスタ１０に接
続され、第１ラッチ信号（反転ＬＡ１）に従いシフトレ
ジスタ１０に格納されているデータをラッチする。さら
に、第２ラッチ回路２５もシフトレジスタ１０に上記第
１ラッチ回路２０に並列に接続されている。
【００２４】また、上記第１ラッチ回路２０には第１ス
イッチ部７０が接続されている。この第１スイッチ部７
０は第１ラッチ回路２０の各ドットに対応してスイッチ
７０−１〜７０−６４を有している。このスイッチ７０
−１〜７０−６４はコントロール信号（ＣＴＬ）入力端
に接続され、コントロール信号（ＣＴＬ）がＨｉｇｈ状
態の時にオン状態となる。
イッチ部７０が接続されている。この第１スイッチ部７
０は第１ラッチ回路２０の各ドットに対応してスイッチ
７０−１〜７０−６４を有している。このスイッチ７０
−１〜７０−６４はコントロール信号（ＣＴＬ）入力端
に接続され、コントロール信号（ＣＴＬ）がＨｉｇｈ状
態の時にオン状態となる。
【００２５】また、上記第２ラッチ回路２５には第２Ａ
ＮＤ回路部８０が接続され、この第２ＡＮＤ回路部８０
にはＡＮＤ回路８０−１〜８０−６４が設けられてい
る。ＡＮＤ回路８０−１〜８０−６４の各ＡＮＤ回路に
おける一方の入力端は上記第２ラッチ回路２５の対応す
る所定ビットに接続され、他方の入力端は第１ラッチ回
路２０における対応する所定ビットに接続されている。
ＮＤ回路部８０が接続され、この第２ＡＮＤ回路部８０
にはＡＮＤ回路８０−１〜８０−６４が設けられてい
る。ＡＮＤ回路８０−１〜８０−６４の各ＡＮＤ回路に
おける一方の入力端は上記第２ラッチ回路２５の対応す
る所定ビットに接続され、他方の入力端は第１ラッチ回
路２０における対応する所定ビットに接続されている。
【００２６】さらに、第２ＡＮＤ回路部８０には第２ス
イッチ部７５が接続され、この第２スイッチ部７５はス
イッチ７５−１〜７５−６４が設けられ、スイッチ７５
−１〜７５−６４における各スイッチは第２ＡＮＤ回路
部８０における対応するＡＮＤ回路に接続されている。
このスイッチ７５−１〜７５−６４も、上記スイッチ７
０−１〜７０−６４と同様にコントロール信号（ＣＴ
Ｌ）入力端に接続され、スイッチ７０−１〜７０−６４
とは逆にコントロール信号（ＣＴＬ）がＬｏｗ状態の時
にオン状態となる。
イッチ部７５が接続され、この第２スイッチ部７５はス
イッチ７５−１〜７５−６４が設けられ、スイッチ７５
−１〜７５−６４における各スイッチは第２ＡＮＤ回路
部８０における対応するＡＮＤ回路に接続されている。
このスイッチ７５−１〜７５−６４も、上記スイッチ７
０−１〜７０−６４と同様にコントロール信号（ＣＴ
Ｌ）入力端に接続され、スイッチ７０−１〜７０−６４
とは逆にコントロール信号（ＣＴＬ）がＬｏｗ状態の時
にオン状態となる。
【００２７】ここで、コントロール信号（ＣＴＬ）を生
成するコントロール信号生成回路１１０は、図３に示す
ようにフリップフロップ回路で構成され、ストローブ信
号（ＳＴＲ）と第２ラッチ信号（反転ＬＡ２）が入力さ
れることによりコントロール信号（ＣＴＬ）が出力され
るように構成されている。
成するコントロール信号生成回路１１０は、図３に示す
ようにフリップフロップ回路で構成され、ストローブ信
号（ＳＴＲ）と第２ラッチ信号（反転ＬＡ２）が入力さ
れることによりコントロール信号（ＣＴＬ）が出力され
るように構成されている。
【００２８】すなわち、ストローブ信号（ＳＴＲ）入力
端子は反転Ｔ端子に接続され、第２ラッチ信号（反転Ｌ
Ａ２）入力端子はＲD 端子に接続され、Ｑ端子はＫ端子
に接続され、反転Ｑ端子はコントロール信号（ＣＴＬ）
出力端子に接続されるとともに、Ｊ端子に接続されてい
る。つまり、図３のコントロール信号生成回路１１０に
おける反転Ｑの出力がコントロール信号（ＣＴＬ）とな
る。ここで、コントロール信号生成回路１１０における
反転Ｔ，ＲD ，Ｑ，反転Ｑ，Ｊ，Ｋの各入出力端子のタ
イミングチャートは図４に示すようになる。
端子は反転Ｔ端子に接続され、第２ラッチ信号（反転Ｌ
Ａ２）入力端子はＲD 端子に接続され、Ｑ端子はＫ端子
に接続され、反転Ｑ端子はコントロール信号（ＣＴＬ）
出力端子に接続されるとともに、Ｊ端子に接続されてい
る。つまり、図３のコントロール信号生成回路１１０に
おける反転Ｑの出力がコントロール信号（ＣＴＬ）とな
る。ここで、コントロール信号生成回路１１０における
反転Ｔ，ＲD ，Ｑ，反転Ｑ，Ｊ，Ｋの各入出力端子のタ
イミングチャートは図４に示すようになる。
【００２９】次に、第１スイッチ部７０には第１ＡＮＤ
回路部３０が接続され、この第１ＡＮＤ回路部３０には
ＡＮＤ回路３０−１〜３０−６４が設けられている。Ａ
ＮＤ回路３０−１〜３０−６４における各ＡＮＤ回路の
一方の入力端は、第１スイッチ部７０におけるスイッチ
７０−１〜７０−６４の対応する各スイッチに接続され
るとともに、第２スイッチ部７５におけるスイッチ７５
−１〜７５−６４の対応する各スイッチに接続されてい
る。
回路部３０が接続され、この第１ＡＮＤ回路部３０には
ＡＮＤ回路３０−１〜３０−６４が設けられている。Ａ
ＮＤ回路３０−１〜３０−６４における各ＡＮＤ回路の
一方の入力端は、第１スイッチ部７０におけるスイッチ
７０−１〜７０−６４の対応する各スイッチに接続され
るとともに、第２スイッチ部７５におけるスイッチ７５
−１〜７５−６４の対応する各スイッチに接続されてい
る。
【００３０】次に、上記第１ＡＮＤ回路部３０には第３
スイッチ部５０が接続され、この第３スイッチ部５０に
はＦＥＴ５０−１〜５０−６４が設けられている。そし
て、ＦＥＴ５０−１〜５０−６４における各ＦＥＴはＡ
ＮＤ回路３０−１〜３０−６４の各ＡＮＤ回路に接続さ
れるとともに、出力端ＤO(1)〜ＤO(64) に接続されてい
る。
スイッチ部５０が接続され、この第３スイッチ部５０に
はＦＥＴ５０−１〜５０−６４が設けられている。そし
て、ＦＥＴ５０−１〜５０−６４における各ＦＥＴはＡ
ＮＤ回路３０−１〜３０−６４の各ＡＮＤ回路に接続さ
れるとともに、出力端ＤO(1)〜ＤO(64) に接続されてい
る。
【００３１】また、駆動回路１を含む装置全体の構成は
図２に示すように構成され、ＬＥＤプリントヘッド１０
０にデータ処理回路９０が接続され、このデータ処理回
路９０にＲＯＭ６５が接続されている。ＲＯＭ６５に
は、各ＬＥＤ素子の発光量に基づいて定められた補正デ
ータが格納されている。また、データ処理回路９０には
印字データも入力され、データ処理回路９０は、ＲＯＭ
６５からの出力と印字データのいずれをＬＥＤプリント
ヘッド１００に入力するかを切り換える機能を有する。
図２において駆動回路１はＬＥＤプリントヘッド１００
に含まれ、データ処理回路９０からの出力ラインは図１
におけるシフトレジスタ１０へのデータイン（ＤＩＮ）
の入力ラインと同じである。
図２に示すように構成され、ＬＥＤプリントヘッド１０
０にデータ処理回路９０が接続され、このデータ処理回
路９０にＲＯＭ６５が接続されている。ＲＯＭ６５に
は、各ＬＥＤ素子の発光量に基づいて定められた補正デ
ータが格納されている。また、データ処理回路９０には
印字データも入力され、データ処理回路９０は、ＲＯＭ
６５からの出力と印字データのいずれをＬＥＤプリント
ヘッド１００に入力するかを切り換える機能を有する。
図２において駆動回路１はＬＥＤプリントヘッド１００
に含まれ、データ処理回路９０からの出力ラインは図１
におけるシフトレジスタ１０へのデータイン（ＤＩＮ）
の入力ラインと同じである。
【００３２】上記構成に基づく駆動回路１の使用状態に
ついて説明する。まず、ＬＥＤプリンタの電源を入れた
場合に、実際に印字を始めるまでの期間（これを「ウォ
ームアップ時間」とする）があるが、この時間を利用し
てＲＯＭ６５に格納された補正データを第２ラッチ回路
２５にラッチさせる。
ついて説明する。まず、ＬＥＤプリンタの電源を入れた
場合に、実際に印字を始めるまでの期間（これを「ウォ
ームアップ時間」とする）があるが、この時間を利用し
てＲＯＭ６５に格納された補正データを第２ラッチ回路
２５にラッチさせる。
【００３３】すなわち、図４に示すように、第２ラッチ
信号（反転ＬＡ２）をオン状態にしてＲＯＭ６５内の補
正データを駆動回路１内に取り込む。その際、データ処
理回路９０はＲＯＭ６５側を選択しており、第２ラッチ
信号（反転ＬＡ２）がＨｉｇｈ状態の間にシフトレジス
タ１０内に取り込んだ上で第２ラッチ回路２５に格納
し、第２ラッチ信号（反転ＬＡ２）がＬｏｗ状態になっ
ている間ラッチされた補正データを保持する。なお、Ｒ
ＯＭ６５からの読込みに際して使用されるクロック信号
は、読出し速度との関係で印字データ取込み時のクロッ
ク信号よりも長い周期のものが使用される。
信号（反転ＬＡ２）をオン状態にしてＲＯＭ６５内の補
正データを駆動回路１内に取り込む。その際、データ処
理回路９０はＲＯＭ６５側を選択しており、第２ラッチ
信号（反転ＬＡ２）がＨｉｇｈ状態の間にシフトレジス
タ１０内に取り込んだ上で第２ラッチ回路２５に格納
し、第２ラッチ信号（反転ＬＡ２）がＬｏｗ状態になっ
ている間ラッチされた補正データを保持する。なお、Ｒ
ＯＭ６５からの読込みに際して使用されるクロック信号
は、読出し速度との関係で印字データ取込み時のクロッ
ク信号よりも長い周期のものが使用される。
【００３４】ここで、図４におけるシリアルデータイン
信号（ＳＤＩ）はＲＯＭ６５に対する入力信号を示し、
ＲＯＭ６５における動作モードを指令するものである。
そして、シリアルクロック信号（ＳＣＫ）に同期してシ
リアルデータアウト信号（ＳＤＯ）より補正データが出
力される。
信号（ＳＤＩ）はＲＯＭ６５に対する入力信号を示し、
ＲＯＭ６５における動作モードを指令するものである。
そして、シリアルクロック信号（ＳＣＫ）に同期してシ
リアルデータアウト信号（ＳＤＯ）より補正データが出
力される。
【００３５】その後、印字データ（ＤＩＮ）がシフトレ
ジスタ１０に入力され、第１ラッチ信号（反転ＬＡ１）
により第１ラッチ回路２０にシフトレジスタ１０に格納
された印字データを取り込んでラッチする。この印字デ
ータは１ライン分のデータであり、例えば、１ラインを
駆動ＩＣ４０チップで駆動するとすれば、この４０チッ
プ分の印字データである。第１ラッチ回路２０へのラッ
チが完了すると、ストローブ（ＳＴＲ）が入力される。
ジスタ１０に入力され、第１ラッチ信号（反転ＬＡ１）
により第１ラッチ回路２０にシフトレジスタ１０に格納
された印字データを取り込んでラッチする。この印字デ
ータは１ライン分のデータであり、例えば、１ラインを
駆動ＩＣ４０チップで駆動するとすれば、この４０チッ
プ分の印字データである。第１ラッチ回路２０へのラッ
チが完了すると、ストローブ（ＳＴＲ）が入力される。
【００３６】ここで、ストローブ信号（ＳＴＲ）は図４
に示すように、期間の長いパルスと短いパルスとでパル
ス群を形成し、このパルス群が繰り返される構成であ
る。上記期間の長いパルスが印字データ用パルスであ
り、期間の短いパルスが補正データ用パルスである。図
４によれば、１ラインの印字データに対して８つのスト
ローブ信号（ＳＴＲ）を使用しているが、これは１ライ
ンの印字を８つに分割して印字を行うためである。つま
り、例えば、４０チップ構成の場合に、１つのストロー
ブ信号（ＳＴＲ）で５チップ分の印字を行うことにな
る。
に示すように、期間の長いパルスと短いパルスとでパル
ス群を形成し、このパルス群が繰り返される構成であ
る。上記期間の長いパルスが印字データ用パルスであ
り、期間の短いパルスが補正データ用パルスである。図
４によれば、１ラインの印字データに対して８つのスト
ローブ信号（ＳＴＲ）を使用しているが、これは１ライ
ンの印字を８つに分割して印字を行うためである。つま
り、例えば、４０チップ構成の場合に、１つのストロー
ブ信号（ＳＴＲ）で５チップ分の印字を行うことにな
る。
【００３７】図４において、ストローブ信号（ＳＴＲ）
１が立ち上がったタイミングでは、コントロール信号
（ＣＴＬ）はＨｉｇｈであるので、スイッチ７０−１〜
７０−６４はオン状態であるので、印字データに従った
出力信号がＡＮＤ回路３０−１〜３０−６４から第３ス
イッチ部５０に送られ、第３スイッチ部５０における対
応するスイッチがオン作動され、出力端ＤO(1)〜ＤO(6
4) から駆動信号が出力され、対応するＬＥＤが駆動さ
れる。つまり、印字データに従ったＬＥＤの駆動が行わ
れる。
１が立ち上がったタイミングでは、コントロール信号
（ＣＴＬ）はＨｉｇｈであるので、スイッチ７０−１〜
７０−６４はオン状態であるので、印字データに従った
出力信号がＡＮＤ回路３０−１〜３０−６４から第３ス
イッチ部５０に送られ、第３スイッチ部５０における対
応するスイッチがオン作動され、出力端ＤO(1)〜ＤO(6
4) から駆動信号が出力され、対応するＬＥＤが駆動さ
れる。つまり、印字データに従ったＬＥＤの駆動が行わ
れる。
【００３８】次に、ストローブ信号（ＳＴＲ）１におけ
る印字データ用パルスがＬｏｗとなったタイミングで、
コントロール信号（ＣＴＬ）もＬｏｗ状態となり、これ
によりスイッチ７０−１〜７０−６４がオフになり、ス
イッチ７５−１〜７０−６４がオンとなる。ＡＮＤ回路
８０−１〜８０−６４からは第１ラッチ回路２０内に格
納されたデータと第２ラッチ回路２５内に格納された補
正データとのＡＮＤが出力されているので、スイッチ７
５−１〜７５−６４がオンになることにより、このＡＮ
Ｄ出力がＡＮＤ回路３０−１〜３０−６４に送られる。
そして、ストローブ信号（ＳＴＲ）における補正データ
用パルスがＨｉｇｈになったタイミングで、ＡＮＤ回路
３０−１〜３０−６４から補正データと印字データのＡ
ＮＤ出力に従った出力信号が第３スイッチ部５０に送ら
れ、対応する各ＬＥＤが駆動される。
る印字データ用パルスがＬｏｗとなったタイミングで、
コントロール信号（ＣＴＬ）もＬｏｗ状態となり、これ
によりスイッチ７０−１〜７０−６４がオフになり、ス
イッチ７５−１〜７０−６４がオンとなる。ＡＮＤ回路
８０−１〜８０−６４からは第１ラッチ回路２０内に格
納されたデータと第２ラッチ回路２５内に格納された補
正データとのＡＮＤが出力されているので、スイッチ７
５−１〜７５−６４がオンになることにより、このＡＮ
Ｄ出力がＡＮＤ回路３０−１〜３０−６４に送られる。
そして、ストローブ信号（ＳＴＲ）における補正データ
用パルスがＨｉｇｈになったタイミングで、ＡＮＤ回路
３０−１〜３０−６４から補正データと印字データのＡ
ＮＤ出力に従った出力信号が第３スイッチ部５０に送ら
れ、対応する各ＬＥＤが駆動される。
【００３９】次に、コントロール信号（ＣＴＬ）がＨｉ
ｇｈになると（このタイミングでは、補正データ用パル
スがＬｏｗになる）、今度は別の駆動ＩＣにおいて、ス
イッチ７０−１〜７０−６４がオン作動し、第１ラッチ
回路から印字データをＡＮＤ回路３０−１〜３０−６４
に送り、その後ストローブ信号（ＳＴＲ）における印字
データ用パルスがＨｉｇｈになった時にＡＮＤ回路３０
−１〜３０−６４から出力信号が第３スイッチ５０に送
られ、ＬＥＤを駆動する。その後、補正データ用パルス
がオンになると、ＡＮＤ回路８０−１〜８０−６４にお
ける補正データと印字データのＡＮＤ出力に従った駆動
が行われる。
ｇｈになると（このタイミングでは、補正データ用パル
スがＬｏｗになる）、今度は別の駆動ＩＣにおいて、ス
イッチ７０−１〜７０−６４がオン作動し、第１ラッチ
回路から印字データをＡＮＤ回路３０−１〜３０−６４
に送り、その後ストローブ信号（ＳＴＲ）における印字
データ用パルスがＨｉｇｈになった時にＡＮＤ回路３０
−１〜３０−６４から出力信号が第３スイッチ５０に送
られ、ＬＥＤを駆動する。その後、補正データ用パルス
がオンになると、ＡＮＤ回路８０−１〜８０−６４にお
ける補正データと印字データのＡＮＤ出力に従った駆動
が行われる。
【００４０】上記のような印字データに基づく駆動と、
印字データと補正データのＡＮＤ出力に基づく駆動とを
繰り返して１ラインの印字を行う。
印字データと補正データのＡＮＤ出力に基づく駆動とを
繰り返して１ラインの印字を行う。
【００４１】上記実施例においては、補正データをウォ
ームアップ時間中に予め取り込んでおき、繰り返しＨｉ
ｇｈ−Ｌｏｗ動作するコントロール信号（ＣＴＬ）によ
りスイッチ７０−１〜７０−６４をオン作動させた直後
にスイッチ７５−１〜７５−６４をオン作動させてＬＥ
Ｄの光量補正をするので、１ラインの印字データを取り
込んだ際に一々補正データをＲＯＭから取り込む必要が
なく、補正データ取込みのための時間が必要ないので、
印字速度を高めることができる。また、本実施例では、
印字データに基づく印字をした直後に補正データに基づ
く印字を行うので、補正データに基づく印字が離れてし
まうことなく、印字が乱れることがない。なお、上記説
明では、６４ビットの場合について説明したがこれには
限られず任意ビットの構成が可能である。
ームアップ時間中に予め取り込んでおき、繰り返しＨｉ
ｇｈ−Ｌｏｗ動作するコントロール信号（ＣＴＬ）によ
りスイッチ７０−１〜７０−６４をオン作動させた直後
にスイッチ７５−１〜７５−６４をオン作動させてＬＥ
Ｄの光量補正をするので、１ラインの印字データを取り
込んだ際に一々補正データをＲＯＭから取り込む必要が
なく、補正データ取込みのための時間が必要ないので、
印字速度を高めることができる。また、本実施例では、
印字データに基づく印字をした直後に補正データに基づ
く印字を行うので、補正データに基づく印字が離れてし
まうことなく、印字が乱れることがない。なお、上記説
明では、６４ビットの場合について説明したがこれには
限られず任意ビットの構成が可能である。
【００４２】次に、第２実施例について説明する。第２
実施例に基づくＬＥＤヘッド駆動ＩＣにおける駆動回路
１´は、上記第１実施例とほぼ同様の構成であるが、補
正データを保持するラッチ回路が複数設けられている点
が異なる。すなわち、図５に示すように、シフトレジス
タ１０に印字データを保持する第１ラッチ回路２０と、
補正データを保持する第２ラッチ回路２５−２〜第ｋラ
ッチ回路２５−ｋが接続され、上記第２ラッチ回路２５
−２〜第ｋラッチ回路２５−ｋのそれぞれに複数のＡＮ
Ｄ回路からなるＡＮＤ回路部１８０−２〜１８０−ｋが
接続されている。ここで、補正データを保持するラッチ
回路が複数設けられているのは、補正データのための駆
動時間を細かく制御するためである。
実施例に基づくＬＥＤヘッド駆動ＩＣにおける駆動回路
１´は、上記第１実施例とほぼ同様の構成であるが、補
正データを保持するラッチ回路が複数設けられている点
が異なる。すなわち、図５に示すように、シフトレジス
タ１０に印字データを保持する第１ラッチ回路２０と、
補正データを保持する第２ラッチ回路２５−２〜第ｋラ
ッチ回路２５−ｋが接続され、上記第２ラッチ回路２５
−２〜第ｋラッチ回路２５−ｋのそれぞれに複数のＡＮ
Ｄ回路からなるＡＮＤ回路部１８０−２〜１８０−ｋが
接続されている。ここで、補正データを保持するラッチ
回路が複数設けられているのは、補正データのための駆
動時間を細かく制御するためである。
【００４３】これらのＡＮＤ回路部１８０−２〜１８０
−ｋには補正データ切換え回路１２０が接続され、さら
に、第１ラッチ回路２０と上記補正データ切換え回路１
２０には印字データ／補正データ切換え回路１２４が接
続されている。この印字データ／補正データ切換え回路
１２４には複数のＡＮＤ回路からなるＡＮＤ回路部１３
０が接続され、該ＡＮＤ回路部１３０には複数のＦＥＴ
が接続されている。また、上記補正データ切換え回路１
２０には、補正データ切換え用デコーダ１２２が接続さ
れ、この補正データ切換え用デコーダ１２２にはストロ
ーブ信号（ＳＴＲ）が入力される。
−ｋには補正データ切換え回路１２０が接続され、さら
に、第１ラッチ回路２０と上記補正データ切換え回路１
２０には印字データ／補正データ切換え回路１２４が接
続されている。この印字データ／補正データ切換え回路
１２４には複数のＡＮＤ回路からなるＡＮＤ回路部１３
０が接続され、該ＡＮＤ回路部１３０には複数のＦＥＴ
が接続されている。また、上記補正データ切換え回路１
２０には、補正データ切換え用デコーダ１２２が接続さ
れ、この補正データ切換え用デコーダ１２２にはストロ
ーブ信号（ＳＴＲ）が入力される。
【００４４】上記構成に基づく駆動回路１´の動作につ
いて説明すると、上記第１実施例と同様に予め補正デー
タが第２ラッチ回路２５−２〜第ｋラッチ回路２５−ｋ
に入力される。
いて説明すると、上記第１実施例と同様に予め補正デー
タが第２ラッチ回路２５−２〜第ｋラッチ回路２５−ｋ
に入力される。
【００４５】その後、シフトレジスタ１０に入力された
印字データが第１ラッチ回路２０に保持され、この保持
された印字データに基づく出力信号が印字データ／補正
データ切換え回路１２４に入力される。印字データ／補
正データ切換え回路１２４は、第１ラッチ回路２０側を
選択しており、ストローブ信号（ＳＴＲ）の印字データ
用パルスのタイミングで対応するＬＥＤが駆動される。
ここで、ストローブ信号（ＳＴＲ）の構成は、図５に示
すように、補正データ用パルスが徐々に短くなる構成で
ある。このストローブ信号（ＳＴＲ）における補正デー
タ用パルスが徐々に短くなる構成とすることにより、補
正データのための印字時間をきめ細かく制御することが
できる。
印字データが第１ラッチ回路２０に保持され、この保持
された印字データに基づく出力信号が印字データ／補正
データ切換え回路１２４に入力される。印字データ／補
正データ切換え回路１２４は、第１ラッチ回路２０側を
選択しており、ストローブ信号（ＳＴＲ）の印字データ
用パルスのタイミングで対応するＬＥＤが駆動される。
ここで、ストローブ信号（ＳＴＲ）の構成は、図５に示
すように、補正データ用パルスが徐々に短くなる構成で
ある。このストローブ信号（ＳＴＲ）における補正デー
タ用パルスが徐々に短くなる構成とすることにより、補
正データのための印字時間をきめ細かく制御することが
できる。
【００４６】次に、入力されるストローブ信号（ＳＴ
Ｒ）に基づき補正データ切換用デコーダ１２２が印字デ
ータ用パルスがオフ状態となるタイミングを補正データ
切換え回路１２０に送る。補正データ切換え回路１２０
は、このタイミングで第２ラッチ回路２５−２を選択
し、ＡＮＤ回路部１８０−２に基づく出力を印字データ
／補正データ切換え回路１２４に送り、印字データ／補
正データ切換え回路１２４は第２ラッチ回路２５−２に
保持された補正データに基づく出力信号をＡＮＤ回路部
１３０に送り、１番目の補正データ用パルスで決められ
た時間だけ対応するＬＥＤを駆動する。次に、最初の補
正データ用パルスがＬｏｗ状態となるタイミングで、補
正データ切換え回路１２０は第３ラッチ回路２５−３を
選択して、同様に第３ラッチ回路２５−３に保持された
補正データに基づくＬＥＤの駆動を行う。その際、第３
ラッチ回路２５−３に基づくＬＥＤの駆動の時間は第２
ラッチ回路に基づくＬＥＤの駆動よりも短い。
Ｒ）に基づき補正データ切換用デコーダ１２２が印字デ
ータ用パルスがオフ状態となるタイミングを補正データ
切換え回路１２０に送る。補正データ切換え回路１２０
は、このタイミングで第２ラッチ回路２５−２を選択
し、ＡＮＤ回路部１８０−２に基づく出力を印字データ
／補正データ切換え回路１２４に送り、印字データ／補
正データ切換え回路１２４は第２ラッチ回路２５−２に
保持された補正データに基づく出力信号をＡＮＤ回路部
１３０に送り、１番目の補正データ用パルスで決められ
た時間だけ対応するＬＥＤを駆動する。次に、最初の補
正データ用パルスがＬｏｗ状態となるタイミングで、補
正データ切換え回路１２０は第３ラッチ回路２５−３を
選択して、同様に第３ラッチ回路２５−３に保持された
補正データに基づくＬＥＤの駆動を行う。その際、第３
ラッチ回路２５−３に基づくＬＥＤの駆動の時間は第２
ラッチ回路に基づくＬＥＤの駆動よりも短い。
【００４７】以上のように補正データ用の複数のラッチ
回路を設けることにより、補正データの印字をきめ細か
く行うことができる。
回路を設けることにより、補正データの印字をきめ細か
く行うことができる。
【００４８】なお、上記説明においては、ＬＥＤプリン
トヘッドの駆動回路について説明したが、これには限ら
れずサーマルヘッドやインクジェットプリントヘッドに
ついても適用可能である。特に、印字時間を細かいスケ
ールで制御する場合等に有用となる。
トヘッドの駆動回路について説明したが、これには限ら
れずサーマルヘッドやインクジェットプリントヘッドに
ついても適用可能である。特に、印字時間を細かいスケ
ールで制御する場合等に有用となる。
【００４９】
【発明の効果】本発明における請求項１の構成のプリン
トヘッド駆動回路及びこれを使用した請求項４のプリン
トヘッドによれば、補正データを予め補正データ保持手
段に保持して、論理演算手段により印字データ保持手段
の出力と補正データ保持手段の出力とのＡＮＤ出力を行
って印字データを補正し、１ライン分の印字データを読
み出すごとに補正データを読み出す必要がないので、印
字速度を高めることができる。
トヘッド駆動回路及びこれを使用した請求項４のプリン
トヘッドによれば、補正データを予め補正データ保持手
段に保持して、論理演算手段により印字データ保持手段
の出力と補正データ保持手段の出力とのＡＮＤ出力を行
って印字データを補正し、１ライン分の印字データを読
み出すごとに補正データを読み出す必要がないので、印
字速度を高めることができる。
【００５０】また、上記第２の構成のプリントヘッド駆
動回路及びこれを使用した請求項４のプリントヘッドに
おいては、印字速度を高めることができるとともに、印
字データに基づく印字が行われた直後に補正データに基
づく印字が行われるので、印字データに基づく印字と補
正データに基づく印字とが離れることがなく、印字が乱
れることがない。
動回路及びこれを使用した請求項４のプリントヘッドに
おいては、印字速度を高めることができるとともに、印
字データに基づく印字が行われた直後に補正データに基
づく印字が行われるので、印字データに基づく印字と補
正データに基づく印字とが離れることがなく、印字が乱
れることがない。
【００５１】また、上記第３の構成のプリントヘッド駆
動回路及びこれを使用した請求項４のプリントヘッドに
おいては、異なる周期のパルス信号からなる補正データ
用制御信号により制御することにより、印字時間をきめ
細かく制御することができる。
動回路及びこれを使用した請求項４のプリントヘッドに
おいては、異なる周期のパルス信号からなる補正データ
用制御信号により制御することにより、印字時間をきめ
細かく制御することができる。
【図面の簡単な説明】
【図１】本発明の実施例におけるＬＥＤヘッド駆動回路
における要部の回路構成を示す回路図である。
における要部の回路構成を示す回路図である。
【図２】本発明の実施例におけるＬＥＤヘッド駆動回路
の構成を示す回路図である。
の構成を示す回路図である。
【図３】本発明の実施例におけるＬＥＤヘッド駆動回路
におけるコントロール信号生成回路の構成を示す回路図
である。
におけるコントロール信号生成回路の構成を示す回路図
である。
【図４】本発明の他の実施例におけるタイミング信号生
成回路の構成を示す説明図である。
成回路の構成を示す説明図である。
【図５】本発明の他の実施例におけるＬＥＤヘッド駆動
回路における要部の回路構成を示す回路図である。
回路における要部の回路構成を示す回路図である。
【図６】従来におけるＬＥＤヘッド駆動回路の回路構成
を示す回路図である。
を示す回路図である。
【図７】従来におけるＬＥＤヘッド駆動回路の動作を説
明するタイミングチャートである。
明するタイミングチャートである。
１ 駆動回路 １０ シフトレジスタ ２０ 第１ラッチ回路 ２５ 第２ラッチ回路 ３０ 第１ＡＮＤ回路部 ５０ 第３スイッチ部 ６０ 補正データ生成回路 ６５ ＲＯＭ ６７ 切換え回路 ７０ 第１スイッチ部 ７５ 第２スイッチ部 ８０ 第２ＡＮＤ回路部 ９０ データ処理回路 １００ ＬＥＤプリントヘッド １１０ コントロール信号生成回路 １２０ 補正データ切換え回路 １２２ 補正データ切換え用デコーダ １２４ 印字データ／補正データ切換え回路 １３０ ＡＮＤ回路部
Claims (4)
- 【請求項１】 プリントヘッドに設けられたチップにお
ける複数の素子を駆動するプリントヘッド駆動回路であ
って、 印字データを保持する印字データ保持手段と、 印字動作における初期状態において、ＬＥＤ素子の発光
量バラツキを補正するための補正データを予め保持する
補正データ保持手段と、 上記印字データ保持手段の出力と補正データ保持手段の
出力とのＡＮＤ出力を行う論理演算手段と、 上記印字データ保持手段の出力と上記論理演算手段の出
力とを切り換える切換え手段と、 を有することを特徴とするプリントヘッド駆動回路。 - 【請求項２】 切換え手段が、所定周期でＨｉｇｈ状態
とＬｏｗ状態とを繰り返す制御信号を出力する制御信号
生成手段と、印字データ保持手段のビット数に応じた複
数のスイッチング素子を有する第１スイッチ部と、補正
データ保持手段のビット数に応じた複数のスイッチング
素子を有する第２スイッチ部とを有し、制御信号のＨｉ
ｇｈ状態及びＬｏｗ状態に応じて、第１スイッチ部のス
イッチング素子と第２スイッチ部のスイッチング素子の
いずれかがオン作動することを特徴とする請求項１に記
載のプリントヘッド駆動回路。 - 【請求項３】 プリントヘッドに設けられたチップにお
ける複数の素子を駆動するプリントヘッド駆動回路であ
って、 印字データを保持する印字データ保持手段と、 印字動作における初期状態において、ＬＥＤ素子の発光
量バラツキを補正するための補正データを予め保持する
複数の補正データ保持手段であって、異なる補正印字時
間に応じて設けられた複数の補正データ保持手段と、 上記複数の補正データ保持手段に対応する複数の論理演
算手段であって、印字データ保持手段の出力と補正デー
タ保持手段の出力とのＡＮＤ出力を行う複数の論理演算
手段と、 異なる周期のパルス信号からなる補正データ用制御信号
に基づき上記複数の補正データ保持手段を切換え制御す
る補正データ切換え手段と、 上記印字データ保持手段の出力と上記補正データ切換え
手段の出力とを切り換える切換え手段と、 を有することを特徴とするプリントヘッド駆動回路。 - 【請求項４】 印字データとＬＥＤ素子の発光量バラツ
キを補正する補正データに基づいて印字を行うプリント
ヘッドであって、 請求項１から３のいずれかのプリントヘッド駆動回路を
有することを特徴とするプリントヘッド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17089394A JPH0834138A (ja) | 1994-07-22 | 1994-07-22 | プリントヘッド駆動回路及びプリントヘッド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17089394A JPH0834138A (ja) | 1994-07-22 | 1994-07-22 | プリントヘッド駆動回路及びプリントヘッド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0834138A true JPH0834138A (ja) | 1996-02-06 |
Family
ID=15913277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17089394A Pending JPH0834138A (ja) | 1994-07-22 | 1994-07-22 | プリントヘッド駆動回路及びプリントヘッド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0834138A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008116450A (ja) * | 1997-05-23 | 2008-05-22 | Becton Dickinson & Co | 自動化微生物学的試験に係る光源装置、光源及び光学系 |
-
1994
- 1994-07-22 JP JP17089394A patent/JPH0834138A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008116450A (ja) * | 1997-05-23 | 2008-05-22 | Becton Dickinson & Co | 自動化微生物学的試験に係る光源装置、光源及び光学系 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0774358A1 (en) | Thermal Printer | |
| EP0138493B1 (en) | Printer | |
| EP1070593B1 (en) | Thermal printer and method of controlling it | |
| JP3802352B2 (ja) | 駆動用ｉｃ及び光プリントヘッド | |
| KR960012760B1 (ko) | 서멀헤드(Thermal Head) 구동회로 | |
| JPH0834138A (ja) | プリントヘッド駆動回路及びプリントヘッド | |
| JPH11138890A (ja) | 印字ヘッドの駆動制御装置 | |
| JP3357811B2 (ja) | 駆動用ｉｃ及び光プリントヘッド | |
| JP2001088345A (ja) | 光プリントヘッド | |
| JPH03193469A (ja) | サーマルヘッドの階調制御回路 | |
| US5233365A (en) | Dot-matrix printer having interchangeable line head and moving head technologies | |
| JP2589858B2 (ja) | サーマルヘッドの発熱体制御方法 | |
| KR100398032B1 (ko) | 소형프린터 | |
| JP2855047B2 (ja) | プリントヘッド | |
| JP3179962B2 (ja) | Ｌｅｄアレイの駆動制御回路 | |
| JP2932606B2 (ja) | 印字装置 | |
| JP2662123B2 (ja) | 記録ヘッド駆動装置 | |
| US6480215B1 (en) | Control device for thermal printer head and printer using the same | |
| JP2760303B2 (ja) | サーマルヘッド駆動装置 | |
| JPS6231893A (ja) | 発光素子及び光量制御素子の駆動回路 | |
| JP3148359B2 (ja) | ドットデータ用駆動回路 | |
| JPH082658B2 (ja) | 二色発色感熱紙の印字方法 | |
| JP2003291429A (ja) | サーマルヘッドドライバ回路 | |
| JPH0834140A (ja) | プリントヘッド駆動回路及びプリントヘッド | |
| JPS62193851A (ja) | 感熱記録装置 |