JPH0834140A

JPH0834140A - プリントヘッド駆動回路及びプリントヘッド

Info

Publication number: JPH0834140A
Application number: JP17089294A
Authority: JP
Inventors: Hideki Sawada; 秀喜澤田; Shigeo Ota; 茂雄太田
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1994-07-22
Filing date: 1994-07-22
Publication date: 1996-02-06

Abstract

(57)【要約】【目的】１チップに対応する複数の駆動素子を時分割
して駆動することができるとともに、瞬時の電流消費量
と印字時間の関係を変化させることができるプリントヘ
ッド駆動回路を提供する。【構成】シフトレジスタ１０に第２ラッチ回路７０を
接続するとともに、ｋビットデコーダ６０を設けて、シ
フトレジスタ１０に入力され第２ラッチ回路７０に保持
される分割数選択用制御信号により分割数を選択できる
ようにする。分割数が少ない場合には、ｋビットデコー
ダ６０の出力端から同時に素子駆動用の制御信号を出力
して瞬時の同時駆動数を多くして印字速度を速める。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プリントヘッド特にＬ
ＥＤヘッドを駆動する駆動回路に関するものであり、さ
らには、駆動回路を用いたプリントヘッドに関するもの
である。

【０００２】

【従来の技術】従来より複数のＬＥＤを有し、各ＬＥＤ
を所定のパターンにて発光させることにより回転ドラム
に潜像を形成し、回転ドラムに形成された潜像部分にト
ナーを付着させ、このトナーを転写、定着させて印刷媒
体に印字を行うためのＬＥＤヘッドが知られている。

【０００３】ここで、従来からＬＥＤヘッドを駆動する
駆動ＩＣにおいては、例えば、ＬＥＤアレイチップとこ
のＬＥＤアレイチップを駆動する駆動ＩＣが１対１であ
るＬＥＤヘッドにおいては、上記駆動ＩＣはｎビット１
チップで構成され、全ＬＥＤアレイチップが同時駆動さ
れるか、あるいは複数チップ単位のブロックに分け、ブ
ロック単位で駆動されていた。また、ＬＥＤアレイチッ
プとこのＬＥＤアレイチップを駆動する駆動ＩＣがｋ対
１であるＬＥＤヘッドにおいては、各チップ単位での駆
動が行われていた。つまり、ある駆動ＩＣに接続される
ｍビットのＬＥＤは同時に駆動される構成であった。

【０００４】ここで、従来からのＬＥＤプリントヘッド
駆動回路Ａ´の構成は、図５に示すように構成され、シ
フトレジスタ１０内に格納された印字データをラッチ回
路２０´により保持し、ストローブ信号のタイミングに
従いＡＮＤ回路部３０によって第１スイッチ部４０のゲ
ート４０−１〜４０−ｍを動作させるとともに第２スイ
ッチ部５０のＦＥＴ５０−１〜５０−ｍを動作させて出
力端子Ｄ0(1)〜Ｄ0(ｍ) を介して電源ＶDDより駆動電流
を供給する。上記出力端子Ｄ0(1)〜Ｄ0(ｍ) には、ＬＥ
Ｄアレイチップにおける複数のＬＥＤがそれぞれ接続さ
れ、上記駆動電流によりＬＥＤが駆動される。

【０００５】

【発明が解決しようとする課題】しかし、上記従来のＬ
ＥＤヘッドの駆動ＩＣにおいては、上記のようにｍビッ
トが同時に駆動される構成であるので、大きな電流量を
必要としてしまう。

【０００６】また、ｎビットのＬＥＤをすべて駆動させ
た場合と、個々のＬＥＤを１ビット毎に駆動した場合と
では各ＬＥＤに流れる電流が異なることにより光量が異
なり、印字濃度に差が生じて印字ムラが生じてしまう。
つまり、図４に示される駆動ＩＣにｎ個のＬＥＤが配列
されている場合に、このｎ個のＬＥＤのすべてを同時に
駆動しようとすると、電源パターンから一斉に各ＬＥＤ
に駆動電流が供給される。各ＬＥＤへの駆動電流の供給
に際して電源パターンにおける電圧効果が生じるが、す
べてのＬＥＤに一斉に駆動電流を供給すると電源パター
ンの抵抗成分の影響を大きく受けることになり、仮にｍ
個のＬＥＤのうちの１つを駆動する場合に比べて、各Ｌ
ＥＤに供給される電流が減少してしまい、ＬＥＤの光量
が減少してしまう。

【０００７】また、複数の駆動ＩＣをブロックごとに駆
動するには、各ブロックに対して駆動信号をそれぞれ与
えなければならず、仮に８ブロックに分割した場合に８
つの制御信号ラインが必要になり、配線の引き回しが面
倒であるとともに、配線のためのスペースが必要になる
という問題がある。

【０００８】その一方で、１チップの駆動ＩＣに対応す
る複数のＬＥＤを時分割して駆動しようとすると、瞬時
の消費電力量が小さくなり大規模な電源が必要なくなる
ものの、分割数を多くすると１ラインの印字に時間が掛
かるという問題があった。

【０００９】しかし、消費電流量と印字速度の兼合いは
相反する要素であるため、ユーザーの事情により異な
り、調整できることが望ましい。

【００１０】そこで、本発明は、１チップに対応する複
数の駆動素子を時分割して駆動することができるととも
に、瞬時の電流消費量と印字時間の関係を変化させるこ
とができるプリントヘッド駆動回路及びプリントヘッド
を提供することを目的とするものである。

【００１１】

【課題を解決するための手段】本発明は上記問題点を解
決するために創作されたものであって、第１には、プリ
ントヘッドに設けられた複数の素子を駆動するプリント
ヘッド駆動回路であって、分割数選択用制御信号に従い
分割数を選択し、その選択された分割数に従い複数の素
子を駆動するための制御信号を出力する分割駆動手段を
有することを特徴とするものである。

【００１２】また、第２には、上記第１の構成におい
て、プリントヘッド駆動回路が、複数のＡＮＤ回路を有
するＡＮＤ回路部であって、ＡＮＤ回路の一方の入力端
に印字データが入力されるＡＮＤ回路部を有し、分割駆
動手段が、分割数選択用制御信号を入力するとともに、
上記分割数選択用制御信号の情報を保持するラッチ回路
と、ＡＮＤ回路部における複数のＡＮＤ回路の他方の入
力端に接続された所定数の出力端を有するデコーダであ
って、ラッチ回路に保持された情報に従い分割数を選択
し、入力されるストローブ信号のタイミングで順次制御
信号を出力するデコーダとを有することを特徴とするも
のである。

【００１３】さらに、第３には、印字用に設けられた複
数の素子を駆動するプリントヘッドであって、上記第１
又は第２の構成のプリントヘッド駆動回路を有すること
を特徴とするものである。

【００１４】

【作用】本発明における第１の構成のプリントヘッド駆
動回路及び第３の構成のプリントヘッドにおいては、分
割駆動手段が分割数選択制御信号に従い、分割数を選択
し、この分割された分割数に従って制御信号を出力して
複数の素子を駆動していく。

【００１５】例えば、上記第２の構成のプリントヘッド
によれば、ラッチ回路が分割数選択用制御信号を入力し
てその情報を保持する。そして、デコーダがラッチ回路
に保持された情報に従い分割数を選択し、入力されるス
トローブ信号のタイミングで出力端から制御信号を出力
する。

【００１６】よって、１チップに対応する複数の駆動素
子を時分割して駆動することができるので、少ない電流
量で済み、また、電圧効果の影響で生じる印字ムラを防
止することができる。また、瞬時の電流消費量が小さく
なるので、瞬時の発熱量が少なくなる。また、分割数選
択用制御信号を変えることにより分割数を変化させるこ
とができ、瞬時の電流消費量と印字時間の関係を変化さ
せることができてユーザーの事情により電流消費量を優
先するか印字時間を優先するか等の調整を行うことがで
きる。また、各駆動ＩＣの回路にストローブ信号（ＳＴ
Ｒ）を並列に入力すればよいので、配線が容易となる。

【００１７】

【実施例】本発明の実施例を図面を利用して説明する。

【００１８】本実施例におけるＬＥＤヘッド駆動回路Ａ
は、図１に示すように、ｎビットのシフトレジスタ１０
と、同じくｎビットの第１ラッチ回路２０と、ＡＮＤ回
路部３０と、第１スイッチ部４０と、第２スイッチ部５
０とを有する。さらに、ｋビットデコーダ６０とｍビッ
トの第２ラッチ回路７０とを有している。

【００１９】ここで、駆動回路１の構成を詳しく説明す
ると、シフトレジスタ１０は、時系列に入力される印字
データ（ＤＩＮ）をｎビットデータに配列する。また、
第１ラッチ回路２０は上記シフトレジスタ１０に接続さ
れ、第１ラッチ信号（反転ＬＡ１）に従いシフトレジス
タ１０に格納されているデータをラッチする。

【００２０】また、上記シフトレジスタ１０には第２ラ
ッチ回路７０が上記第１ラッチ回路２０に並列に接続さ
れている。この第２ラッチ回路７０は図１からも分かる
ようにｍビット分だけシフトレジスタ１０と接続されて
いる。ここで、ｎ＞ｍである。さらに、上記第２ラッチ
回路７０にはｋビットデコーダ６０が接続されている。
このｋビットデコーダ６０は図１に示すようにｋ個の出
力端を有している。また、第１ラッチ信号入力端（反転
ＬＡ１）がｋビットデコーダ６０のクリア端子（ＣＲ）
に接続され、また、ストローブ信号（ＳＴＲ）入力端が
設けられている。このｋビットデコーダ６０は、第２ラ
ッチ回路７０にラッチされているｍビットの情報に従い
分割数を選択し、出力端１〜ｋから所定の駆動パルスを
出力するものである。

【００２１】次に、ＡＮＤ回路部３０は、図１に示すよ
うに、ＡＮＤ回路３０−１〜３０−ｎを有し、上記各Ａ
ＮＤ回路３０−１〜３０−ｎの一方の入力端は上記第１
ラッチ回路２０に接続され、他方の入力端は上記ｋビッ
トデコーダ６０の出力端に接続されている。上記ＡＮＤ
回路３０−１〜３０−ｎとｋビットデコーダ６０との接
続は図１に示すように、ｋビットデコーダ６０の１つの
出力端につき８つのＡＮＤ回路が接続されている。すな
わち、ｋビットデコーダ６０の出力端１にはＡＮＤ回路
３０−１〜３０−８が接続され、出力端２にはＡＮＤ回
路３０−９〜３０−１６が接続されている。したがっ
て、ｎを６４すなわち６４ドットのチップであるとする
と、ｋは８であるということになる。

【００２２】次に、上記ＡＮＤ回路部３０には第１スイ
ッチ部４０が接続され、この第１スイッチ部４０はゲー
ト４０−１〜４０−ｎを有し、各ゲートは電源ＶG に接
続されるとともに、上記ＡＮＤ回路部３０における各Ａ
ＮＤ回路に接続されている。また、第２スイッチ部５０
はスイッチング素子としてのＦＥＴ５０−１〜５０−ｎ
を有し、各ＦＥＴは上記ゲート４０−１〜４０−ｎにお
ける対応するゲートに接続されるとともに、電源ＶDD及
び出力端Ｄ0(1)〜Ｄ0(ｎ) に接続されている。

【００２３】上記構成に基づくＬＥＤヘッド駆動回路Ａ
の動作について説明する。ここで、説明を分かりやすく
するために、ｎを６４、ｋを８として説明する。ｋは８
であるので、第２ラッチ回路７０のビット数は３でよい
ことになり、よってｍは３となる。

【００２４】まず、シフトレジスタ１０にｋビットデコ
ーダ６０における分割数を選択するための３ビットの分
割数選択用の制御信号を入力し、第２ラッチ信号（反転
ＬＡ２）のタイミングで第２ラッチ回路７０に制御信号
の情報を保持させる。そして、ｋビットデコーダ６０は
第２ラッチ回路７０の情報に従い分割数を選択する。例
えば、３ビットの制御信号の情報が「１１１」の場合に
は８となり、分割数は８となる。また、制御信号の情報
が「１００」の場合には４となり、分割数は４となる。
可能な分割数はｋによって定まるが、このｋは２のｐ乗
（ｐは整数）となる。したがって、可能な分割数は１を
最小、ｋを最大とし、２のｐ乗のｐの数を変化させた値
だけそのパターンがある。まず、以下の説明では分割数
を８として説明する。

【００２５】分割数選択用の制御信号が入力され分割数
が選択された後には、時系列に入力された印字データが
シフトレジスタ１０に入力され、図２に示すように、第
１ラッチ信号（反転ＬＡ１）により６４ビットデータの
状態でラッチ回路２０にラッチされて、ＡＮＤ回路３０
−１〜３０−６４に入力される。

【００２６】第１ラッチ信号（反転ＬＡ１）がＬｏｗに
なるタイミングで、ｋビットデコーダ６０の出力端１か
らストローブ信号（ＳＴＲ）はｋビットデコーダ６０に
入力され、ｋビットデコーダ６０の出力端１から駆動パ
ルスが出力される。ストローブ信号（ＳＴＲ）のＬｏｗ
となるタイミングで出力端１からの駆動パルスはＬｏｗ
となり、同時に今後は出力端２からの駆動パルスがＨｉ
ｇｈとなって、次のストローブ信号（ＳＴＲ）がＬｏｗ
となるタイミングでオフ動作する。以上のようにして、
次々と時系列的に駆動パルスがｋビットデコーダ６０か
ら出力される。

【００２７】よって、まず出力端１からの駆動パルスが
出力された時にＡＮＤ回路３０−１〜３０−８が印字デ
ータに従い駆動される。つまり、印字データがＨｉｇｈ
であるドットについては駆動パルスが入力されるタイミ
ングでＡＮＤ回路からＨｉｇｈが出力される。そして、
ＡＮＤ回路からＨｉｇｈが出力された場合には、第１ス
イッチ部４０におけるゲート４０−１〜４０−８のうち
の対応するゲートが開き、第２スイッチ部５０における
ＦＥＴを介して、電源ＶDDにより出力端Ｄ0(1)〜Ｄ0(8)
からＬＥＤを駆動する駆動電流が供給される。

【００２８】次に、出力端２から駆動パルスが出力され
ると、ＡＮＤ回路３０−９〜３０−１６が印字データに
従い駆動され、出力端Ｄ0(9)〜Ｄ0(16) からＬＥＤを駆
動する駆動電流が供給され、対応するＬＥＤを駆動す
る。以上のようにして、６４ドットの印字を８ブロック
に分けて８つの駆動パルスによって行う。出力端８から
の駆動パルスすなわちＡＮＤ回路３０−５７〜３０−６
４への駆動パルスの出力が終わると、再び出力端１から
駆動パルスが出力される。

【００２９】なお、上記説明では１チップにおけるＬＥ
Ｄの駆動について説明したが、他のチップにおいても同
様に動作する。つまり、他のチップにおいても、ｋビッ
トデコーダが設けられ、出力端１から駆動パルスが出力
されると、出力端Ｄ0(1)〜Ｄ0(8)からＬＥＤを駆動する
駆動電流が供給されることになる。

【００３０】次に、分割数を４とした場合について説明
する。つまり、分割数は４であるので、シフトレジスタ
１０に入力され、第２ラッチ回路７０に保持される３ビ
ットの分割数選択用の制御信号の情報は「１００」とい
うことになる。この場合には、分割数が４となるので、
ｋビットデコーダ６０の８つの出力端のうち２つ出力か
ら同時に駆動パルスが出力される。つまり、図３に示す
ように、ｋビットデコーダ６０の出力端１と出力端２と
からは同時に駆動パルスが出力され、次に、出力端３と
出力端４とから同意に駆動パルスが出力される。これに
より、ＡＮＤ回路３０−１〜３０−１６に駆動パルスが
同時に出力されることになるので、出力端Ｄ0(1)〜Ｄ0
(16) に対応するＬＥＤが印字データに従い同時に駆動
されることになる。

【００３１】なお、上記実施例においては、ｋビットデ
コーダ６０の１つの出力端に８つのＡＮＤ回路を接続し
た場合について説明したが、これには限られず、種々の
接続の仕方が可能となる。このＡＮＤ回路３０−１〜３
０−６４とｋビットデコーダ６０の接続と、駆動分割数
を定めることにより種々の印字パターンが可能である。
図４は印字動作パターンの一例を示したものである。図
４の印字動作パターンにおいて、上側が印字時期が速い
ことを示すものである。ここで、（ａ）は左からｌビッ
トずつ順次駆動する場合であり、（ｂ）は所定ビットお
きにｌビットずつ駆動する場合であり、（ｃ）は両端よ
り中央へｌビットずつ駆動する場合であり、（ｄ）は所
定ビットおきにｌビットずつ中央に向けて印字する場合
である。

【００３２】ここで、分割数を小さくした方が１ライン
の印字を少ない数のブロックに分けて行うので印字速度
は速くなる。その一方で、分割数を大きくした方が瞬時
における駆動電流量は少なく消費電力が少なくなるので
電源部の設計等が容易となる。また、瞬時の消費電力が
小さくなるので、瞬時の発熱量が少なくなるとともに、
電圧効果による出力電流の変動が小さくなり印字ムラ等
の防止になる。また、分割数を多くした方が、きめの細
かい印字制御が可能となる。また、本実施例のような構
成とすれば、すべてのチップについて駆動回路にストロ
ーブ信号（ＳＴＲ）を並列に入力すればよいので、配線
が容易となるという効果もある。

【００３３】なお、上記説明においては、ＬＥＤプリン
トヘッドの駆動回路について説明したが、これには限ら
れずサーマルヘッドやインクジェットプリントヘッドに
ついても適用可能である。また、上記説明ではｎを６４
として説明したがこれには限られないことはいうまでも
ない。

【００３４】

【発明の効果】本発明におけるプリントヘッド駆動ＩＣ
によれば、１チップに対応する複数の駆動素子を時分割
して駆動することができるので、駆動に瞬時に必要とさ
れる電流量が少なくて済み、よって、電圧効果の影響で
生じる印字ムラを防止することができ、さらに、瞬時の
発熱量が少なくなる。

【００３５】また、分割数選択用制御信号を変えること
により分割数を変化させることができるので、瞬時の電
流消費量と印字時間の関係を変化させることができてユ
ーザーの事情による調整を図ることができる。また、各
駆動ＩＣの回路にストローブ信号（ＳＴＲ）を並列に入
力すればよいので、配線が容易となる。

【図面の簡単な説明】

【図１】本発明の実施例におけるＬＥＤヘッド駆動回路
の回路構成を示す回路図である。

【図２】本発明の実施例におけるＬＥＤヘッド駆動回路
の動作状態を示すタイムチャートであり、特に、分割数
が８の場合のＬＥＤヘッド駆動回路の動作状態を示すタ
イムチャートである。

【図３】本発明の実施例におけるＬＥＤヘッド駆動回路
の動作状態を示すタイムチャートであり、特に、分割数
が４の場合のＬＥＤヘッド駆動回路の動作状態を示すタ
イムチャートである。

【図４】本発明の実施例におけるＬＥＤヘッド駆動回路
による印字動作パターンを示す説明図である。

【図５】従来におけるＬＥＤヘッド駆動回路の回路構成
を示す回路図である。

【符号の説明】

Ａ、Ａ´ ＬＥＤヘッド駆動回路１０シフトレジスタ２０第１ラッチ回路３０ＡＮＤ回路部４０第１スイッチ部５０第２スイッチ部６０ｋビットデコーダ７０第２ラッチ回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｂ４１Ｊ 2/355

Claims

【特許請求の範囲】

【請求項１】プリントヘッドに設けられた複数の素子
を駆動するプリントヘッド駆動回路であって、分割数選択用制御信号に従い分割数を選択し、その選択
された分割数に従い複数の素子を駆動するための制御信
号を出力する分割駆動手段を有することを特徴とするプ
リントヘッド駆動回路。
【請求項２】プリントヘッド駆動回路が、複数のＡＮ
Ｄ回路を有するＡＮＤ回路部であって、ＡＮＤ回路の一
方の入力端に印字データが入力されるＡＮＤ回路部を有
し、分割駆動手段が、分割数選択用制御信号を入力するとと
もに、上記分割数選択用制御信号の情報を保持するラッ
チ回路と、ＡＮＤ回路部における複数のＡＮＤ回路の他
方の入力端に接続された所定数の出力端を有するデコー
ダであって、ラッチ回路に保持された情報に従い分割数
を選択し、入力されるストローブ信号のタイミングで順
次制御信号を出力するデコーダとを有することを特徴と
する請求項１に記載のプリントヘッド駆動回路。
【請求項３】印字用に設けられた複数の素子を駆動す
るプリントヘッドであって、請求項１又は２に記載のプ
リントヘッド駆動回路を有することを特徴とするプリン
トヘッド。