KR960012760B1

KR960012760B1 - 서멀헤드(Thermal Head) 구동회로

Info

Publication number: KR960012760B1
Application number: KR1019920018033A
Authority: KR
Inventors: 다카후미 엔도
Original assignee: 미쓰비시덴키 가부시키가이샤; 시키 모리야
Priority date: 1991-10-03
Filing date: 1992-10-01
Publication date: 1996-09-24
Also published as: DE69230652T2; EP0750996A3; DE69221418D1; EP0535705B1; KR930007666A; DE69221418T2; DE69230652D1; TW201835B; EP0750996A2; EP0535705A1; US5346318A; EP0750996B1

Abstract

요약 없음

Description

서멀헤드(Thermal Head) 구동회로

제1도는 이 발명의 제1발명의 한 실시예에 의한 서멀헤드 구동회로를 표시하는 블록도.

제2도는 상기, 실시예의 동작설명을 위한 바코드 패턴의 한 예를 표시하는 설명도.

제3도는 이 발명의 제2발명의 한 실시예에 의한 서멀헤드 구동회로를 표시하는 회로도.

제4도는 제3도의 회로각부의 신호를 표시하는 타이밍차트.

제5도는 기록헤드의 한 비트의 발열이 인접비트에 미치는 영향을 나타내는 설명도.

제6도는 이 발명의 제3발명의 한 실시예에 의한 서멀헤드 구동회로를 표시하는 회로도.

제7도는 제6도의 회로각부 신호를 나타내는 타이밍 차트.

제8도는 이 발명의 제4발명의 한 실시예에 의한 서멀헤드 구동회로를 표시하는 회로도.

제9도는 제3도의 일부를 변경하여 표시한 서멀헤드 구동회로.

제10도는 종래의 서멀헤드 구동회로를 표시하는 회로도.

제11도는 제10도의 발열저항체의 인가펄스와 온도의 관계를 표시하는 설명도.

제12도는 제10도의 래치회로가 출력하는 각 패턴에 대한 온도상승정도를 간략화하여 표시한 설명도.

제13도는 제12도에서의 4종류 패턴의 래치 데이터와 포인트의 관계를 나타내는 설명도.

제14도는 제10도의 회로각부 신호를 표시하는 타이밍 차트이다.

* 도면의 주요부분에 대한 부호의 설명

4 : 게이트 회로(NAND 게이트)5 : 게이트회로(AND 게이트)

7 : 발열저항체(기록헤드)8,21 : 래치회로

9,31 : 게이트신호발생부51,52 : 게이트회로(AND 게이트)

82 : AND 게이트113 : OR 게이트

이 발명은 팩시밀리나 프린터등의 인자부(인자부)로서 사용되는 서멀헤드(thermal head)의 서멀헤드 구동회로에 관한 것이다.

제10도는 일본 미쓰비시덴키 가부시키가이샤 제 카타로드(서멀헤드, H-C 9683-E, 1991년 2월 작성, 25쪽)에 표시된 종래의 1도트(dot)분의 기록헤드 구동회로를 표시하는 회로도이며 서멀헤드는 이 회로를 소정의 도트수분을 가지고 있다. 도면에서, 1은 입력된 현라인의 데이터를 클록에 따라 쉬프트(shift) 시키는 쉬프트 레지스터이고, 서멀헤드의 도트수에 따른 단수를 가지고 있다. 21은 쉬프트 레지스터(1)의 탭에 나타나는 데이터를 채취하여 보지하는 래치회로, 31은 3개의 게이트 신호 GA, GB, GC를 발생하는 게이트 신호 발생부, 4는 래치회로(21)의 래치출력 Q2, Q3 및 게이트 신호 발생부(31)로부터의 게이트 신호 GB, GC를 각각 도입하는 게이트회로인 반전논리적(NAND) 게이트, 51은 이 NAND 게이트(4)의 게이트 출력 및 래치회로(21)의 래치출력 Q1, 게이트 신호 발생부(31)로부터의 게이트 신호 GA를 도입하여 통전상태를 표시하는 펄스신호를 출력하는 게이트회로인 논리적(AND) 게이트, 6은 AND 게이트(51)이 출력하는 펄스신호에 따라서 서멀헤드의 발열저항체(7)를 구동하는 다알링턴(Darlington) 트랜지스터(구동소자)이다.

다음은 동작을 설명한다. 쉬프트레지스터(1)는 화상신호인 데이터를 클록신호에 따라서 채취하고 이것을 쉬프트한다(제14도(A), (B) 참조). 래치회로(21)는 쉬프트레지스터(1)의 그 도트에 대응한 탭으로부터 래치신호에 따라서 순차데이터를 채취한다.

즉 래치신호가 1회 입력되면은 래치회로(21)는 그 내용을 쉬프트하는 동시에 쉬프트 레지스터(1)로부터 데이터를 채취한다. 이 결과 전라인의 그 도트에 대한 데이터가 래치회로(21)의 Q2 단자에, 전전라인의 그 도트에 대한 데이터가 Q3 단자에 나타난다. 그리고 게이트 신호 발생부(31)는 예를들면 제14도(D)(E)(F)에 표시한 바와같이 소정의 패턴의 게이트 신호 GA, GB, GC를 발생한다. 이 게이트신호 GA~GC 및 래치회로(21)의 출력 Q1, Q2, Q3와 NAND 게이트(4) 및 AND 게이트(51)에 의하여 발열저항체(7)에 주어질 신호가 결정되고, 이 신호에 따라서 다알링턴 트랜지스터(6)이 이 AND 게이트(51)로부터의 신호에 따라 발열저항체(7)를 구동한다. 발열저항체(7)는 다알링턴 트랜지스터(6)의 구동에 의하여 유통하는 전류량에 따라 발열하여 그 위에 위치하는 감열지등을 발색시킨다.

여기서, 발열저항체(7)에 주어지는 전류량의 이력제어에 관하여 설명한다. 제11도(A)에 표시한 바와같이 통전시간 1ms의 경우에는 발열저항체(7)의 온도는 300℃가 된다. 그러나 제11도(B)에 표시한 바와같이 반복주기 2ms로 통전이 반복되면은 그 온도는 500℃까지 상승한다. 즉 동일전류량이 주어지는 경우에도 통전개시시의 온도가 높으면은 통전종료후의 온도는 높게 되어 있다.

그러므로 빠른 반복주기로 통전되는 사용상황하에서는 발열저항체(7)에 주는 에너지를 제어하지 않으면 발생농도가 높게 된다. 그래서 통전개시시의 온도에 따라 에너지를 제어할 필요가 있으며 구체적으로는 전라인 이전에 기록여부에 따라 통전을 제어하게 된다.

그와같은 이력제어를 하는데는 즉 전라인 및 전전라인의 도트의 기록상황에서 현라인의 도트에 대하여 어떻게 에너지를 주면되겠는가 환언하면 어떻게 통전하면 되는지를 정하기 위하여는 각 패턴(현라인, 전라인 및 전전라인의 도트기록상황)에 대한 온도상승 정도를 알 필요가 있다.

제12도는 이력제어를 하지 않을때의 각 패턴에 대한 온도상승을 모의 실험한 결과를 간략화하여 표시한 것이다. 도면에서 H는 기록(통전)된 것을, L는 기록이 안된 것을 표시하고 있다. 예를들면 제12도(B)는 전전라인에서 그 도트에 기록이 되고 전라인에서는 기록이 안된 경우를 표시하고 있다. 또 현라인에서 통전이 종료한 시점에서의 온도를 정규화한 값(이 이 온도상승정도를 표시하나 여기서는 이것은 포인트수라함)이 수치로 표시되어 있다.

예를들면 제12도(A)에 표시하는 경우에는 포인트수는 1, 0으로 작으므로 큰 에너지가 주어지도록, 또 제12도(D)에 표시하는 경우에는 포인트수가 3, 0으로 크므로 작은 에너지가 주어지도록 이력제어되어야 함을 알 수 있다.

제13도는 제12도에 표시한 포인트수와 래치회로(21)가 래치(latch)하고 있는 출력데이터(래치데이터)의 관계를 표시한 것이다. 기술한 바와같이 래치데이터는 전전라인, 전라인 및 현라인에서 그 도트가 기록되는지를 나타내고 있다. 여기서 H의 수에 따라서 레벨수가 정의되고 패턴내에 나타나는 H의 수가 많을수록 고레벨이 되게한다. 그리고 제13도에 표시된 4종의 패턴에 따른 적절한 통전상태의 한예가 제14도 (G)~(J)에 표시한 것이다.

포인트수에 따른 적절한 전류량을 설정하기 위하여 게이트 신호 발생부(31)는 제14도 (D),(E),(F)에 표시한 바와같은 게이트 신호를 발생한다. 그 결과, 래치회로(21)의 출력패턴에 따른 AND회로(51)의 출력은 제14도 (G)~(J)에 표시한 바와같이 되고 포인트수에 따른 전류량이 설정된다. 즉 포인트수가 작게되어 있는 패턴(L, L, H)에 대하여는 전류량을 많게하고, 포인트수가 크게 되어 있는 패턴에 대하여는 전류량을 작게하도록 제어된다. 그리고 통상은 게이트 신호 GB, GC의 펄스폭은 동일하며 동일레벨내의 패턴에 대하여는 통상시간의 합계와 같게된다.

종래의 서멀헤드 구동회로는 이상과 같이 구성되어 있으므로, 이력제어를 더욱 엄밀하게 하려고 래치회로(21)의 출력수를 증가시킨 경우에는 제어대상이 되는 패턴수가 증대하기 때문에 적절한 제어가 곤란하게 된다는 문제점이 있었다.

또 종래의 서멀헤드 구동회로는 이력제어를 엄밀하게 하려는 경우에는 래치회로(21)의 출력수를 증가시키는 등의 조치가 필요하며 이때문에 인접하는 각 발열저항체를 각각 독립하여 제어하는 경우에 인접하는 각 발열저항체간에 발생하는 열축적의 영향에 대한 주의가 전혀 고려되어 있지 않고 따라서 고정도의 열이 역제어를 실현할 수 없다는 등의 문제점이 있었다.

이 발명은 상기와 같은 문제점을 해소하기 위하여 발명된 것으로서, 이 발명의 제1발명은 래치회로의 출력수를 증가시킨 결과 제어대상이 되는 패턴수가 증가한 경우에도 적절한 이력제어를 더욱 적은 게이트 신호수로 실행할 수 있는 서멀헤드 구동회로를 얻는 것을 목적으로 한다.

또 이 발명의 제2발명은 인접하는 기록헤드간의 발열등의 기록상태정보로서의 기록정보를 얻음으로써 각 기록헤드에 최적의 인자(印字)에너지를 줄 수 있는 서멀헤드 구동회로를 얻는 것을 목적으로 한다.

또한 이 발명의 제3발명은 인접하는 기록헤드의 기록정보에 기준하여 더욱 고정도의 인자농도제어를 실현할 수 있는 서멀헤드 구동회로를 얻는 것을 목적으로 한다.

그리고 또한 이 발명의 제4발명은 과거의 인접하는 기록헤드의 기록정보에 기준하여 더욱 충분한 고정도의 인자농도제어를 실현할 수 있는 서멀헤드 구동회로를 얻는 것을 목적으로 한다.

이 발명의 제1발명에 의한 서멀헤드 구동회로는 적어도 과거 3라인의 기록정보를 이전의 기록정보로서 래치회로에 보지시키는 동시에 그 래치회로의 과거의 소급하는 래치출력중 어느 하나에 피드백시키는 조합(照合)회로를 설치한 것이다.

이 발명의 제2발명에 의한 서멀헤드 구동회로는 구동대상이 되는 도트의 현라인의 기록정보 및 이전의 라인의 그 도트의 각 기록정보를 보지하는 래치회로와 기록헤드로의 통전상태를 표시하는 펄스신호를 출력하는 게이트회로에 상기 래치회로의 각 출력패턴에 따라서 상기 통전상태에 대응한 펄스신호를 출력시키는 게이트신호를 출력하는 게이트신호 발생부를 설치하여서 상기 각 도트마다의 래치회로중 자기 래치회로 및 인접하는 다른 래치회로로부터의 기록정보에 따라 AND 게이트에 상기 기록헤드에 대한 통전시간을 제어하는 제어신호를 상기 게이트회로에 입력시키도록 한 것이다.

또 이 발명의 제3발명에 의한 서멀헤드 구동회로는 구동대상이 되는 도트의 현라인의 기록정보 및 이전의 라인의 그 도트의 각 기록정보를 보지하는 패치회로와 기록헤드의 통전상태를 표시하는 펄스신호를 출력하는 게이트회로에 상기 래치회로의 각 출력패턴에 따라서 상기 통전상태에 대응한 펄스신호를 출력시키는 게이트신호를 출력하는 게이트신호 발생부와, 상기 각 도트마다의 래치회로중 자기 래치회로 및 인접하는 다른 래치회로로부터의 기록정보에 따라서 상기 기록헤드에 대한 통전시간을 제어하는 제어신호를 상기 게이트회로에 입력하는 AND 게이트를 설치하고 상기 각 도트마다의 래치회로중 자기래치회로를 제어한 다른 인접하는 래치회로로부터의 기록정보에 따라서 OR 게이트에 상기 통전시간과는 다른 통전시간을 제어하는 제어신호를 상기 게이트회로에 입력시키도록 한 것이다.

또한 이 발명의 제4발명에 의한 서멀헤드 구동회로는 구동대상이 되는 도트의 현라인의 기록정보 및 이전의 라인의 그 도트의 각 기록정보를 보지하는 래치회로와, 기록헤드의 통전상태를 나타내는 펄스신호를 출력하는 게이트회로에 상기 래치회로의 각 출력패턴에 따라서 상기 통전상태에 대응한 펄스신호를 출력시키는 게이트 신호를 출력하는 게이트 신호 발생부와, 상기 각 도트마다의 래치회로중 자기 래치회로 및 인접하는 다른 래치회로로부터의 기록정보에 따라서 상기 기록헤드에 대한 통전시간을 제어하는 제어신호를 상기 게이트회로에 입력하는 제1AND 게이트를 설치하고 상기 각 도트마다의 래치회로중 자기래치회로를 제외한 다른 인접하는 래치회로로부터의 과거의 기록정보에 따라서 제2AND 게이트에 상기 통전시간과는 다른 통전시간을 제어하는 제어신호를 상기 게이트 회로에 입력시키도록 한 것이다.

이 발명의 제1발명에서 조합회로는 서멀헤드의 구동대상이 되는 도트의 현라인의 기록정보와 과거 3라인 이상의 기록정보를 래치하고 있는 래치회로의 과거로 소급한 래치출력을 해당래치회로의 래치출력중 어느 하나에 피드백함으로써 과거의 기록정보를 참조한 발열저항체의 발열량제어가 가능하게 되고 더욱 적은 게이트 신호수로 적절한 이력제어를 실행할 수 있는 서멀헤드 구동회로를 실현한다.

이 발명의 제2발명에서 AND 게이트는 자기 래치회로 및 인접하는 다른 래치회로로부터의 기록정보에 따라서 기록헤드에 대한 통전시간의 제어신호를 기록헤드를 구동하는 게이트회로에 입력하고 그 통전시간으로 결정된 에너지를 대응하는 기록헤드에 공급하게 하여 인접하는 기록헤드의 상태에 따라서 균형잡힌 인자농도제어를 실현가능하게 한다.

또 이 발명의 제3발명에서 OR 게이트는 자기 래치회로를 제외한 다른 인접하는 래치회로로부터의 기록정보에 따라서 기록헤드에 대한 통전시간의 제어신호를 기록헤드를 구동하는 게이트회로에 입력하고 그 통전시간으로 결정된 에너지를 대응하는 기록헤드에 공급하도록 하여 인접하는 기록헤드의 상태에 따라서 더욱 고정도를 균형이 잡힌 인자농도제어를 실현가능하게 한다.

또한 이 발명의 제4발명에서 제2AND 게이트는 자기 래치회로를 제외한 다른 인접하는 래치회로로부터의 과거의 기록정보에 따라서 기록헤드에 대한 통전시간의 제어신호를 상기 게이트회로에 입력하고 그 통전시간으로 결정되는 에너지를 대응하는 기록헤드에 공급하게 하여 인접하는 기록헤드의 상태에 따라서 더욱 고정도로 균형잡힌 인자농도제어를 실현 가능하게 한다.

실시예 1

다음은 이 발명에 의한 한 실시예를 도면에 의하여 설명한다.

제1도에서, 1은 쉬프트레지스터, 4는 게이트회로인 NAND 게이트, 5는 게이트 회로인 AND 게이트, 6은 구동회로인 다알링턴 트랜지스터, 7은 발열저항체이며 제10도와 동일부호를 붙인 것인 동일 또는 상당부분이므로 상세한 설명을 생략한다.

8은 현라인의 기록정보와 과거 7개 라인의 기록정보를 보지하는 점에서 제10도의 (21)과 다른 래치회로이며, 9는 게이트 신호 GA~GC에 부가하여 게이트 신호 GD, GE도 발생하는 점에서 제10도의 (31)과 다른 게이트신호 발생부이다.

10은 상기 래치회로(8)의 과거에 소급하는 래치출력 Q6, Q7, Q8를 그 래치회로(8)의 래치출력 Q3에 피드백시키는 조합(照合)회로이다. 이 조합회로(10)내에서, 11은 래치출력 Q6~Q8을 도입한 AND 게이트이며 12는 이 AND 게이트(11)의 출력과 래치출력 Q3의 논리화(이후 OR이라 한다) 동작을 하는 OR 게이트이다.

다음에 동작에 대하여 설명한다. 래치회로(8)은 종래의 래치회로(21)와 마찬가지로 래치신호에 따라 쉬프트 레지스터(1)로부터의 기록정보의 데이터를 채취한다. 이 경우에는 래치회로(8)이 8단으로 구성되어 있으므로 1라인 전의 기록정보는 Q2 단자에 나타나고 2라인전의 기록정보는 Q3단자, 3라인전의 기록정보는 Q4단자……, 이하 마찬가지로 7라인 전의 기록정보는 Q8 단자에 각각 나타난다.

여기서 제어대상이 되는 패턴이 종래의 경우와 같이 4종류인 경우에는 제14도(D)~(J)에 표시한 바와같이 3종의 게이트 신호 GA~GC를 사용하여서 패턴(H, L, H)이면 게이트신호 GA, GB로 제어하고 패턴(L, H, H)이면 게이트 신호 GA, GB, GC로 제어하는 식으로 그 통전제어는 간단하다.

그러나, 해당도트에 대하 과거 4라인의 제어정보를 고려에 넣어서 현라인의 통전제어를 하는 경우 제어대상이 되는 패턴의 종류는 다음의 표 1과 같이 16종류로 증가한다.

[표 1]

이와같이 제어대상이 되는 패턴이 16종류 있는 경우 GA~GE의 5종류의 게이트신호가 있으면 통전제어는 가능하게 되나 더욱 많은 종류의 패턴을 제어대상으로 하는 경우에는 게이트 신호발생부(9)의 출력신호선수가 증가하여 제어방법으로서 현실성이 없어진다. 그래서 이 실시예에서는 래치출력 Q6이후의 래치출력에 대하여는 과거의 소급하여 특정패턴의 기록정보만을 조합회로(10)를 통하여 소정의 래치출력에 피드백시켜 통전제어한다.

예를들면 바코드의 패턴이면 굵은 바는 5개, 가는 바는 2개로 구성되며, 패턴에 규칙성이 있다. 따라서 제2도 (A), (B)에 표시한 바와같이 래치출력 Q1~Q5까지의 기록정보는 동일하나 래치출력 Q6~Q8의 기록정보는 완전히 다르다. 그러므로 이와같은 경우에는 래치출력 Q1~Q5만으로 통전제어를 하면 동일한 발열량을 발생시키는 전류가 발열저항체(7)에 공급된다.

이 때문에 이 실시예에서는 래치출력 Q6~Q8를 조합회로(10)로 보내고 이들을 종합하여서 그 AND 게이트(11)에 입력시켜 논리적으로 OR 게이트(12)에 입력시켜 래치출력 Q3에 피드백함으로써 예를들면 제2도 (A)와 같이 래치출력 Q6, Q7, Q8가 모두 흑(H)일때 해당 OR 게이트(12)로부터의 신호가 입력되는 NAND 게이트(4)의 출력을 게이트 신호 GD의 출력기간(H의 기간) 중 반드시 오프(OFF)로 한다.

이와같이 함으로써 과거에 긴 흑(H)의 인자가 있어 축적된 열량이 많은 경우에는 발열량의 에너지공급기간을 짧게하고 있다.

한편, 래치출력 Q6, Q7, Q8중 하나라도 백(L)이 있을 때에는 조합회로(10)에서는 AND 게이트(11)의 출력이 L레벨이 되어서 OR 게이트(12)는 래치출력 Q3를 그대로 통과시킨다. 따라서 발열저항체(7)에는 래치출력 Q1~Q5의 패턴에 따른 통전제어를 하게된다.

이와같이 과거에 백바가 이어진 제2도 (B)에 표시하는 패턴과, 과거에 흑바가 이어진 제2도 (A)에 표시한 패턴에서는 명백히 제2도 (A)에 표시한 패턴의 경우 쪽이 열축적이 당연히 많을 것이나, 이와같은 경우에도 게이트 신호 발생부(9)의 출력신호 선수를 증가시키는 일없이 대처할 수 있게 된다.

실시예 2

상기 실시예에서는 래치출력 Q2~Q8를 조합하여서 조합회로(10)의 AND게이트(11)에 입력하고 래치출력 Q3와 조합(collating)하여 통전제어하는 것을 표시하였으나 래치회로(8)을 7단 구성으로 하고 그 래치출력 Q5~Q7을 종합하여서 조합회로(10)의 AND 게이트(11)에 입력하도록 하여도 되며, 또 AND 게이트(11)에 입력하는 래치출력수도 3입력일 필요는 없고 1이상 임의로 변경가능하며, 또한 조합회로(10)의 OR 게이트(12)의 출력도 래치출력 Q3 이외의 특정한 1개 이상의 래치출력에 피드백하도록 하여도 된다.

실시예 3

또 상기 실시예에서는 조합회로(10)를 AND게이트(11)와 OR 게이트(12)로 구성한 것에 관하여 설명하였으나 다른 논리회로를 사용하여 구성하여도 되며 상기 실시예와 같은 효과를 나타낸다.

실시예 4

다음은 이 발명의 제1발명에 의한 한 실시예를 설명한다.

제3도에서, 82는 AND 게이트이며, 2개의 입력단자가 서로 인접하는 각 래치회로(21)의 Q1단자에 접속되어 있다. 92는 아날로그 스위치이며 이것이 AND 게이트(82)의 출력신호를 받아 개방된다.

102는 제어신호이며, 미리 결정된 펄스신호로서 아날로그스위치(92)에 입력된다. 52는 AND 게이트인 게이트 회로, 7은 기록헤드인 발열저항체이다. 그리고 이외에 제10도에 표시한 것과 동일한 구성성분에는 동일부호를 붙여서 중복되는 설명은 생략한다.

다음은 동작을 설명한다. 래치회로(21)는 종래의 경우와 같이 외부입력된 래치신호에 따라서 쉬프트레지스터(1)로부터 순차데이터를 채취한다. 이에 따라 전라인의 기록정보가 Q2단자에 전전라인의 기록정보가 Q3단자에 각각 출력된다. 또 현라인의 기록정보는 각 래치회로(21)의 Q1단자에 출력되나, 인접하는 도트의 즉 인접하는 각 래치회로의 Q1 단자의 기록정보가 각 AND 게이트(82)에 입력된다.

한편, 제4도에 표시한 바와같이 래치신호의 입력타이밍으로 제어신호(102)가 각 아날로그스위치(92)에 입력되고, 상기 AND 게이트(82)의 출력을 받아서 아날로그스위치(92)가 온(ON)되며 그 제어신호는 게이트 회로(52)에 입력된다. 이경우 제어신호(102)의 통전시간은 제4도에 표시한 바와같이 게이트 신호 발생부(31)의 게이트 신호 GA 보다 약간 짧게 설정해둔다.

그래서 어느 한쪽의 AND 게이트(82)의 입력즉 인접하는 1조의 래치회로(21)Q1 단자의 출력단자가 공히 H의 경우에는 그 AND 게이트(82)에 접속된 아날로그 스위치(92)는 폐쇄되고 제어신호(102)가 게이트 회로(52)에 입력된다. 이에 대하여 인접하는 래치회로(21)의 각 Q1 단자의 한쪽 또는 양쪽이 L의 경우에는 아날로그 스위치(92)는 오프(off)되고 제어신호(102)는 게이트 회로(52)에 입력 안되며 따라서 게이트 회로(52)의 게이트 입력은 고임피던스로 되어있다.

제5도는 인접하는 발열저항체가 발열한 경우의 표면온도를 표시한 것이다. 지금 인접하는 발열저항체를 제5도(A)에 표시한 바와같이 7a, 7b, 7c라하면 일정조건하에서 각 발명저항체(7a)(7b)(7c)를 선택적으로 구동시키면 예를들어 발열저항체(7b)가 발열하고 이에 인접한 발열저항체(7a)(7c)가 발열하지 않은 경우, 제5도 (B)에 표시한 바와같이 250℃인데 대하여 인접한 발열저항체(7a)(7c)가 발열한 경우에는 제5도(D)에 표시한 바와 같이 280℃가 된다.

또한 발열저항체(7a) 또는 (7c)중 한쪽이 발열한 경우는 제5도 (C)에 표시한 바와같이 265℃가 된다. 따라서 상기 제어신호의 통전시간으로 결정되는 에너지를 각 발열저항체(77a)(7b)(7c)에 공급함으로써 인접하는 것끼리의 발열로 인한 상대적 영향을 보정하여 인자(印字)할 수 있어 고정도의 열이력 제어에 의한 균형잡힌 인자 농도를 얻게된다.

실시예 5

제6도는 이 발명에 의한 제3발명의 한 실시예를 표시한다.

이것은 발열저항체의 통전시간을 제어하기 위하여 그 계통의 제어신호(102)(133)을 사용하며 또한 인접하는 래치회로(21)의 각 Q1단자를 AND 게이트(82)에 입력하는 동시에 자리래치회로(21)를 제외한 다른 인접하는 래치회로(21)의 각 Q1 단자를 OR 게이트(113)이 입력시킴으로써 이들의 AND 게이트(82)의 출력 및 OR 게이트(113)의 출력에 따라서 개폐하는 아날로그 스위치(92)(123)를 통하여 각 제어신호(102)(133)을 AND 게이트(82)에 입력하도록 한 것이다.

그리고 아날로그 스위치(92)가 온(ON)이 되는 기간 제어신호(102)가 게이트 회로(52)에 입력되므로 현라인의 기록정보의 인접비트 정보중 어느 하나가 L일때 게이트 신호 GA 보다 짧은 폭으로 발열저항체(7)로의 통전이 이루워진다. 따라서 실시예 4보다도 더욱 고정도의 열이력 제어를 실현시킬 수 있다.

제7도는 상기 각 제어신호(102)(133)와 게이트 신호 발생부(31)의 각 1게이트 신호 GA, GB, GC의 통전시간 타이밍관계를 나타내고 타이밍 차트이다. 이들의 각 신호(102)(133), 게이트 신호 GA는 상승이 동일하나 제어신호(102), 제어신호(133), 게이트 신호 GA의 순번으로 통전시간이 완료되고 있다.

즉, 이들의 통전시간은 제5도에 표시한 바와같이 인접비트의 발열상황인 280℃, 265℃, 250℃에 대응하고 있으며 발열이 큰 경우에는 통전시간의 단축을 행하고 여기서는 250℃ 상당에 맞추게 되도록 각 신호의 설정시간을 결정한다.

따라서 발열저항체(7)의 해당비트에 대하여 인접비트의 양쪽이 제5도 (D)와 같이 공히 발열하고 있는 경우는 제어신호(102)에 의하여 통전시간이 결정되고 인접비트의 한쪽만이 제5도 (C)와 같이 발열하고 있는 경우는 제어신호(133)에 의하여 통전시간이 결정된다.

또 인접비트의 각각이 제5도 (B)와 같이 발열하지 않은 경우는 게이트 신호 발생부(31)의 게이트 신호 GA로 통전시간이 결정된다. 이에따라 실시예 4에 비하여 더욱 고정도의 인자 제어가 가능하게 된다.

실시예 6

제8도는 이 발명의 제4발명에 의한 한 실시예를 표시한다.

이것은 현라인의 인접기록정보외에 전라인 즉각 Q2단자로부터의 인접기록정보도 게이트 회로(52)의 입력정보로 한 것이다.

여기서 현라인의 기록정보는 제1AND회로(82a)에서 얻는 동시에 과거의 기록정보는 제2AND회로(82b)에서 얻고있다.

이에 따르면 과거의 인접기록정보도 현라인의 해당비트이 기록정보에 피드백하여 발열저항체(7)에 대한 통전제어를 행한다. 이경우 각 신호(102)(134)의 타이밍은 제7도에 표시한 것과 같으며 제어신호(134)는 제어신호(133)에 준한 것이 된다. 이 결과 실시예 5에 비하여 더욱 고정도의 인자농도 제어가 가능하게 된다.

실시예 7

제9도는 제3도의 아날로그 스위치(92)를 통상의 3 스테이트 버퍼(state buffer)(155)로 변경한 경우를 표시하나, 이외에 같은 각종 스위치를 사용할 수 있으며 제3도와 같은 효과를 얻을 수 있다. 또 현라인의 해당비트의 Q1단자의 출력을 AND 게이트(82)에 입력하고 있으나 이를 불필요하게 할 수도 있고 또한 인접비트의 최초와 최종비트는 게이트수가 부족하므로 적의 조정한다.

또 3 스테이트 버퍼(155)나 아날로그 스위치(92)에 대신하여 논리회로등을 사용하여도 된다.

실시예 8

그리고, 제3도, 제6도, 제8도, 제9도에서는 3 스테이트 상태의 회로구성으로 하여 고임피던스의 입력으로서 게이트 회로(52)에 입력하고 있으나 풀업(Pull-up) 저항을 사용하여 논리를 안정시키는 구성으로 하여도 된다.

실시예 9

또한 상기 실시예에서는 게이트 신호 발생부(31)에 대하여 제어신호(102)(104)(134)를 독립적으로 출력시키고 있으나 게이트 신호 발생부(31)로부터 이들의 각 제어신호를 출력시키도록 하여도 이에 대하여 게이트 신호 발생부(31)로부터의 게이트 신호를 외부입력으로 하여도 된다.

실시예 10

그리고 또한 상기 실시예에서는 서멀헤드의 구동회로에 관하여 설명하였으나 예를들면 LED 광원을 사용한 기록헤드로서의 LED 헤드의 발광제어에 사용할 수 있는 외에 인크제트, 밸브제트 등의 기록헤드의 구동제어에 사용할 수도 있다.

실시예 11

또 상기 실시예에서는 래치회로(21)가 3단의 Q1, Q2, Q3의 단자가 있는 것을 표시하였으나 1단만의 경우도 좋고 또 3단 이상도 괜찮다.

실시예 12

그리고 또 상기 실시예에서는 과거의 라인의 인접비트 참조를 전라인에만 행하였으나 전전라인 이상의 참조를 행하여도 되며 또 인접비트의 참조에 관하여 해당비트의 상호인접으로 하는 외에 해당비트에 대하여 복수의 연속비트를 인접비트로 하여도 된다.

이상과 같이 이 발명의 제1발명에 의하면 이전의 기록정보로서 적어도 과거 3라인의 기록정보를 래치회로에 보지시켜 그 래치회로의 과거에 소급하는 래치출력을 조합회로를 통하여 해당래치회로의 래치출력의 어느 하나에 피드백하도록 구성하였으므로 과거의 기록정보를 참조한 발열저항체의 발열량제어가 가능하게 되고 제어대상이 되는 패턴수가 큰 경우에도 게이트 신호 발생부의 발생하는 게이트 신호수를 증가시키는 일 없이 적절한 이력제어를 실행할 수 있는 서멀헤드 구동회로를 얻는 효과가 있다.

또 이 발명의 제2발명에 의하면 구동대상이 되는 도트의 현라인의 기록정보 및 이전라인의 그 도트의 각 기록정보를 보지하는 래치회로와, 기록헤드로의 통전상태를 표시하는 펄스신호를 출력하는 게이트회로에 상기 래치회로의 각 출력패턴에 따라서 상기 통전상태에 대응한 펄스신호를 출력시키는 게이트신호를 출력하는 게이트 신호 발생부를 설치하여서 상기 각 도트마다의 래치회로중 자기래치회로 및 인접하는 다른 래치회로로부터의 기록정보에 따라서 AND 게이트에 상기 기록헤드에 대한 통전시간을 제어하는 제어신호를 상기 게이트 회로에 입력시키도록 구성하였으므로 인접하는 기록헤드간의 발열등의 기록상태에 따라 인자농도의 균형이 잡힌 최적의 인자에너지를 기록헤드에 줄 수 있는 얻는 효과가 있다.

또한 이 발명의 제3발명에 의하면 각 도트마다의 래치회로중 자기래치회로를 제외한 다른 인접한 래치회로로부터의 기록정보에 따라서 OR 게이트에 상기 통전시간과는 다른 통전시간을 제어하는 제어신호를 상기 게이트 회로에 입력시키도록 구성하였으므로 더욱 고정도의 인자농도제어를 실현할 수 있는 것을 얻게되는 효과가 있다.

그리고 또한 이 발명의 제4발명에 의하면, 각 도트마다의 래치회로중 자기래치회로 및 인접하는 다른 래치회로로부터의 기록정보에 따라서, 상기 기록헤드에 대한 통전시간을 제어하는 제어신호를 상기 게이트회로에 입력하는 제1AND게이트를 설치하여서, 상기 각 도트마다의 래치회로중 자기래치회로를 제외한 다른 인접하는 래치회로로부터의 상기 통전시간과는 다른 통전시간을 제어하는 제어신호를 상기 게이트회로에 입력시키도록 구성하였으므로 더욱 상세한 기록 입력 데이터에 기준하여서 충분하게 고정도의 인자농도 제어를 실현시킬 수 있는 것을 얻게되는 효과가 있다.

Claims

구동대상이 되는 도트의 현라인의 기록정보와 이전라인의 기록정보를 보지하는 래치회로와, 상기 래치회로의 출력패턴에 기준하여 상기 구동대상이 되는 도트의 발열저항체의 통전상태를 표시하는 펄스신호를 출력하는 게이트회로와, 상기 게이트회로가 상기 발열저항체의 통전상태를 표시하는 펄스신호를 상기 래치회로의 출력패턴에 기준하여 생성하기 위한 게이트 신호를 발생하고 상기 게이트회로에 공급하는 게이트신호발생부와, 상기 게이트회로의 출력펄스신호에 따라 상기 발열저항체를 구동하는 구동회로를 구비한 서멀헤드 구동회로에 있어서, 상기 래치회로에 상기 이전라인의 기록정보로서 적어도 과거 3라인의 기록정보를 보지시키는 동시에 상기 래치회로의 과거로 소급하는 래치출력을 상기 래치회로의 래치출력중 어느 하나에 피드백시키는 조합(照合)회로를 설치한 것을 특징으로 하는 서멀헤드 구동회로.
구동대상이 되는 도트의 현라인의 기록정보와 이전라인의 그 도트의 각 기록정보를 보지하는 래치회로와, 기록헤드로의 통전상태를 표시하는 펄스신호를 출력하는 게이트회로와, 이 게이트회로에 상기 래치회로의 각 출력패턴에 따라 상기 통전상태에 대응한 펄스신호를 출력시키는 게이트신호를 출력하는 게이트신호 발생부와, 상기 각 도트마다의 래치회로중 자기 래치회로 및 인접하는 다른 래치회로로부터의 기록정보에 따라서 상기 기록헤드에 대한 통전시간을 제어하는 제어신호를 상기 게이트회로에 입력하는 AND 게이트를 구비한 서멀헤드 구동회로.
구동대상이 되는 도트의 현라인의 기록정보와 이전라인의 그 도트의 각 기록정보를 보지하는 래치회로와, 기록헤드로의 통전상태를 표시하는 펄스신호를 출력하는 게이트회로와, 이 게이트회로에 상기 래치회로의 각 출력패턴에 따라 상기 통전상태에 대응한 펄스신호를 출력시키는 게이트신호를 출력하는 게이트신호 발생부와, 상기 각 도트마다의 래치회로중 자기 래치회로 및 인접하는 다른 래치회로로부터의 기록정보에 따라서 상기 기록헤드에 대한 통전시간을 제어하는 제어신호를 상기 게이트회로에 입력하는 AND 게이트와, 상기 각 도트마다의 래치회로중 자기래치회로를 제외한 다른 인접하는 래치회로로부터의 기록정보에 따라서 상기 통전 시간과는 다른 통전시간을 제어하는 제어신호를 상기 게이트회로에 입력하는 OR 게이트를 구비한 서멀헤드 구동회로.
구동대상이 되는 도트의 현라인의 기록정보와 이전라인의 각 기록정보를 보지하는 래치회로와, 기록헤드로의 통전상태를 표시하는 펄스신호를 출력하는 게이트회로와, 이 게이트회로에 상기 래치회로의 각 출력패턴에 따라 상기 통전상태에 대응한 펄스신호를 출력시키는 게이트신호를 출력하는 게이트신호 발생부와, 상기 각 도트마다의 래치회로중 자기 래치회로 및 인접하는 다른 래치회로로부터의 기록정보에 따라서 상기 기록헤드에 대한 통전시간을 제어하는 제어신호를 상기 게이트회로에 입력하는 제1AND게이트와, 상기 각 헤드마다의 래치회로중 자기래치회로를 제외한 다른 인접하는 래치회로로부터의 과거 기록정보에 따라서 상기 통전시간과는 다른 통전시간을 제어하는 제어신호를 상기 게이트회로에 입력하는 제2AND 게이트를 구비한 서멀헤드 구동회로.