KR0186166B1 - 씨디-롬 드라이버의 에러 검출장치 - Google Patents

씨디-롬 드라이버의 에러 검출장치 Download PDF

Info

Publication number
KR0186166B1
KR0186166B1 KR1019950039597A KR19950039597A KR0186166B1 KR 0186166 B1 KR0186166 B1 KR 0186166B1 KR 1019950039597 A KR1019950039597 A KR 1019950039597A KR 19950039597 A KR19950039597 A KR 19950039597A KR 0186166 B1 KR0186166 B1 KR 0186166B1
Authority
KR
South Korea
Prior art keywords
latch
unit
output
control signal
byte
Prior art date
Application number
KR1019950039597A
Other languages
English (en)
Other versions
KR970029554A (ko
Inventor
구본호
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019950039597A priority Critical patent/KR0186166B1/ko
Priority to US08/740,688 priority patent/US5883908A/en
Priority to EP96307984A priority patent/EP0772194B1/en
Priority to DE69618538T priority patent/DE69618538T2/de
Publication of KR970029554A publication Critical patent/KR970029554A/ko
Application granted granted Critical
Publication of KR0186166B1 publication Critical patent/KR0186166B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/02—Analogue recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

본 발명은 씨디-롬 드라이버의 디코더에 관한 것으로, 특히 데이타 디코딩시에 비트단위로 에러를 검출하지 않고 바이트단위로 데이타를 입력받아 병렬처리하여 에러를 검출함으로써 에러 검출시간을 단축하게되어 씨디-롬 드라이브의 고배속화를 이루는데 목적이 있는 것으로, 이러한 목적은 소정시간마다 래치제어신호 및 제어클럭을 순차적으로 발생하여 출력하는 타이밍 제어부와, 바이트단위의 병렬데이타를 입력받아 상기 타이밍 제어부의 래치제어신호에 의해 이를 래치시켜 출력하는 래치부와, 상기 래치부의 출력 데이타 및 플립플롭부의 출력을 인가받아 배타적 논리합을 행하여 출력하는 논리부와, 상기 논리부의 출력을 입력받아 상기 타이밍 제어부의 제어클럭에 의해 이를 출력하는 상기 플립플롭부와, 상기 플립플롭부의 출력을 인가받아 노아연산함으로써 에러유무를 판단하는 신호를 출력하는 노아부로 구성하여 달성되는 것이다.

Description

씨디-롬 드라이버의 에러 검출장치
제1도는 씨디-롬의 데이타 구조를 나타낸 도.
제2도는 종래의 씨디-롬 드라이버의 에러 검출장치를 나타낸 도.
제3도는 제2도의 나눗셈기의 상세 블럭도.
제4도는 제2도의 에러 검출을 위한 데이타의 입력 순서를 나타낸 도.
제5도는 씨디-롬 디코더에 있어서의 시간에 따른 동작상태를 나타낸 도.
제6도는 본 발명 씨디-롬 드라이버의 에러 검출장치를 나타낸 도.
제7도는 제6도의 동작 타이밍도.
제8도는 제6도 논리부의 로직 구성을 나타낸 도.
* 도면의 주요부분에 대한 부호의 설명
200 : 타이밍 제어부 210 : 래치부
220 : 논리부 230 : 플립플롭부
240 : 노아(NOR)부
본 발명은 씨디-롬 드라이버의 디코더에 관한 것으로, 특히 데이타 디코딩시에 에러검출시간을 줄임으로써 씨디-롬 드라이버의 고배속화를 이룰 수 있는 씨디-롬 드라이버의 에러 검출장치에 관한 것이다.
일반적으로 씨디-롬 디코더에서는 데이타의 에러가 발생하는 경우에 이를 정정한 다음 이 정정된 1블록의 데이타가 올바른가를 최종적으로 검사하기 위해서 에러검출코드(EDC : Error Detection Code)를 이용하여 데이타의 이상유무를 판단하게 되는데, 이 에러검출코드는 제1도에 도시된 바와같이 12바이트(byte)로 구성된 씽크(sync)와, 4바이트의 헤더(header), 2048바이트의 정보데이타등 총 2064바이트에 대해 하기식(1)을 적용하여 산출한 4바이트의 패리티(Parity)를 의미하며, 이 식은 씨디-롬에 대한 규격집인 옐로우 북(Yellow Book)를 참조한 것이다.
P(x) = (x16+x15+1)(x16+x2+x+1)
= x32+x31+x16+x15+x4+x3+x+1 ----------- 식(1)
즉, 씨디-롬 디코더에서는 씽크, 헤더, 정보데이타 및 에러검출코드를 합한 2068바이트를 상기 식(1)을 이용하여 나눈 결과의 나머지가 0이 아니면 에러가 검출된 것으로 판단하게 된다.
이와같은 종래의 씨디-롬 드라이버의 에러검출장치는 제2도에 도시된 바와같이, 메모리(미도시)에 저장된 바이트 단위의 병렬데이타를 연산클럭에 의해 비트 단위의 직렬데이타로 변환하여 출력하는 변환부(100)와, 상기 변환부(100)의 출력을 입력받아 연산클럭에 의해 각 비트에 대해 나눗셈을 행하여 에러를 검출하여 출력(EDC_OK)하는 나눗셈기(110)로 구성되며, 이를 상세히 설명한다.
SRAM이나 DRAM등에 저장된 바이트단위의 병렬데이타(씽크, 헤더, 정보 데이타, 에러검출코드가 포함된 2068바이트)는 변환부(100)에 입력되어 연산클럭에 의하여 비트단위의 직렬데이타로 변환되는데, 이때 2068바이트×8비트=16544비트의 직렬데이타가 출력되고 또한 각 비트에 대하여 16544개의 연산클럭이 필요로 하게 된다.
이 16544비트는 나눗셈기(110)로 제4도에 도시된 바와같이 씽크의 최하위비트(LSB)부터 에러검출코드의 최상위비트까지 순차로 인가되어 상기식(1)을 이용하여 나눗셈을 행하게 된다.
이때도 마찬가지로 16544개의 연산클럭을 사용하게 되며, 나눗셈기(110)의 연산결과가 0이면 에러가 없는 것으로 그의 출력(EDC_OK)은 로직 하이의 신호가 되고, 만일 0이외의 값이면 에러가 발생한 것으로 출력(EDC_OK)는 로우의 신호를 출력하게 된다.
상기의 나눗셈기(100)를 제3도를 참조하여 좀 더 상세히 설명한다.
나눗셈기(110)는 식(1)에 의하여 32개의 플립플롭(112)의 직렬로 배치되며, 첫번째와 2번째, 4번째, 다섯번째, 16번째, 17번째, 32번째 플립플롭의 입력단에 배타적 논리 게이트(111)가 연결되고, 이 배타적 논리게이트(111)는 32번째의 플립플롭의 출력(Q32)을 한 입력으로 함과 아울러 각 플립플롭에는 16544개의 연산클럭이 인가되고, 각 플립플롭의 출력(Q0~Q31)을 인가받아 이를 노아연산하는 노아부(113)가 최종적으로 연결된다.
연산부(100)에 의해 변환된 비트단위의 직렬 데이타는 제4도에 도시된 바와같이 순차적으로 배타적 논리회로(110)에 인가되고, 식(1)에 의하여 각 플립플롭에서 나눗셈이 행하여 진 다음 각 플립플롭의 출력(Q0~Q31)은 노아부(113)에 인가된다.
이에 노아부(113)에서 노아연산됨으로써 그의 출력(EDC_OK)이 로직 하이의 신호이면 에러가 없다는 것을 의미하고, 로우의 신호이면 에러가 발생하였다는 것을 의미한다.
제5도는 씨디-롬 디코더에 있어서의 시간에 따른 동작상태를 나타낸 것으로, 데이타 저장, 에러정정, 에러검출, 데이타전송등 2352바이트로 구성된 1블록의 데이타를 시분할(Time Sharing)적으로 처리하고 있음을 보인 것으로, 1배속의 씨디-롬 드라이브인 경우에는 이 과정을 처리하는 시간이 13.33msec 정도 소요되지만 8배속 씨디-롬 드라이브인 경우에는 1.67msec정도 소요된다.
이 과정에서 보듯이 에러의 검출에 필요한 시간을 줄일 수 있다면 데이타 전송등에 더 많은 시간을 할당할 수 있으므로 고배속의 씨디-롬 드라이버를 구현할 수 있을 것이다.
그런데, 이와같은 종래의 씨디-롬 드라이버의 에러검출장치는 메모리에 저장된 바이트단위의 병렬데이타를 비트단위의 직렬데이타로 변환하고 각 데이타 비트마다 연산클럭이 필요하게 되므로 에러검출시간이 그만큼 길어지게 됨으로써 씨디-롬 드라이브의 고배속화를 저해하는 문제점이 있었다.
따라서, 본 발명은 병렬데이타를 직렬데이타로 변환하지 않고 직접 입력받아 병렬처리함으로써 고속의 에러검출을 행할 수 있게 하는데 목적이 있는 것으로, 이러한 목적을 갖는 본 발명을 상세히 설명한다.
본 발명 씨디-롬 드라이버의 에러 검출장치는 제6도에 도시한 바와같이, 소정시간마다 래치제어신호(L0~L3) 및 제어클럭(CLK4)을 순차적으로 발생하여 출력하는 타이밍 제어부(200)와, 바이트단위의 병렬데이타를 입력받아 상기 타이밍 제어부(200)의 래치제어신호(L0~L3)에 의해 이를 래치시켜 출력(b[0]~b[31])하는 래치부(210)와, 상기 래치부(210)의 출력 데이타(b[0]~b[31]) 및 플립플롭부(230)의 출력(Q[0]~Q[31])을 인가받아 배타적 논리합을 행하여 출력(D[0]~D[31])하는 논리부(220)와, 상기 논리부(220)의 출력(D[0]~D[31])을 입력받아 상기 타이밍 제어부(200)의 제어클럭(CLK4)에 의해 이를 출력(Q[0]~Q[31])하는 상기 플립플롭부(230)와, 상기 플립플롭부(230)의 출력(Q[0]~Q[31])을 인가받아 노아연산함으로써 에러유무를 판단하는 신호(EDC_OK)를 출력하는 노아부(240)로 구성한다.
한편, 상기 래치부(210)는 4바이트의 병렬데이타의 첫번째 바이트를 래치 제1제어신호(L0)에 의해 래치시켜 출력(b[0]~b[7])하는 제1래치(211)와, 4바이트의 병렬데이타의 두번째 바이트를 제2래치제어신호(L1)에 의해 래치시켜 출력(b[8]~b[15])하는 제2래치(212)와, 4바이트의 병렬데이타의 세번째 바이트를 제3래치제어신호(L2)에 의해 래치시켜 출력(b[16]~b[23])하는 제3래치(213)와, 4바이트의 병렬데이타의 네번째 바이트를 제4래치제어신호(L3)에 의해 래치시켜 출력(b[24]~b[31])하는 제4래치(214)로 구성한다.
이와같이 구성한 본 발명의 작용 및 효과를 제6도 내지 제8도를 참조하여 상세히 설명한다.
래치부(210)에서는 SRAM이나 DRAM에 저장되어 있는 4바이트단위의 병렬데이타를 인가받아 이를 타이밍 제어부(220)의 래치제어신호(L0~L3)에 의해 순차적으로 1바이트씩 래치시켜 출력(b[0]~b[31])하게 되는데, 이때 타이밍제어부(200)에서는 제7도 (b) 내지 (e)에 도시한 바와같이 각 바이트에 대하여 래치제어신호(L0~L3)를 순차적으로 발생하여 상기 래치부(210)의 각 래치(211, 212, 213, 214)에 인가하게 된다.
이로인해 래치부(210)의 32개 출력(b[0]~b[31])은 논리부(220)로 인가되고, 상기 논리부(220)는 이를 입력받음과 동시에 플립플롭부(230)의 출력(Q[0]~Q[31])을 궤환받아 제8도에 도시한 바와같이 배타적 논리합에 행하여 그에대한 연산결과(D[0]~D[31])를 플립플롭부(230)로 인가한다.
이에 플립플롭부(230)는 상기 논리부(220)의 32개의 출력(D[0]~D[31])을 인가받아 내부에 구성된 32개의 플립플롭의 각 입력으로 하는데, 각 클럭입력단은 공통으로 묶여 제7도 (f)에 도시한 바와같은 제어신호(CLK4)에 의해 동작하여 그에대한 신호를 출력(Q[0]~Q[31])하게 되며, 이때 플립플롭은 제어신호(CLK4)의 상승에지에서 동작하는 것으로 가정한다.
그리고, 상기 플립플롭부(230)의 출력(Q[0]~Q[31])은 논리부(220)로 궤환됨과 아울러 노아부(240)에 인가되어 32개의 신호가 노아 연산됨으로써 상기 플립플롭부(230)의 출력(Q[0]~Q[31])이 모두 0일때만 그의 출력(EDC_OK)은 로직 하이가 되고, 그렇지 않으면 로우가 된다.
아울러, 1블럭 데이타의 마지막 2065번째 바이트부터 2068번째 바이트까지 래치부(210)에 인가되어 래치된 후 제7도 (f)에 도시한 바와같이 타이밍제어부(200)의 제어신호(CLK4)의 상승에지가 입력되면 그때부터 노아부(240)의 출력(EDC_OK)은 제7도 (g)에 도시한 바와같이 휴효한 값을 갖게된다.
이러한, 타이밍제어부(200)의 제어신호(CLK4)는 플립플롭부(230)의 클럭킹신호로 이용되며, 래치제어신호(L0~L3)가 순차적으로 발생된 다음에 제1래치제어신호(L0)가 액티브되기전에 상승에지를 갖는 신호이다.
다시말해서, 새로운 4바이트의 병렬데이타가 입력되기전에 논리부(220)와 플립플롭부(230)를 통해서 나눗셈을 끝낸다는 것이다.
이와같이 본 발명은 비트단위로 에러를 검출하지 않고 바이트단위로 데이타를 입력받아 병렬처리하여 에러를 검출함으로써 에러 검출시간을 단축하게되어 씨디-롬 드라이브의 고배속화를 이룰 수 있는 효과가 있게 된다.

Claims (5)

  1. 소정시간마다 래치제어신호 및 제어클럭을 순차적으로 발생하여 출력하는 타이밍 제어부와, 바이트단위의 병렬데이타를 입력받아 상기 타이밍 제어부의 래치제어신호에 의해 이를 래치시켜 출력하는 래치부와, 상기 래치부의 출력 데이타 및 플립플롭부의 출력을 인가받아 배타적 논리합을 행하여 출력하는 논리부와, 상기 논리부의 출력을 입력받아 상기 타이밍 제어부의 제어클럭에 의해 이를 출력하는 상기 플립플롭부와, 상기 플립플롭부의 출력을 인가받아 노아연산함으로써 에러유무를 판단하는 신호를 출력하는 노아부로 구성하여 된 것을 특징으로 하는 씨디-롬 드라이버의 에러 검출장치.
  2. 제1항에 있어서, 래치부는 4바이트의 병렬데이타의 첫번째 바이트를 제1래치 제어신호에 의해 래치시켜 출력하는 제1래치와, 4바이트의 병렬데이타의 두번째 바이트를 제2래치제어신호에 의해 래치시켜 출력하는 제2래치와, 4바이트의 병렬데이타의 세번째 바이트를 제3래치제어신호에 의해 래치시켜 출력하는 제3래치와, 4바이트의 병렬데이타의 네번째 바이트를 제4래치제어신호에 의해 래치시켜 출력하는 제4래치로 구성하여 된 것을 특징으로 하는 씨디-롬 드라이버의 에러 검출장치.
  3. 제1항에 있어서, 타이밍 제어부는 래치부에 입력되는 바이트단위의 데이타의 1바이트마다 순차적으로 래치제어신호를 발생하는 것을 특징으로 하는 씨디-롬 드라이버의 에러 검출장치.
  4. 제1항과 제2항에 있어서, 타이밍 제어부의 제어신호는 래치제어신호가 순차적으로 발생된 다음에 제1래치제어신호가 다시 액티브되기전에 상승에지를 갖는 신호인 것을 특징으로 하는 씨디-롬 드라이버의 에러 검출장치.
  5. 제1항에 있어서, 노아부의 출력신호는 래치부에 입력되는 1블럭의 최종바이트 이후부터 유효한값인 것을 특징으로 하는 씨디-롬 드라이버의 에러 검출장치.
KR1019950039597A 1995-11-03 1995-11-03 씨디-롬 드라이버의 에러 검출장치 KR0186166B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950039597A KR0186166B1 (ko) 1995-11-03 1995-11-03 씨디-롬 드라이버의 에러 검출장치
US08/740,688 US5883908A (en) 1995-11-03 1996-11-01 Device for detecting error from digital data
EP96307984A EP0772194B1 (en) 1995-11-03 1996-11-04 Device for detecting error from digital data
DE69618538T DE69618538T2 (de) 1995-11-03 1996-11-04 Vorrichtung zur Fehlererkennung von digitalen Daten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950039597A KR0186166B1 (ko) 1995-11-03 1995-11-03 씨디-롬 드라이버의 에러 검출장치

Publications (2)

Publication Number Publication Date
KR970029554A KR970029554A (ko) 1997-06-26
KR0186166B1 true KR0186166B1 (ko) 1999-04-15

Family

ID=19432888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950039597A KR0186166B1 (ko) 1995-11-03 1995-11-03 씨디-롬 드라이버의 에러 검출장치

Country Status (4)

Country Link
US (1) US5883908A (ko)
EP (1) EP0772194B1 (ko)
KR (1) KR0186166B1 (ko)
DE (1) DE69618538T2 (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5763947A (en) * 1980-10-06 1982-04-17 Pioneer Electronic Corp Error correction device for digital information signal
JPS6025066A (ja) * 1983-07-20 1985-02-07 Hitachi Ltd Ｐｃｍ再生装置
US4675553A (en) * 1984-03-12 1987-06-23 Amdahl Corporation Sequential logic circuits implemented with inverter function logic
US5218680A (en) * 1990-03-15 1993-06-08 International Business Machines Corporation Data link controller with autonomous in tandem pipeline circuit elements relative to network channels for transferring multitasking data in cyclically recurrent time slots
JPH05166302A (ja) * 1991-12-16 1993-07-02 Matsushita Electric Ind Co Ltd ディジタル記録装置
WO1994003901A1 (en) * 1992-08-10 1994-02-17 Monolithic System Technology, Inc. Fault-tolerant, high-speed bus system and bus interface for wafer-scale integration
KR950015189B1 (ko) * 1993-10-28 1995-12-23 대우전자주식회사 광폭의 선입선출버퍼(fifo)의 에러검출장치
KR0129245B1 (ko) * 1994-07-14 1998-04-18 구자홍 씨디-롬 드라이브의 스핀들 모터 제어 회로 및 그 방법

Also Published As

Publication number Publication date
KR970029554A (ko) 1997-06-26
EP0772194B1 (en) 2002-01-16
EP0772194A2 (en) 1997-05-07
EP0772194A3 (en) 1998-03-11
US5883908A (en) 1999-03-16
DE69618538T2 (de) 2002-08-14
DE69618538D1 (de) 2002-02-21

Similar Documents

Publication Publication Date Title
JP3080341B2 (ja) データ一致検出回路
US6798707B2 (en) Memory control apparatus for serial memory
KR0186166B1 (ko) 씨디-롬 드라이버의 에러 검출장치
KR100188147B1 (ko) 주기적 여유 코드를 이용한 오류검출회로
JP3142745B2 (ja) エラー訂正コード変換システム及び方法
US7184545B2 (en) Semiconductor integrated circuit and method of testing semiconductor integrated circuit
JPH11509658A (ja) 拡張されたチップ選択リセット装置および方法
JPH0426563B2 (ko)
KR100340908B1 (ko) 아날로그/디지털 변환기
US20240428878A1 (en) Memory device and control method therefor
JP3036442B2 (ja) メモリ監視方式
JP2901828B2 (ja) 半導体集積回路
JPH08129510A (ja) メモリデータ訂正装置
JPH077438A (ja) 直並列変換回路
JPH02101824A (ja) 巡回冗長検査符号生成装置
KR100213256B1 (ko) 5비트와 16비트 순환 리던던시 체크 회로
JPH02188836A (ja) マイクロコンピュータのテストモード設定回路
JP2024521146A (ja) データ誤り訂正回路およびデータ伝送回路
KR100486213B1 (ko) 바이트/워드단위겸용에러검출코드를채용한에러검출장치
JPH0481896B2 (ko)
JP3484943B2 (ja) レジスタ装置
JPH06139153A (ja) メモリ制御システム
JPH01142848A (ja) アドレストラップ回路
JPH11110229A (ja) 割り込み受け付け装置および信号処理装置
JPH08335162A (ja) 入力インターフェース回路

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951103

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19951103

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19981130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981229

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981228

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010926

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020927

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030930

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040923

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050912

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20060911

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20060911

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20081110