CN111338896B - 一种基于fpga的状态机状态监控处理方法及系统 - Google Patents

一种基于fpga的状态机状态监控处理方法及系统 Download PDF

Info

Publication number
CN111338896B
CN111338896B CN202010110208.4A CN202010110208A CN111338896B CN 111338896 B CN111338896 B CN 111338896B CN 202010110208 A CN202010110208 A CN 202010110208A CN 111338896 B CN111338896 B CN 111338896B
Authority
CN
China
Prior art keywords
state
code
read
machine
fpga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010110208.4A
Other languages
English (en)
Other versions
CN111338896A (zh
Inventor
苏振宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202010110208.4A priority Critical patent/CN111338896B/zh
Publication of CN111338896A publication Critical patent/CN111338896A/zh
Application granted granted Critical
Publication of CN111338896B publication Critical patent/CN111338896B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3013—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system is an embedded system, i.e. a combination of hardware and software dedicated to perform a certain function in mobile devices, printers, automotive or aircraft systems
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Mathematical Physics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明涉及服务器技术领域，提供一种基于FPGA的状态机状态监控处理方法及系统，方法包括：FPGA的状态机上电后，以轮询的方式实时读取状态机的每一个状态编码，将读取到的每一个状态编码与预先配置生成的与当前读取的状态相匹配的状态参考编码相比较，判断两者是否一致；当判定读取到的当前的状态编码与预先配置生成的状态参考编码相一致时，则判定当前状态处于正常状态；当判定读取到的当前的状态编码与预先配置生成的状态参考编码不一致时，则应用预先配置生成的状态参考编码替换当前读取状态的状态编码，从而能够检测出状态机的非法状态并将状态机恢复到正常状态，保障状态机运行的连贯性，以及状态机的容错性和可靠性。

Description

一种基于FPGA的状态机状态监控处理方法及系统
技术领域
本发明属于服务器技术领域，尤其涉及一种基于FPGA的状态机状态监控处理方法及系统。
背景技术
FPGA是可编程逻辑器件，用于实现各种算法、状态控制、数字逻辑等功能，已广泛应用于电子信息、通信工程等领域。状态机是应用于FPGA系统中的数字电路，由触发器、组合逻辑电路组成，通过状态之间的转换和数字逻辑的输出完成系统的功能。
在状态机设计中，需要对每个状态进行编码，例如采用二进制枚举编码、One-hot(一位独热编码)以及格雷码等方式，不管利用哪种编码方式，总是不可避免地出现大量剩余状态，即未被定义的编码组合，这些状态在状态机的正常运行中是不需要出现的，即“非法”状态。由于外界干扰、系统自身可靠性、设计等原因，状态机在运行过程中可能会进入“非法”状态，影响系统正常运转，出现系统非预期的功能。
目前，当状态机进入“非法”状态时，通常使用复位控制信号Reset对系统进行复位，使系统恢复到正常的初始状态后再继续执行状态机，但是这种复位方式解决状态机进入非法状态的方案适用于系统具备复位信号Reset、以及人为可以控制的场景，但在无人控制的情况下、或系统自身就未设置复位信号等情景，就无法获取复位信号了。此外，系统进入“非法”状态后通过Reset信号使系统复位，状态机会失去当前状态的运行上下文，而直接返回初始状态，从而影响状态机运行的连贯性。
发明内容
针对现有技术中的缺陷，本发明提供了一种基于FPGA的状态机状态监控处理方法，旨在解决现有技术中状态机在运行过程中可能会进入“非法”状态，影响系统正常运转，出现系统非预期的功能的问题。
本发明所提供的技术方案是：一种基于FPGA的状态机状态监控处理方法，所述方法包括下述步骤：
FPGA的状态机上电后，以轮询的方式实时读取状态机的每一个状态编码，将读取到的每一个状态编码与预先配置生成的与当前读取的状态相匹配的状态参考编码相比较，判断两者是否一致；
当判定读取到的当前的状态编码与预先配置生成的状态参考编码相一致时，则判定当前状态处于正常状态；
当判定读取到的当前的状态编码与预先配置生成的状态参考编码不一致时，则应用预先配置生成的状态参考编码替换当前读取状态的状态编码。
作为一种改进的方案，所述FPGA的状态机上电后，以轮询的方式实时读取状态机的每一个状态编码的步骤之前还包括下述步骤：
对所述FPGA的状态机的各个状态进行编码，并将状态编码存储到合法状态编码存储区。
作为一种改进的方案，所述方法还包括下述步骤：
接收对所述状态机的状态编码的修改指令，所述修改指令包括状态编码的编码方式、状态编码的增加以及状态编码的删除；
根据所述修改指令，对所述状态机的状态编码执行响应的动作。
作为一种改进的方案，所述FPGA的状态机上电后，以轮询的方式实时读取状态机的每一个状态编码，将读取到的每一个状态编码与预先配置生成的与当前读取的状态相匹配的状态参考编码相比较，判断两者是否一致的步骤具体包括下述步骤：
控制预先配置的第一寄存器依次从所述合法状态编码存储区读取一个状态编码；
控制预先配置的第二寄存器读取所述状态机当前与从所述合法状态编码存储区读取一个状态编码相对应的一个状态编码；
将从所述合法状态编码存储区读取状态编码与读取到的状态机当前的状态编码进行比较，判断两者是否一致；
当判定读取到的当前的状态编码与预先配置生成的状态参考编码相一致时，生成第一标识信号；
当判定读取到的当前的状态编码与预先配置生成的状态参考编码不一致时，生成第二标识信号。
作为一种改进的方案，所述方法还包括下述步骤：
预先配置第一寄存器和第二寄存器，所述第一寄存器和第二寄存器分别用于读取状态机的状态编码。
本发明的另一目的在于提供一种基于FPGA的状态机状态监控处理系统，所述系统包括：
状态读取判断模块，用于FPGA的状态机上电后，以轮询的方式实时读取状态机的每一个状态编码，将读取到的每一个状态编码与预先配置生成的与当前读取的状态相匹配的状态参考编码相比较，判断两者是否一致；
正常状态判定模块，用于当判定读取到的当前的状态编码与预先配置生成的状态参考编码相一致时，则判定当前状态处于正常状态；
状态编码替换模块，用于当判定读取到的当前的状态编码与预先配置生成的状态参考编码不一致时，则应用预先配置生成的状态参考编码替换当前读取状态的状态编码。
作为一种改进的方案，所述系统还包括：
状态编码模块，用于对所述FPGA的状态机的各个状态进行编码；
状态编码存储模块，用于将状态编码存储到合法状态编码存储区。
作为一种改进的方案，所述系统还包括：
修改指令接收模块，用于接收对所述状态机的状态编码的修改指令，所述修改指令包括状态编码的编码方式、状态编码的增加以及状态编码的删除；
修改动作响应模块，用于根据所述修改指令，对所述状态机的状态编码执行响应的动作。
作为一种改进的方案，所述状态读取判断模块具体包括：
第一读取模块，用于控制预先配置的第一寄存器依次从所述合法状态编码存储区读取一个状态编码；
第二读取模块，用于控制预先配置的第二寄存器读取所述状态机当前与从所述合法状态编码存储区读取一个状态编码相对应的一个状态编码；
比较判断模块，用于将从所述合法状态编码存储区读取状态编码与读取到的状态机当前的状态编码进行比较，判断两者是否一致；
第一标识信号生成模块，用于当判定读取到的当前的状态编码与预先配置生成的状态参考编码相一致时，生成第一标识信号；
第二标识信号生成模块，用于当判定读取到的当前的状态编码与预先配置生成的状态参考编码不一致时，生成第二标识信号。
作为一种改进的方案，所述状态读取判断模块还包括：
预先配置模块，用于预先配置第一寄存器和第二寄存器，所述第一寄存器和第二寄存器分别用于读取状态机的状态编码。
在本发明实施例中，FPGA的状态机上电后，以轮询的方式实时读取状态机的每一个状态编码，将读取到的每一个状态编码与预先配置生成的与当前读取的状态相匹配的状态参考编码相比较，判断两者是否一致；当判定读取到的当前的状态编码与预先配置生成的状态参考编码相一致时，则判定当前状态处于正常状态；当判定读取到的当前的状态编码与预先配置生成的状态参考编码不一致时，则应用预先配置生成的状态参考编码替换当前读取状态的状态编码，从而能够检测出状态机的非法状态并将状态机恢复到正常状态，保障状态机运行的连贯性，以及状态机的容错性和可靠性。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。在所有附图中，类似的元件或部分一般由类似的附图标记标识。附图中，各元件或部分并不一定按照实际的比例绘制。
图1是本发明提供的基于FPGA的状态机状态监控处理方法的实现流程图；
图2是本发明提供的FPGA的状态机上电后，以轮询的方式实时读取状态机的每一个状态编码，将读取到的每一个状态编码与预先配置生成的与当前读取的状态相匹配的状态参考编码相比较，判断两者是否一致的实现流程图；
图3是本发明提供的基于FPGA的状态机状态监控处理系统的结构框图；
图4是本发明提供的状态读取判断模块的结构框图。
具体实施方式
下面将结合附图对本发明技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本发明的、技术方案，因此只作为示例，而不能以此来限制本发明的保护范围。
图1是本发明提供的基于FPGA的状态机状态监控处理方法的实现流程图，其具体包括下述步骤：
在步骤S101中，FPGA的状态机上电后，以轮询的方式实时读取状态机的每一个状态编码，将读取到的每一个状态编码与预先配置生成的与当前读取的状态相匹配的状态参考编码相比较，判断两者是否一致。
在步骤S102中，当判定读取到的当前的状态编码与预先配置生成的状态参考编码相一致时，则判定当前状态处于正常状态。
在步骤S103中，当判定读取到的当前的状态编码与预先配置生成的状态参考编码不一致时，则应用预先配置生成的状态参考编码替换当前读取状态的状态编码。
其中，该步骤S103即为对状态的纠错过程，在此不再赘述。
在本发明实施例中，在执行上述步骤S101之前还需要执行下述步骤：
对所述FPGA的状态机的各个状态进行编码，并将状态编码存储到合法状态编码存储区；
其中，以二进制编码方式的状态编码为例进行说明，One-hot编码和格雷码方式的原理与二进制编码是一致的，假设状态机由5个状态组成：状态1、状态2、状态3、状态4和状态5，对应5个状态的二进制合法编码分别为0x001、0x010、0x011、0x100和0x101。该5个状态编码写入合法状态存储区，即ROM单元，除了以上5种编码外，其余编码都视为“非法”状态，例如状态6(0x110)。
在该实施例中，可以对上述状态编码进行状态修改，具体为：
(1)接收对所述状态机的状态编码的修改指令，所述修改指令包括状态编码的编码方式、状态编码的增加以及状态编码的删除；
(2)根据所述修改指令，对所述状态机的状态编码执行响应的动作。
在本发明实施例中，FPGA的状态机上电后，以轮询的方式实时读取状态机的每一个状态编码，将读取到的每一个状态编码与预先配置生成的与当前读取的状态相匹配的状态参考编码相比较，判断两者是否一致的步骤具体包括下述步骤：
在步骤S201中，控制预先配置的第一寄存器依次从所述合法状态编码存储区读取一个状态编码；
在步骤S202中，控制预先配置的第二寄存器读取所述状态机当前与从所述合法状态编码存储区读取一个状态编码相对应的一个状态编码；
在步骤S203中，将从所述合法状态编码存储区读取状态编码与读取到的状态机当前的状态编码进行比较，判断两者是否一致，是则执行步骤S204，否则执行步骤S205；
在步骤S204中，当判定读取到的当前的状态编码与预先配置生成的状态参考编码相一致时，生成第一标识信号；
在步骤S205中，当判定读取到的当前的状态编码与预先配置生成的状态参考编码不一致时，生成第二标识信号。
其中，该第一标识信号和第二标识信号作为后续判断执行的参考信号，即执行上述步骤S102和步骤S103的依据，在此不再赘述。
在本发明实施例中，在执行上述步骤S201之前还需要执行下述步骤：
预先配置第一寄存器和第二寄存器，所述第一寄存器和第二寄存器分别用于读取状态机的状态编码。
在本发明实施例中，在轮询检测状态机的状态过程中，在每一个状态的检测过程之间需要进行状态控制切换，在此不再赘述。
图3示出了本发明提供的基于FPGA的状态机状态监控处理系统的结构框图，为了便于说明，图中仅给出了与本发明实施例相关的部分。
基于FPGA的状态机状态监控处理系统包括：
状态读取判断模块11，用于FPGA的状态机上电后，以轮询的方式实时读取状态机的每一个状态编码，将读取到的每一个状态编码与预先配置生成的与当前读取的状态相匹配的状态参考编码相比较，判断两者是否一致；
正常状态判定模块12，用于当判定读取到的当前的状态编码与预先配置生成的状态参考编码相一致时，则判定当前状态处于正常状态；
状态编码替换模块13，用于当判定读取到的当前的状态编码与预先配置生成的状态参考编码不一致时，则应用预先配置生成的状态参考编码替换当前读取状态的状态编码。
在该实施例中，所述系统还包括：
状态编码模块14，用于对所述FPGA的状态机的各个状态进行编码；
状态编码存储模块15，用于将状态编码存储到合法状态编码存储区；
修改指令接收模块16，用于接收对所述状态机的状态编码的修改指令，所述修改指令包括状态编码的编码方式、状态编码的增加以及状态编码的删除；
修改动作响应模块17，用于根据所述修改指令，对所述状态机的状态编码执行响应的动作。
在本发明实施例中，如图4所示，所述状态读取判断模块11具体包括：
第一读取模块18，用于控制预先配置的第一寄存器依次从所述合法状态编码存储区读取一个状态编码；
第二读取模块19，用于控制预先配置的第二寄存器读取所述状态机当前与从所述合法状态编码存储区读取一个状态编码相对应的一个状态编码；
比较判断模块20，用于将从所述合法状态编码存储区读取状态编码与读取到的状态机当前的状态编码进行比较，判断两者是否一致；
第一标识信号生成模块21，用于当判定读取到的当前的状态编码与预先配置生成的状态参考编码相一致时，生成第一标识信号；
第二标识信号生成模块22，用于当判定读取到的当前的状态编码与预先配置生成的状态参考编码不一致时，生成第二标识信号。
在该实施例中，所述状态读取判断模块还包括：
预先配置模块23，用于预先配置第一寄存器和第二寄存器，所述第一寄存器和第二寄存器分别用于读取状态机的状态编码。
其中，上述各个模块的功能如上述方法实施例所记载，在此不再赘述。
在本发明实施例中，FPGA的状态机上电后，以轮询的方式实时读取状态机的每一个状态编码，将读取到的每一个状态编码与预先配置生成的与当前读取的状态相匹配的状态参考编码相比较，判断两者是否一致；当判定读取到的当前的状态编码与预先配置生成的状态参考编码相一致时，则判定当前状态处于正常状态；当判定读取到的当前的状态编码与预先配置生成的状态参考编码不一致时，则应用预先配置生成的状态参考编码替换当前读取状态的状态编码，从而能够检测出状态机的非法状态并将状态机恢复到正常状态，保障状态机运行的连贯性，以及状态机的容错性和可靠性。
以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。

Claims (6)

1.一种基于FPGA的状态机状态监控处理方法，其特征在于，所述方法包括下述步骤：
FPGA的状态机上电后，以轮询的方式实时读取状态机的每一个状态编码，将读取到的每一个状态编码与预先配置生成的与当前读取的状态相匹配的状态参考编码相比较，判断两者是否一致；
当判定读取到的当前的状态编码与预先配置生成的状态参考编码相一致时，则判定当前状态处于正常状态；
当判定读取到的当前的状态编码与预先配置生成的状态参考编码不一致时，则应用预先配置生成的状态参考编码替换当前读取状态的状态编码；
所述FPGA的状态机上电后，以轮询的方式实时读取状态机的每一个状态编码的步骤之前还包括下述步骤：
对所述FPGA的状态机的各个状态进行编码，并将状态编码存储到合法状态编码存储区；
所述FPGA的状态机上电后，以轮询的方式实时读取状态机的每一个状态编码，将读取到的每一个状态编码与预先配置生成的与当前读取的状态相匹配的状态参考编码相比较，判断两者是否一致的步骤具体包括下述步骤：
控制预先配置的第一寄存器依次从所述合法状态编码存储区读取一个状态编码；
控制预先配置的第二寄存器读取所述状态机当前与从所述合法状态编码存储区读取一个状态编码相对应的一个状态编码；
将从所述合法状态编码存储区读取状态编码与读取到的状态机当前的状态编码进行比较，判断两者是否一致；
当判定读取到的当前的状态编码与预先配置生成的状态参考编码相一致时，生成第一标识信号；
当判定读取到的当前的状态编码与预先配置生成的状态参考编码不一致时，生成第二标识信号。
2.根据权利要求1所述的基于FPGA的状态机状态监控处理方法，其特征在于，所述方法还包括下述步骤：
接收对所述状态机的状态编码的修改指令，所述修改指令包括状态编码的编码方式、状态编码的增加以及状态编码的删除；
根据所述修改指令，对所述状态机的状态编码执行响应的动作。
3.根据权利要求1所述的基于FPGA的状态机状态监控处理方法，其特征在于，所述方法还包括下述步骤：
预先配置第一寄存器和第二寄存器，所述第一寄存器和第二寄存器分别用于读取状态机的状态编码。
4.一种基于FPGA的状态机状态监控处理系统，其特征在于，所述系统包括：
状态读取判断模块，用于FPGA的状态机上电后，以轮询的方式实时读取状态机的每一个状态编码，将读取到的每一个状态编码与预先配置生成的与当前读取的状态相匹配的状态参考编码相比较，判断两者是否一致；
正常状态判定模块，用于当判定读取到的当前的状态编码与预先配置生成的状态参考编码相一致时，则判定当前状态处于正常状态；
状态编码替换模块，用于当判定读取到的当前的状态编码与预先配置生成的状态参考编码不一致时，则应用预先配置生成的状态参考编码替换当前读取状态的状态编码；
所述系统还包括：
状态编码模块，用于对所述FPGA的状态机的各个状态进行编码；
状态编码存储模块，用于将状态编码存储到合法状态编码存储区；
所述状态读取判断模块具体包括：
第一读取模块，用于控制预先配置的第一寄存器依次从所述合法状态编码存储区读取一个状态编码；
第二读取模块，用于控制预先配置的第二寄存器读取所述状态机当前与从所述合法状态编码存储区读取一个状态编码相对应的一个状态编码；
比较判断模块，用于将从所述合法状态编码存储区读取状态编码与读取到的状态机当前的状态编码进行比较，判断两者是否一致；
第一标识信号生成模块，用于当判定读取到的当前的状态编码与预先配置生成的状态参考编码相一致时，生成第一标识信号；
第二标识信号生成模块，用于当判定读取到的当前的状态编码与预先配置生成的状态参考编码不一致时，生成第二标识信号。
5.根据权利要求4所述的基于FPGA的状态机状态监控处理系统，其特征在于，所述系统还包括：
修改指令接收模块，用于接收对所述状态机的状态编码的修改指令，所述修改指令包括状态编码的编码方式、状态编码的增加以及状态编码的删除；
修改动作响应模块，用于根据所述修改指令，对所述状态机的状态编码执行响应的动作。
6.根据权利要求4所述的基于FPGA的状态机状态监控处理系统，其特征在于，所述状态读取判断模块还包括：
预先配置模块，用于预先配置第一寄存器和第二寄存器，所述第一寄存器和第二寄存器分别用于读取状态机的状态编码。
CN202010110208.4A 2020-02-23 2020-02-23 一种基于fpga的状态机状态监控处理方法及系统 Active CN111338896B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010110208.4A CN111338896B (zh) 2020-02-23 2020-02-23 一种基于fpga的状态机状态监控处理方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010110208.4A CN111338896B (zh) 2020-02-23 2020-02-23 一种基于fpga的状态机状态监控处理方法及系统

Publications (2)

Publication Number Publication Date
CN111338896A CN111338896A (zh) 2020-06-26
CN111338896B true CN111338896B (zh) 2022-05-31

Family

ID=71183544

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010110208.4A Active CN111338896B (zh) 2020-02-23 2020-02-23 一种基于fpga的状态机状态监控处理方法及系统

Country Status (1)

Country Link
CN (1) CN111338896B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101840345A (zh) * 2010-05-06 2010-09-22 深圳市九洲电器有限公司 一种配置参数的识别方法、系统及嵌入式设备
CN105634505A (zh) * 2014-11-27 2016-06-01 航天恒星科技有限公司 多用户编码复用方法及装置
CN109459955A (zh) * 2018-11-21 2019-03-12 华南理工大学 基于fpga的多轴伺服电机位置读取、解码系统及方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101840345A (zh) * 2010-05-06 2010-09-22 深圳市九洲电器有限公司 一种配置参数的识别方法、系统及嵌入式设备
CN105634505A (zh) * 2014-11-27 2016-06-01 航天恒星科技有限公司 多用户编码复用方法及装置
CN109459955A (zh) * 2018-11-21 2019-03-12 华南理工大学 基于fpga的多轴伺服电机位置读取、解码系统及方法

Also Published As

Publication number Publication date
CN111338896A (zh) 2020-06-26

Similar Documents

Publication Publication Date Title
US10382222B2 (en) Method for protecting configuration data from a data bus transceiver, data bus transceiver and data bus system
US8049529B2 (en) Fault triggerred automatic redundancy scrubber
CN106463179A (zh) 利用存储器控制器处理数据错误事件的方法、装置和系统
CN111049571B (zh) 光模块故障预测方法、装置及计算机可读存储介质
CN109217922B (zh) 一种光模块上报接收信号丢失告警的方法及装置
CN110908868B (zh) 数据中心的故障预测方法、装置、设备及可读存储介质
CN111338896B (zh) 一种基于fpga的状态机状态监控处理方法及系统
CN105607974A (zh) 高可靠性多核处理系统
EP0482495B1 (en) Finite-state machine for reliable computing and adjustment systems
CN100470493C (zh) 自动重置系统及方法
CN108829417B (zh) 一种cpld的升级装置、方法、设备及存储介质
US11140002B2 (en) Method for switching off a communication and corresponding communication system
US20140325300A1 (en) Semiconductor device
CN216956255U (zh) 一种驱动板系统
CN217085912U (zh) 一种8防区报警模块优化电路
JP2014075065A (ja) 半導体装置及びその回路動作開始方法
CN103853695A (zh) 一种离散量的上电自检电路
CN220290885U (zh) 电池管理模组、电池管理装置
CN114584322B (zh) 连接装置秘钥认证模式切换方法、装置、连接装置及介质
US20080281896A1 (en) Industrial controller
CN109491537B (zh) 电路连接方法及装置、存储介质和处理器
CN113448401B (zh) 一种主板和服务器
CN115389911B (zh) 芯片调度器故障判断方法、装置、电子设备及存储介质
CN110046120B (zh) 基于iic协议的数据处理方法、装置、系统及存储介质
CN105830162B (zh) 用于识别至少一个存储器元件中的错误数据的方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant