TWI645680B - 類比至數位轉換裝置及其類比至數位轉換器校正方法 - Google Patents

類比至數位轉換裝置及其類比至數位轉換器校正方法 Download PDF

Info

Publication number
TWI645680B
TWI645680B TW106133444A TW106133444A TWI645680B TW I645680 B TWI645680 B TW I645680B TW 106133444 A TW106133444 A TW 106133444A TW 106133444 A TW106133444 A TW 106133444A TW I645680 B TWI645680 B TW I645680B
Authority
TW
Taiwan
Prior art keywords
analog
digital
linearity
output result
digital code
Prior art date
Application number
TW106133444A
Other languages
English (en)
Other versions
TW201916595A (zh
Inventor
吳盈澂
黃詩雄
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW106133444A priority Critical patent/TWI645680B/zh
Priority to US16/026,315 priority patent/US10367517B2/en
Application granted granted Critical
Publication of TWI645680B publication Critical patent/TWI645680B/zh
Publication of TW201916595A publication Critical patent/TW201916595A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0614—Continuously compensating for, or preventing, undesired influence of physical parameters of harmonic distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H03M1/1042—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables the look-up table containing corrected values for replacing the original digital values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
    • H03M1/442—Sequential comparisons in series-connected stages with change in value of analogue signal using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一種類比至數位轉換裝置，包含：類比至數位轉換器、線性度計算模組及校正模組。類比至數位轉換器包含：電容陣列、比較器及控制電路。電容陣列接收輸入訊號，俾進行電容切換以產生電容陣列輸出訊號。比較器比較電容陣列輸出訊號以及對比訊號產生數位碼輸出結果。控制電路根據數位碼輸出結果控制電容陣列的電容切換。線性度計算模組根據數位碼輸出結果產生線性度相關參數。校正模組於線性度相關參數並未位於預設範圍時，根據線性度相關參數產生權重參數，並根據權重參數調整數位碼輸出結果，產生調整後數位碼輸出結果。

Description

類比至數位轉換裝置及其類比至數位轉 換器校正方法
本發明是有關於一種訊號轉換技術，且特別是有關於一種類比至數位轉換裝置及其類比至數位轉換器校正方法。
類比數位轉換器(analog to digital converter；ADC)是用於將類比形式的連續訊號轉換為數位形式的離散訊號的元件。其中，連續漸近式類比數位轉換器(successive approximation ADC；SAR ADC)是利用二分搜尋法的概念逐次逼近輸入電壓的技術。連續漸近式類比數位轉換器中常設置有電容陣列，以藉由電容陣列的切換進行比較。然而，電容陣列的不匹配，容易造成電壓準位的不精確，而造成誤差，產生錯誤的數位碼。
因此，如何設計一個新的類比至數位轉換裝置及其類比至數位轉換器校正方法，以解決上述的問題，乃為此一業界亟待解決的問題。
因此，本發明之一態樣是在提供一種類比至數位轉換裝置，包含：類比至數位轉換器、線性度計算模組以及校正模組。類比至數位轉換器包含：電容陣列、比較器以及控制電路。電容陣列配置以接收輸入訊號，俾進行電容切換以產生電容陣列輸出訊號。比較器配置以比較電容陣列輸出訊號以及對比訊號產生數位碼輸出結果。控制電路配置以根據數位碼輸出結果控制電容陣列的電容切換。線性度計算模組配置以根據數位碼輸出結果產生線性度相關參數。校正模組配置以於線性度相關參數並未位於預設範圍時，根據線性度相關參數產生權重參數，並根據權重參數調整數位碼輸出結果，產生調整後數位碼輸出結果。
本發明之另一態樣是在提供一種類比至數位轉換器校正方法，包含：使類比至數位轉換器之電容陣列接收輸入訊號，俾進行電容切換以產生電容陣列輸出訊號；使類比至數位轉換器之比較器比較電容陣列輸出訊號以及對比訊號產生數位碼輸出結果；使類比至數位轉換器之控制電路根據數位碼輸出結果控制電容陣列的電容切換；使線性度計算模組根據數位碼輸出結果產生線性度相關參數；以及使校正模組於線性度相關參數並未位於預設範圍時，根據線性度 相關參數產生權重參數，並根據權重參數調整數位碼輸出結果，產生調整後數位碼輸出結果。
應用本發明之優點使校正模組根據線性度計算模組產生的線性度相關參數，對數位碼輸出結果進行校正，大幅降低設計的複雜度。
1、5‧‧‧類比至數位轉換裝置
100‧‧‧類比至數位轉換器
102‧‧‧線性度計算模組
104‧‧‧校正模組
200、206‧‧‧電容陣列
202‧‧‧比較器
204‧‧‧控制電路
500‧‧‧分析模組
700‧‧‧類比至數位轉換器校正方法
701-708‧‧‧步驟
A1、A2、B1、B2‧‧‧點
BOUT‧‧‧數位碼輸出結果
C0-C8‧‧‧電容
DOUT‧‧‧調整後數位碼輸出結果
EN‧‧‧致能訊號
GND‧‧‧接地電位
LIN‧‧‧線性度相關參數
SWIN、SW1-SW8‧‧‧開關單元
VCM‧‧‧對比訊號
VCO、VCO’‧‧‧電容陣列輸出訊號
VIN‧‧‧輸入訊號
VREF‧‧‧參考電壓
第1圖為本發明一實施例中，一種類比至數位轉換裝置的方塊圖；第2A圖以及第2B圖分別為本發明一實施例中，類比至數位轉換器更詳細的方塊圖；第3A圖及第3B圖分別為本發明一實施例中，輸入訊號為單頻訊號時，在經過校正模組校正前以及校正後的總諧波失真的波形圖；第4A圖及第4B圖分別為本發明一實施例中，輸入訊號為多頻訊號時，在經過校正模組校正前以及校正後的多頻功率比的波形圖；第5圖為本發明一實施例中，一種類比至數位轉換裝置的方塊圖；第6A圖為本發明一實施例中，分析模組根據數位碼輸出結果產生的數位碼直方圖； 第6B圖及第6C圖分別為本發明一實施例中，分析模組根據數位碼輸出結果產生的數位碼差分非線性誤差曲線圖及數位碼積分非線性誤差曲線圖；以及第7圖為本發明一實施例中，一種類比至數位轉換器校正方法的流程圖。
請參照第1圖。第1圖為本發明一實施例中，一種類比至數位轉換裝置1的方塊圖。類比至數位轉換裝置1包含：類比至數位轉換器100、線性度計算模組102以及校正模組104。
類比至數位轉換器100配置以接收類比的輸入訊號VIN，進行類比至數位的轉換，以產生數位碼輸出結果BOUT。數位碼輸出結果BOUT可由M個位元表示，其中M個位元是由一最高有效位元(most significant bit；MSB)與接續於最高有效位元之後的連續M-1個位元所組成。
於一實施例中，類比至數位轉換器100包含電容陣列200、比較器202以及控制電路204。
請同時參照第2A圖以及第2B圖。第2A圖以及第2B圖分別為本發明一實施例中，類比至數位轉換器100更詳細的方塊圖。
如第2A圖所示，電容陣列200包含多個相並聯的電容，例如但不限於電容C0-C8。於一實施例中，電容C0-C8的電容值可大約成倍數關係。舉例而言，電容C0及電容C1可具有相同的電容值，電容C2的電容值可大約為電容C0及電容 C1的電容值總和(相當於電容C0的電容值的兩倍)。於一實施例中，電容C2的電容值可略小於電容C0及電容C1的電容值總和。
類似地，電容C3的電容值可為電容C0-C2的電容值總和(相當於電容C0的電容值的四倍)，以此類推。每個電容將對應於一個位元。因此，對應於最高有效位元的電容C8的電容值，將為電容C0的電容值的28倍。
電容陣列200可藉由開關單元SWIN的切換接收輸入訊號VIN或參考電壓VREF。而各個電容C0-C8則可藉由開關單元SW1-SW8的切換，電性耦接於參考電壓VREF或是接地電位GND之間。於一實施例中，開關單元SWIN可先切換以接收輸入訊號VIN後，再切換至參考電壓VREF，並搭配開關單元SW1-SW8切換電容C0-C8來產生電容陣列輸出訊號VCO。
比較器202電性耦接於該電容陣列200，配置以比較電容陣列輸出訊號VCO以及對比訊號VCM產生數位碼輸出結果BOUT。於一實施例中，對比訊號VCM可選擇性地為固定訊號或是輸入訊號VIN的取樣結果。控制電路204進一步根據數位碼輸出結果BOUT調整電容陣列200，使對應輸入訊號VIN的數位碼藉由比較並逼近而自高至低的逐位元輸出。
如第2B圖所示，在本實施例中，類比至數位轉換器100除了電容陣列200外，更包含另一電容陣列206。於一實施例中，電容陣列206的結構與運作方式，與電容陣列200為相同，因此不再贅述。在此實施例中，比較器202配置以比 較電容陣列200的電容陣列輸出訊號VCO以及電容陣列206的電容陣列輸出訊號VCO’產生數位碼輸出結果BOUT。控制電路204進一步根據數位碼輸出結果BOUT調整電容陣列200及206，使對應輸入訊號VIN的數位碼逐位元輸出。
需注意的是，上述第2A圖以及第2B圖中所繪示的類比至數位轉換器100僅為一範例。於其他實施例中，類比至數位轉換器100亦可能以其他架構形成，或包含其他元件，不為上述的實施方式所限。
線性度計算模組102配置以根據數位碼輸出結果BOUT產生線性度相關參數LIN。
校正模組104配置以於線性度相關參數LIN並未位於預設範圍時，根據線性度相關參數LIN產生權重參數(未繪示)，並根據權重參數調整數位碼輸出結果BOUT，產生調整後數位碼輸出結果DOUT。
於一實施例中，權重參數對應於電容陣列200中，對應最高有效位元的電容，例如但不限於第2A圖的電容C8。
於一實施例中，當輸入訊號為單頻(single tone)訊號時，線性度相關參數LIN與總諧波失真(total harmonic distortion；THD)相關的參數。當倍頻諧波總和的數值愈小，表示線性度上的表現愈佳。
因此，當輸入訊號為單頻訊號，而線性度相關參數LIN為與總諧波失真相關時，校正模組104將在倍頻諧波總和的數值未小於一預設範圍時，產生權重參數以調整數 位碼輸出結果BOUT，進一步產生調整後數位碼輸出結果DOUT。
請參照第3A圖及第3B圖。第3A圖及第3B圖分別為本發明一實施例中，輸入訊號為單頻訊號時，在經過校正模組104校正前以及校正後的總諧波失真的波形圖。
如第3A圖及第3B圖所示，在校正模組104校正前，二倍頻諧波至九倍頻諧波的數值較大而形成多個突波，倍頻諧波總和較大。而在校正模組104校正後，第二次至第九次諧波的數值明顯地下降，倍頻諧波總和較小，而有較佳的線性度。
而當類比至數位轉換裝置1應用於多載波(multi-carrier)的系統，則輸入訊號為多頻(multi tone)訊號。此時，線性度相關參數LIN為與多頻功率比(multi tone power ratio；MTPR)相關的參數。當多頻功率比中存在的頻率的訊號強度與匱乏的頻率的訊號強度間的差距愈大，表示線性度上的表現愈佳。
因此，當輸入訊號為多頻訊號，而線性度相關參數LIN為多頻功率比時，校正模組104將在上述訊號強度間的差距未大於一預設範圍時，產生權重參數以調整數位碼輸出結果BOUT，進一步產生調整後數位碼輸出結果DOUT。
第4A圖及第4B圖分別為本發明一實施例中，輸入訊號為多頻訊號時，在經過校正模組104校正前以及校正後的多頻功率比的波形圖。其中，第4A圖及第4B圖中的 橫軸以及縱軸的單位分別為頻率以及分貝，且橫軸以及縱軸上的每格單位量度均為相同。
如第4A圖及第4B圖所示，多頻訊號的輸入訊號VIN具有對應A1點以及B1點的頻率的訊號成分，但並未具有A2點以及B2點的頻率的訊號成分。
因此，在校正模組104校正前，A1點及A2點的訊號強度差距以及B1點及B2點的訊號強度差距，均約為4單位(對應縱軸上的四格)。而在校正模組104校正後，A1點及A2點的訊號強度差距以及B1點及B2點的訊號強度差距，均增加為介於4.5單位至5單位間。因此，校正後的訊號強度差距較尚未校正時大，而有較佳的線性度。
於一實施例中，校正模組104將調整後數位碼輸出結果DOUT反饋給線性度計算模組102，以使線性度計算模組102根據調整後數位碼輸出結果DOUT產生線性度相關參數LIN。
校正模組104配置以於線性度相關參數LIN並未位於預設範圍時，繼續根據線性度相關參數LIN調整權重參數，並根據權重參數對調整後數位碼輸出結果DOUT繼續進行調整。上述的迴圈式調整機制，可持續進行直到線性度相關參數LIN位於預設範圍為止。
在部分技術中，需要額外設置比較器、校正控制電路、連續漸近暫存器以及校正數位至類比轉換器等模組，來根據類比至數位轉換器中的電容陣列的電容電荷狀況進行控制與校正。當所需的精確度愈高，電路的複雜度也將 愈高，面積亦將愈大。相較之下，本發明的優點在於，類比至數位轉換裝置的校正模組104可根據線性度計算模組102產生的線性度相關參數LIN，對數位碼輸出結果BOUT進行校正，大幅降低設計的複雜度。
請參照第5圖。第5圖為本發明一實施例中，一種類比至數位轉換裝置5的方塊圖。
類似於第1圖的類比至數位轉換裝置1，類比至數位轉換裝置5包含：類比至數位轉換器100、線性度計算模組102以及校正模組104。然而於本實施例中，類比至數位轉換裝置3更進一步包含分析模組500。
於一實施例中，分析模組500可與線性度計算模組102共同整合於一個系統單晶片(system on a chip；SOC)或是數位訊號處理模組(digital signal processor；DSP)中。分析模組500配置以接收數位碼輸出結果BOUT進行分析，以在數位碼輸出結果BOUT不連續時，判斷具有缺碼現象。
更詳細地說，分析模組500配置以根據數位碼輸出結果BOUT產生數位碼直方圖(histogram)、數位碼積分非線性(integral nonlinearity；INL)誤差曲線或數位碼差分非線性(differential nonlinearity；DNL)誤差曲線，並據以判斷缺碼現象。
請參照第6A圖。第6A圖為本發明一實施例中，分析模組500根據數位碼輸出結果BOUT產生的數位碼直方圖。
在第6A圖，橫軸為由低至高的數位碼，而縱軸為各個數位碼的出現次數。以包含12個電容的電容陣列為例，將可產生12位元的數位碼，以表示從0至4095的範圍。第4A圖繪示出範圍為1500至2500的數位碼。其中，在對應約為中間值的數位碼2048的出現次數為0。因此，分析模組500可在這樣的情形產生時，判斷數位碼輸出結果BOUT在數位碼2048處具有不連續的狀況。
請參照第6B圖及第6C圖。第6B圖及第6C圖分別為本發明一實施例中，分析模組500根據數位碼輸出結果BOUT產生的數位碼差分非線性誤差曲線圖及數位碼積分非線性誤差曲線圖。
在第6B圖及第6C圖，橫軸為由低至高的數位碼，而縱軸為最低有效位元(least significant bit；LSB)。以包含12個電容的電容陣列為例，將可產生12位元的數位碼，以表示從0至4095的範圍。第6B圖及第6C圖均繪示出範圍為0至4000的數位碼。其中，在對應約為中間值的數位碼2048的曲線均出現不連續的狀況。因此，分析模組500可在這樣的情形產生時，判斷數位碼輸出結果BOUT在數位碼2048處具有不連續的狀況。
於本實施例中，分析模組500在判斷數位碼輸出結果BOUT具有缺碼現象時，將產生致能訊號EN至線性度計算模組102以及校正模組104，以使線性度計算模組102以及校正模組104在具有缺碼現象時才運作。
請參照第7圖。第7圖為本發明一實施例中，一種類比至數位轉換器校正方法700的流程圖。類比至數位轉換器校正方法700可應用於例如，但不限於第1圖所繪示的類比至數位轉換裝置1中。類比至數位轉換器校正方法700包含下列步驟(應瞭解到，在本實施方式中所提及的步驟，除特別敘明其順序者外，均可依實際需要調整其前後順序，甚至可同時或部分同時執行)。
於步驟701，使類比至數位轉換器100之電容陣列200接收輸入訊號VIN，俾進行電容切換以產生電容陣列輸出訊號VCO。
於步驟702，使類比至數位轉換器100之比較器202比較電容陣列輸出訊號VCO以及對比訊號VCM產生數位碼輸出結果BOUT。
於步驟703，使類比至數位轉換器100之控制電路204根據數位碼輸出結果BOUT控制電容陣列200的電容切換。
於步驟704，使線性度計算模組102根據數位碼輸出結果BOUT產生線性度相關參數LIN。
於步驟705，使校正模組104判斷線性度相關參數LIN是否位於預設範圍。
當線性度相關參數LIN並未位於預設範圍，於步驟706，使校正模組104根據線性度相關參數LIN產生權重參數，並根據權重參數調整數位碼輸出結果BOUT，產生調整後數位碼輸出結果DOUT。
於步驟707，使線性度計算模組102根據調整後數位碼輸出結果DOUT產生線性度相關參數LIN。
接著，流程回至步驟705，使校正模組104再次判斷線性度相關參數LIN是否位於預設範圍。
當線性度相關參數LIN並未位於預設範圍時，流程將再次進行步驟706及步驟707，以持續對調整後數位碼輸出結果DOUT進行調整。而當線性度相關參數LIN位於預設範圍時，流程則將進行至步驟708，結束校正。
雖然本案內容已以實施方式揭露如上，然其並非配置以限定本案內容，任何熟習此技藝者，在不脫離本案內容之精神和範圍內，當可作各種之更動與潤飾，因此本案內容之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (10)

  1. 一種類比至數位轉換裝置，包含：一類比至數位轉換器，包含：一電容陣列，配置以接收一輸入訊號，俾進行一電容切換以產生一電容陣列輸出訊號；一比較器，配置以比較該電容陣列輸出訊號以及一對比訊號產生一數位碼輸出結果；以及一控制電路，配置以根據該數位碼輸出結果控制該電容陣列的該電容切換；一線性度計算模組，配置以根據該數位碼輸出結果產生一線性度相關參數；以及一校正模組，配置以於該線性度相關參數並未位於一預設範圍時，根據該線性度相關參數產生一權重參數，並根據該權重參數調整該數位碼輸出結果，產生一調整後數位碼輸出結果。
  2. 如請求項1所述之類比至數位轉換裝置，其中該線性度判斷模組更配置以根據該調整後數位碼輸出結果產生該線性度相關參數，該校正模組配置以於該線性度相關參數並未位於該預設範圍時，根據該線性度相關參數調整該權重參數，並根據該權重參數調整該調整後數位碼輸出結果。
  3. 如請求項1所述之類比至數位轉換裝置，其中該輸入訊號為一單頻(single tone)訊號，該線性度相關參數與總諧波失真(total harmonic distortion；THD)相關。
  4. 如請求項1所述之類比至數位轉換裝置，其中該輸入訊號為一多頻(multi tone)訊號，該線性度相關參數與多頻功率比(multi tone power ratio；MTPR)相關。
  5. 如請求項1所述之類比至數位轉換裝置，更包含一分析模組，配置以接收該數位碼輸出結果進行分析，以在該數位碼輸出結果不連續時，判斷具有一缺碼現象；其中該線性度計算模組以及該校正模組在具有該缺碼現象時運作。
  6. 如請求項5所述之類比至數位轉換裝置，其中該分析模組配置以根據該數位碼輸出結果產生一數位碼直方圖(histogram)、一數位碼積分非線性(integral nonlinearity；INL)誤差曲線或一數位碼差分非線性(differential nonlinearity；DNL)誤差曲線，並據以判斷該缺碼現象。
  7. 如請求項1所述之類比至數位轉換裝置，其中該對比訊號為另一電容陣列輸出訊號或一參考訊號。
  8. 如請求項1所述之類比至數位轉換裝置，其中該權重參數對應於該電容陣列中，對應一最高有效位元(most significant bit；MSB)的一電容。
  9. 一種類比至數位轉換器校正方法，包含：使一類比至數位轉換器之一電容陣列接收一輸入訊號，俾進行一電容切換以產生一電容陣列輸出訊號；使該類比至數位轉換器之一比較器比較該電容陣列輸出訊號以及一對比訊號產生一數位碼輸出結果；使該類比至數位轉換器之一控制電路根據該數位碼輸出結果控制該電容陣列的該電容切換；使一線性度計算模組根據該數位碼輸出結果產生一線性度相關參數；以及使一校正模組於該線性度相關參數並未位於一預設範圍時，根據該線性度相關參數產生一權重參數，並根據該權重參數調整該數位碼輸出結果，產生一調整後數位碼輸出結果。
  10. 如請求項9所述之類比至數位轉換器校正方法，更包含： 使該線性度判斷模組根據該調整後數位碼輸出結果產生該線性度相關參數；以及使該校正模組配置於該線性度相關參數並未位於該預設範圍時，根據該線性度相關參數調整該權重參數，並根據該權重參數調整該調整後數位碼輸出結果。
TW106133444A 2017-09-28 2017-09-28 類比至數位轉換裝置及其類比至數位轉換器校正方法 TWI645680B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106133444A TWI645680B (zh) 2017-09-28 2017-09-28 類比至數位轉換裝置及其類比至數位轉換器校正方法
US16/026,315 US10367517B2 (en) 2017-09-28 2018-07-03 Analog to digital conversion apparatus and analog to digital converter calibration method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106133444A TWI645680B (zh) 2017-09-28 2017-09-28 類比至數位轉換裝置及其類比至數位轉換器校正方法

Publications (2)

Publication Number Publication Date
TWI645680B true TWI645680B (zh) 2018-12-21
TW201916595A TW201916595A (zh) 2019-04-16

Family

ID=65431869

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106133444A TWI645680B (zh) 2017-09-28 2017-09-28 類比至數位轉換裝置及其類比至數位轉換器校正方法

Country Status (2)

Country Link
US (1) US10367517B2 (zh)
TW (1) TWI645680B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018109556B4 (de) * 2018-04-20 2021-05-06 Infineon Technologies Ag Verfahren, Vorrichtung und System zur Analog-Digital-Wandlung
JP2019220751A (ja) * 2018-06-15 2019-12-26 ルネサスエレクトロニクス株式会社 Ａ／ｄ変換装置および半導体装置
TWI774493B (zh) * 2021-07-29 2022-08-11 新唐科技股份有限公司 可用於信號轉換器的控制電路與校正方法
US12015419B2 (en) * 2022-05-31 2024-06-18 Xilinx, Inc. Switched capacitor circuitry for mitigating pole-zero doublet errors in an analog circuit
CN116938245B (zh) * 2023-09-18 2023-11-24 微龛(广州)半导体有限公司 模数转换器校准方法及模数转换器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6590517B1 (en) * 1999-10-22 2003-07-08 Eric J. Swanson Analog to digital conversion circuitry including backup conversion circuitry
TW200832937A (en) * 2007-01-25 2008-08-01 Mstar Semiconductor Inc A Sigma-Delta ADC modulator
US8836554B2 (en) * 2012-12-14 2014-09-16 National Chiao Tung University Digital-to-analog converter (DAC) circuit and weight error estimation/calibration method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4338589A (en) * 1979-02-13 1982-07-06 Hewlett-Packard Company Autocalibration of compressed A/D converter
US6486806B1 (en) 1999-09-09 2002-11-26 Cirrus Logic, Inc. Systems and methods for adaptive auto-calibration of Radix<2 A/D SAR converters with internally generated stimuli
US6424276B1 (en) 1999-09-09 2002-07-23 Cirrus Logic, Inc. Successive approximation algorithm-based architectures and systems
US7609184B2 (en) * 2007-11-08 2009-10-27 Advantest Corporation D-A convert apparatus and A-D convert apparatus
TW200952328A (en) * 2008-06-13 2009-12-16 Univ Nat Chiao Tung Background calibration method for calibrating non-linear distortion of amplifier and system thereof
US8111178B2 (en) 2009-11-26 2012-02-07 Mediatek Inc. Calibration method and related calibration apparatus for capacitor array
TWI454065B (zh) * 2011-11-23 2014-09-21 Ind Tech Res Inst 逐次逼近暫存器類比數位轉換器及其線性度校正的方法
CN104796149B (zh) * 2015-05-20 2017-10-24 中国电子科技集团公司第二十四研究所 高精度逐次逼近型模数转换器及其基于dnl的性能提升方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6590517B1 (en) * 1999-10-22 2003-07-08 Eric J. Swanson Analog to digital conversion circuitry including backup conversion circuitry
TW200832937A (en) * 2007-01-25 2008-08-01 Mstar Semiconductor Inc A Sigma-Delta ADC modulator
US8836554B2 (en) * 2012-12-14 2014-09-16 National Chiao Tung University Digital-to-analog converter (DAC) circuit and weight error estimation/calibration method thereof

Also Published As

Publication number Publication date
TW201916595A (zh) 2019-04-16
US10367517B2 (en) 2019-07-30
US20190097645A1 (en) 2019-03-28

Similar Documents

Publication Publication Date Title
TWI645680B (zh) 類比至數位轉換裝置及其類比至數位轉換器校正方法
US9106246B2 (en) Successive approximation register analog-to-digital converter and associated control method
US9584146B2 (en) System and method for measuring the DC-transfer characteristic of an analog-to-digital converter
US10218377B2 (en) Gain calibration for ADC with external reference
TWI509997B (zh) 資料轉換電路及其方法
US7443323B2 (en) Calibrating a digital-to-analog converter
US7501965B2 (en) Correcting for errors that cause generated digital codes to deviate from expected values in an ADC
US8599059B1 (en) Successive approximation register analog-digital converter and method for operating the same
US10862498B1 (en) Calibration circuit and calibration method for ADC
TWI591969B (zh) 數位類比轉換器之校正電路及校正方法
CN107017888B (zh) 逐次逼近寄存器型模数转换器、校正方法及电子装置
US8754794B1 (en) Methods and apparatus for calibrating pipeline analog-to-digital converters
US8842029B2 (en) Area-efficiency delta modulator for quantizing an analog signal
US10637493B1 (en) Digital calibration of capacitive mismatches in analog-to-digital converters
TWI698091B (zh) 連續逼近式類比數位轉換器及其操作方法
US11424754B1 (en) Noise-shaping analog-to-digital converter
TW201840137A (zh) 數位類比轉換器及其執行方法
JP5656029B2 (ja) Ａ／ｄ変換装置及びａ／ｄ変換補正方法
CN109600139B (zh) 模拟至数字转换装置及其模拟至数字转换器校正方法
WO2018064720A1 (en) A device, system and method for digital-to-analogue conversion
US10484001B1 (en) Multi-bit successive-approximation register analog-to-digital converter
CN113131933A (zh) 具校正功能连续近似缓存器模拟至数字转换器及校正方法
US20230034555A1 (en) Linearity and/or gain in mixed-signal circuitry
US20230412182A1 (en) Ad converter
CN113016140B (zh) 一种误差校正方法及时间交织模数转换器