CN107306135A - 数字模拟转换器的校正电路及校正方法 - Google Patents

数字模拟转换器的校正电路及校正方法 Download PDF

Info

Publication number
CN107306135A
CN107306135A CN201610255426.0A CN201610255426A CN107306135A CN 107306135 A CN107306135 A CN 107306135A CN 201610255426 A CN201610255426 A CN 201610255426A CN 107306135 A CN107306135 A CN 107306135A
Authority
CN
China
Prior art keywords
electric capacity
output
current potential
digital
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610255426.0A
Other languages
English (en)
Other versions
CN107306135B (zh
Inventor
黄诗雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201610255426.0A priority Critical patent/CN107306135B/zh
Publication of CN107306135A publication Critical patent/CN107306135A/zh
Application granted granted Critical
Publication of CN107306135B publication Critical patent/CN107306135B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register

Abstract

一种数字模拟转换器的校正方法，该数字模拟转换器应用于一连续逼近式模拟数字转换器并且包含一第一电容、多个第二电容及一桥接电容，该方法包含：(a)使该连续逼近式模拟数字转换器的一比较器的两输入端等电位；(b)改变该第一电容的一第一端点的电位；(c)得到该连续逼近式模拟数字转换器的一第一输出；(d)于得到该第一输出后，使该比较器的两输入端等电位；(e)改变该多个第二电容的多个第一端点的电位；(f)得到该连续逼近式模拟数字转换器的一第二输出；以及(g)依据该第一输出及该第二输出校正该数字模拟转换器。

Description

数字模拟转换器的校正电路及校正方法
技术领域
本发明涉及数字模拟转换器(Digital-to-Analog Converter,DAC)的校正电路及校正方法，尤其涉及桥接式DAC(bridge DAC)的校正电
路及校正方法。
背景技术
图1是现有连续逼近式(successive approximation)模拟数字转换器(Analog-to-Digital Converter,ADC)(以下简称SA ADC)的局部电路图。该SA ADC通过桥接式DAC 110的电容切换操作与比较器105的比较操作，使比较器105的两个输入端的电压互相逼近，而在电压互相逼近的过程中，耦接于比较器105输出端的连续逼近暂存器(successive approximationregister,SAR)(图未示)，依据比较器105的输出产生数字码。最后等桥接式DAC 110的所有电容都切换完毕后(即所有电容耦接至适当的电压)，此时连续逼近暂存器所产生的数字码即是SA ADC的最后输出值，也就是输入信号(由Vin及Vip所组成)经过模拟数字转换后的结果。
桥接式DAC 110包含两个电容阵列，各自耦接比较器105的一个输入端。每个电容阵列包含一个桥接电容(bridge capacitor)130或140。此说明书中定义桥接电容130或140的右侧(即邻近比较器105的一侧)为电容阵列的最高有效位元(MSB)侧，左侧(即远离比较器105的一侧)为电容阵列的最低有效位元(LSB)侧。以图1中耦接比较器105的负极的电容阵列为例，其MSB侧包含电容111、112、113，此三个电容的电容值分别为4C、2C、1C(C为正数)；其LSB侧包含电容151、152、153、154、155，此五个电容的电容值分别为8C、4C、2C、1C、1C。电容111、112、113的一端耦接桥接电容130的其中一端，并且直接与比较器105耦接；相对的，电容151、152、153、154、155的一端则不直接与比较器105耦接，而是先耦接桥接电容130的另一端，再通过桥接电容130耦接比较器105。电容111、112、113、151、152、153、154、155非耦接桥接电容130的一端则分别通过开关SW耦接至地或参考电压Vref。
理想上，对比较器105而言，LSB侧的所有电容与桥接电容130或140的等效电容值，应实质上等于MSB侧的最小电容的电容值。然而，因为桥接电容130或140的电容值不易做的精准(因为电容值为非整数)，加上电路中存在不可避免的寄生电容，使得桥接式DAC 110不理想，而导致SAADC的操作产生错误。
文献《Split Capacitor DAC Mismatch Calibration in SuccessiveApproximation ADC》(Yanfei Chen,et al.,"Split Capacitor DAC MismatchCalibration in Successive Approximation ADC,"Custom Integrated CircuitsConference,2009.CICC'09.IEEE,pp.279-282,Sept.2009)提出一种校正桥接式DAC的方法。然而该文献所提出的方法必须先对比较器的偏移进行校正，当比较器的偏移够小时，其校正方法才可行。该文献的缺点在于，除了校正比较器必须耗费额外的时间之外，实作上发现，即使当比较器的偏移已被校正，执行该文献所提出的方法之后，桥接式DAC的表现仍然不佳。因此有必要提出更好的方法与电路来校正桥接式DAC。
发明内容
鉴于现有技术的不足，本发明的一目的在于提供一种数字模拟转换器的校正电路及校正方法，以校正桥接式DAC。
本发明公开一种数字模拟转换器的校正方法，该数字模拟转换器用于一连续逼近式模拟数字转换器，该数字模拟转换器耦接该连续逼近式模拟数字转换器的一比较器，并且包含一第一电容、多个第二电容，及一桥接电容，该第一电容的一第一端点耦接该比较器的一第一输入端及该桥接电容的一第一端点，该多个第二电容的多个第一端点互相耦接并耦接该桥接电容的一第二端点，该方法包含：(a)使该比较器的一第二输入端具有与该第一输入端的电位相等的电位；(b)改变该第一电容的一第二端点的电位；(c)得到该连续逼近式模拟数字转换器的一第一输出；(d)于得到该第一输出后，使该比较器的该第二输入端具有与该第一输入端的电位相等的电位；(e)改变该多个第二电容的多个第二端点的电位；(f)得到该连续逼近式模拟数字转换器的一第二输出；以及(g)依据该第一输出及该第二输出校正该数字模拟转换器。
本发明另公开一种数字模拟转换器的校正电路，该数字模拟转换器用于一连续逼近式模拟数字转换器，该数字模拟转换器耦接该连续逼近式模拟数字转换器的一比较器，并且包含一第一电容、多个第二电容，及一桥接电容，该第一电容的一第一端点耦接该比较器的一第一输入端及该桥接电容的一第一端点，该多个第二电容的多个第一端点互相耦接并耦接该桥接电容的一第二端点，该校正电路包含：一暂存器；以及一控制电路，耦接该数字模拟转换器及该暂存器，用来执行一校正程序，该校正程序包含以下步骤：(a)使该比较器的该第一输入端及一第二输入端等电位；(b)改变该第一电容的一第二端点的电位；(c)将该连续逼近式模拟数字转换器的一第一输出储存至该暂存器；(d)于得到该第一输出后，使该比较器的该第一输入端及该第二输入端等电位；(e)改变该多个第二电容的多个第二端点的电位；(f)将该连续逼近式模拟数字转换器的一第二输出储存至该暂存器；以及(g)依据该第一输出及该第二输出校正该数字模拟转换器。
本发明的数字模拟转换器的校正电路及校正方法以简单的方式校正桥接式DAC。相较于现有的校正方法，本发明无须预先校正比较器的偏移，因此得以提高校正确准度及可实施性。
有关本发明的特征、实作与技术效果，兹配合附图作实施例详细说明如下。
附图说明
图1为现有SA ADC的局部电路图；
图2为本发明的桥接式DAC的校正电路与SA ADC结合的功能方块图；
图3为本发明的桥接式DAC的校正方法的流程图；
图4A～图4F为桥接式DAC于本发明的校正过程中开关切换状态的示意图；以及
图5为本发明数字码的差值与补偿电容的档位的关系图。
附图标记说明：
105、205 比较器
110、210 桥接式DAC
130、140、430、440 桥接电容
220 连续逼近暂存器
230 控制电路
250 暂存器
260 参考电压产生单元
270 开关
411、412、413、451、452、453、454、455 电容
470、480 补偿电容
S310～S340 步骤
具体实施方式
以下说明内容的技术用语是参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释是以本说明书的说明或定义为准。
本发明的公开内容包含DAC的校正电路及校正方法，用以校正桥接式DAC。由于本发明的DAC的校正电路所包含的部分元件单独而言可能为已知元件，因此在不影响该装置发明的充分公开及可实施性的前提下，以下说明对于已知元件的细节将予以省略。此外，本发明的DAC的校正方法可以是软件及/或固件的形式，并且可通过本发明的DAC的校正电路或其等效装置来执行，在不影响该方法发明的充分公开及可实施性的前提下，以下方法发明的说明将着重于步骤内容而非硬件。
图2为本发明的桥接式DAC的校正电路与SA ADC结合的功能方块图。请一并参阅图3，其是本发明的桥接式DAC的校正方法的流程图。校正开始前，控制电路230先使SA ADC不接收任何输入信号，并且决定对耦接比较器205的正极(即非反相输入端)或负极(即反相输入端)的电容阵列进行校正。以下以校正耦接比较器205的负极的电容阵列为例，说明本发明的桥接式DAC的校正机制。当对比较器205的负极的电容阵列进行校正时，正极的电容阵列的所有电容的非耦接桥接电容440的一端可选择保持耦接至同一电位。
首先，控制电路230通过控制信号Rst控制开关270导通，以使比较器205的正极与负极的电位暂时保持相等(步骤S310)(如图4A所示，开关270导通)。接者，控制电路230通过控制信号Csw控制开关SW3，使MSB侧的最小电容413(如图4A所示，电容411、412、413的电容值假设分别为4C、2C、1C)的非耦接桥接电容430的一端耦接第一电位(例如接地)，且通过控制信号Csw控制开关SW4～SW8，使LSB侧的所有电容(电容451、452、453、454、455)的非耦接桥接电容430的一端耦接第二电位(例如晶片中的高电位VP)(步骤S312)。请注意，上述的第一电位与第二电位具有不相同的电位，以及在此步骤中，MSB侧的其他电容(即电容411、412)可以耦接至第一电位或第二电位。
接下来，控制电路230先使比较器205的正极与负极的电位不再保持相等(亦即控制开关270不导通)(步骤S314，图4B)，然后控制电路230再通过控制信号Csw将MSB侧的最小电容(即电容413)所耦接的电位由第一电位改为第二电位(亦即通过控制信号Csw控制开关SW3切换，使电容413耦接至电压VP)，此电位的变化在比较器205的负极造成电位差ΔV1(步骤S316，图4C)。接下来，在SA ADC的数个操作周期(由时脉信号控制)中，连续逼进暂存器220依据比较器205的输出产生数字码Dn，控制电路230再依据数字码Dn以决定开关SW4～SW8为导通或不导通(亦即决定电容451、452、453、454、455的耦接电位)(步骤S318)。更详细地说，此过程即SA ADC的逼近过程，期间经历N个操作周期(N为LSB侧的电容个数，此例N＝5)，每一个操作周期对应一次比较器205的比较操作，以及一次控制电路230的切换开关的操作(依序决定是否切换开关SW4～SW8)。当电容451、452、453、454、455的其中任一者由电压VP切换至地，比较器205的负极的电位也会随之下降。最后，待SA ADC达稳定状态(亦即此5个操作周期结束，SA ADC已决定其输出的数字码的每一位元值)，控制电路230得到数字码Dn1，并将数字码Dn1储存至暂存器250。此数字码Dn1即是SA ADC对电位差ΔV1及比较器205的偏移的综合结果(ΔV1+Voffset)量化后的数字值。请注意，在步骤S318的操作过程中，开关SW3受控制电路230控制保持耦接至电压VP。
接下来，控制电路230通过控制信号Rst控制开关270导通，再次使比较器205的正极与负极的电位暂时保持相等(步骤S320)，然后控制电路230控制MSB侧的最小电容413耦接第二电位，并控制LSB侧的所有电容耦接第一电位(步骤S322，图4D)。当电荷平衡后，控制电路230先使比较器205的正极与负极的电位不再保持相等(亦即控制开关270不导通)(步骤S324，图4E)。接下来，控制电路230再通过控制信号Csw将LSB侧的所有电容所耦接的电位由第一电位改为第二电位(亦即通过控制信号Csw控制开关SW4～SW8全数切换，使电容451、452、453、454、455耦接至电压VP)，此电位的变化在比较器205的负极造成电位差ΔV2(步骤S326，图4F)。接下来，类似步骤S318，在SA ADC的数个操作周期中，连续逼进暂存器220依据比较器205的输出产生数字码Dn，控制电路230再依据数字码Dn以决定开关SW4～SW8为导通或不导通(步骤S328)。最后，待SA ADC达稳定状态(亦即经过N个操作周期，此例N＝5)，控制电路230得到数字码Dn2，并将数字码Dn2储存至暂存器250。此数字码Dn2即是SA ADC对电位差ΔV2及比较器205的偏移的综合结果(ΔV2+Voffset)量化后的数字值。请注意，在步骤S328的操作过程中，开关SW3受控制电路230控制保持耦接至电压VP。
接下来，控制电路230比较数字码Dn1及数字码Dn2(步骤S330)。事实上，比较数字码Dn1及数字码Dn2即是将(ΔV1+Voffset)与(ΔV2+Voffset)进行比较。通过比较数字码Dn1与数字码Dn2即可排除比较器205的偏移Voffset，因此本发明不需先对比较器205的偏移做补偿。此外，通过比较数字码Dn1及数字码Dn2即可得知LSB侧的所有电容与桥接电容430所构成的电容组合，对比较器205而言是否具有理想的等效电容值(应与MSB侧的最小电容的电容值相等)。控制电路230依据数字码Dn1与数字码Dn2的大小关系，产生补偿电容调整信号Cps以调大或调小补偿电容470(步骤S332或步骤S334)。
请注意，比较前应先定义数字码的位元值(1/0)与开关SW1～SW8的切换状态(亦即电容411～413、451～455的耦接电压)的关系。假设数字码的位元值1代表某个开关对(SWy,SWy')(此例中1≤y≤8)中的开关SWy耦接至地，而开关SWy'耦接至电压VP，位元值0则相反。则当数字码Dn1大于数字码Dn2时，代表电位差ΔV1大于电位差ΔV２，亦即代表由比较器205所观测到的LSB侧的等效电容值过小，此时应该调低补偿电容470的等效电容值(步骤S332)；相反的，当数字码Dn1小于数字码Dn2时，代表电位差ΔV1小于电位差ΔV2，亦即代表由比较器205所观测到的LSB侧的等效电容值过大，此时应该调高补偿电容470的等效电容值(步骤S334)。
请注意，当数字码的位元值有不同的定义，或是当本发明的校正装置与校正方法应用于比较器205的正极时，两个数字码(Dn1、Dn2)之间的大小关系与补偿电容的调整方式(调大或调小)，需做相对应的调整，此为本技术领域技术人员依据上述公开内容可加以实施变化，故不再赘述。再者，因为实际上前述的电位差ΔV1与电位差ΔV2是反应在LSB侧的电容的耦接电位(亦即开关SW4～SW8的切换状态)上，所以实作上步骤S330在比较数字码Dn1及数字码Dn2时，控制电路230可以只比较两个数字码的最低N位元即可。
步骤S332或步骤S334结束后，则重新执行步骤S310～步骤S330，以判断补偿电容470是否仍需调整。图3的流程执行多次后，可以得到数字码的差值(Dn1-Dn2)与补偿电容的档位的关系图，如图5所示。图中显示补偿电容470共有64个档位，档位愈高代表补偿电容470的等效电容值愈大。可以发现，档位49～55对应数字码的差值(Dn1-Dn2)等于0，代表若将补偿电容470的档位设定为49～55的其中之一，即可有效地补偿LSB侧的电容，而完成桥接式DAC 210的校正。因此，当步骤S330判断数字码Dn1等于数字码Dn2时，即可决定补偿电容470的等效电容值，并结束桥接式DAC 210的校正(步骤S340)。
事实上，研究档位区间49～55所对应的SA ADC的有效位数(effectivenumber of bits,ENOB)可以发现，愈接近档位区间49～55的中间值(本例为52)，SA ADC的有效位数愈高。也就是说，虽然在步骤S340中以任一对应于数字码的差值(Dn1-Dn2)为0的档位来决定补偿电容470的等效电容值后，校正流程即可结束，但若是为了得到更佳的校正结果，可以执行更多次图3的流程，以找出对应数字码的差值(Dn1-Dn2)为0的补偿电容470的所有档位，最后再挑选此档位区间的中间值来设定补偿电容470最终的等效电容值，以得到更好的补偿效果。
请注意，在步骤S318或步骤S328中，当数字码Dn1或数字码Dn2中对应桥接式DAC 210的LSB侧的位元全部为0或全部为1(即，对图4的例子而言，数字码为xxx00000或xxx11111)时，代表比较器205的偏移Voffset过大，导致数字码Dn1或数字码Dn2无法真实反应电位差ΔV1或电位差ΔV2。此时以下的两种方法可以择一进行：(1)重新进行校正，并在在步骤S312、S316、S322及S326中，将第一电位与第二电位互换；或是(2)使比较器205的正负极交换，亦即，若原本对S205的负极的电容阵列进行校正，则改为对其正极的电容阵列进行校正，并重新执行图3的流程。
在一实施例中，补偿电容470由多个电容与多个开关所组成，前述的各档位对应不同的开关切换状态，因此可对应不同的等效电容值。补偿电容470的其中一种实施方式可参考文献《Split Capacitor DAC MismatchCalibration in Successive Approximation ADC》，故不再赘述。
请注意，前揭图示中，元件的形状、尺寸、比例以及步骤的顺序等仅为示意，是供本技术领域技术人员了解本发明之用，非用以限制本发明。再者，前揭实施例虽以SA ADC为例，然此并非对本发明的限制，本技术领域人士可依本发明的公开适当地将本发明应用于其它类型的ADC。
虽然本发明的实施例如上所述，然而该多个实施例并非用来限定本发明，本技术领域技术人员可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范畴，换言之，本发明的专利保护范围须视本说明书的权利要求所界定者为准。

Claims (10)

1.一种数字模拟转换器的校正方法，该数字模拟转换器用于一连续逼近式模拟数字转换器，该数字模拟转换器耦接该连续逼近式模拟数字转换器的一比较器，并且包含一第一电容、多个第二电容，及一桥接电容，该第一电容的一第一端点耦接该比较器的一第一输入端及该桥接电容的一第一端点，该多个第二电容的多个第一端点互相耦接并耦接该桥接电容的一第二端点，该方法包含：
(a)使该比较器的一第二输入端具有与该第一输入端的电位相等的电位；
(b)改变该第一电容的一第二端点的电位；
(c)得到该连续逼近式模拟数字转换器的一第一输出；
(d)于得到该第一输出后，使该比较器的该第二输入端具有与该第一输入端的电位相等的电位；
(e)改变该多个第二电容的多个第二端点的电位；
(f)得到该连续逼近式模拟数字转换器的一第二输出；以及
(g)依据该第一输出及该第二输出校正该数字模拟转换器。
2.如权利要求1所述的校正方法，其中步骤(b)是将该第一电容的该第二端点由一第一电位切换至一第二电位，并且步骤(e)是将该多个第二电容的该多个第二端点的电位由该第一电位切换至该第二电位。
3.如权利要求2所述的校正方法，还包含：
(h)判断该第一输出或该第二输出的较低的K位元是否全部相同，K为该多个第二电容的个数；以及
(i)当该第一输出或该第二输出的较低的K位元全部相同时，重新执行步骤(a)至步骤(g)；
其中，步骤(b)是将该第一电容的该第二端点由该第二电位切换至该第一电位，并且步骤(e)是将该多个第二电容的该多个第二端点的电位由该第二电位切换至该第一电位。
4.如权利要求2所述的校正方法，其中在步骤(a)中，该第一电容的该第二端点是耦接该第一电位，且该多个第二电容的该多个第二端点是耦接该第二电位，以及在步骤(d)中，该多个第二电容的该多个第二端点是耦接该第一电位，且该第一电容的该第二端点是耦接该第二电位。
5.如权利要求1所述的校正方法，其中该第一输出及该第二输出是为一数字值，步骤(g)是将该第一输出的较低的K位元与该第二输出的较低的K位元进行比对，K为该多个第二电容的个数。
6.如权利要求1所述的校正方法，其中步骤(b)是在该比较器的该第一输入端造成一第一电位差，步骤(e)是在该比较器的该第一输入端造成一第二电位差，该数字模拟转换器还包含一补偿电容，耦接该桥接电容的该第二端点，步骤(g)包含：
当该第一输出及该第二输出指示该第二电位差大于该第一电位差时，使该补偿电容的等效电容值增大；以及
当该第一输出及该第二输出指示该第二电位差小于该第一电位差时，使该补偿电容的等效电容值减小。
7.如权利要求1所述的校正方法，还包含：
(h)重复步骤(a)至步骤(g)，直到该第一输出等于该第二输出，以决定该补偿电容的等效电容值。
8.如权利要求1所述的校正方法，其中步骤(c)或步骤(f)包含：
依据该连续逼近式模拟数字转换器的输出，选择性地改变该多个第二电容的该多个第二端点的耦接电压；以及
当该连续逼近式模拟数字转换器已决定其输出的每一位元值时，以当时该连续逼近式模拟数字转换器的输出作为该第一输出或该第二输出。
9.一种数字模拟转换器的校正电路，该数字模拟转换器用于一连续逼近式模拟数字转换器，该数字模拟转换器耦接该连续逼近式模拟数字转换器的一比较器，并且包含一第一电容、多个第二电容，及一桥接电容，该第一电容的一第一端点耦接该比较器的一第一输入端及该桥接电容的一第一端点，该多个第二电容的多个第一端点互相耦接并耦接该桥接电容的一第二端点，该校正电路包含：
一暂存器；以及
一控制电路，耦接该数字模拟转换器及该暂存器，用来执行一校正程序，该校正程序包含以下步骤：
(a)使该比较器的该第一输入端及一第二输入端等电位；
(b)改变该第一电容的一第二端点的电位；
(c)将该连续逼近式模拟数字转换器的一第一输出储存至该暂存器；
(d)于得到该第一输出后，使该比较器的该第一输入端及该第二输入端等电位；
(e)改变该多个第二电容的多个第二端点的电位；
(f)将该连续逼近式模拟数字转换器的一第二输出储存至该暂存器；以及
(g)依据该第一输出及该第二输出校正该数字模拟转换器。
10.如权利要求9所述的校正电路，其中在步骤(b)中，该控制电路是将该第一电容的该第二端点由一第一电位切换至一第二电位，并且在步骤(e)中，该控制电路是将该多个第二电容的该多个第二端点的电位由该第一电位切换至该第二电位。
CN201610255426.0A 2016-04-22 2016-04-22 数字模拟转换器的校正电路及校正方法 Active CN107306135B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610255426.0A CN107306135B (zh) 2016-04-22 2016-04-22 数字模拟转换器的校正电路及校正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610255426.0A CN107306135B (zh) 2016-04-22 2016-04-22 数字模拟转换器的校正电路及校正方法

Publications (2)

Publication Number Publication Date
CN107306135A true CN107306135A (zh) 2017-10-31
CN107306135B CN107306135B (zh) 2020-03-10

Family

ID=60151886

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610255426.0A Active CN107306135B (zh) 2016-04-22 2016-04-22 数字模拟转换器的校正电路及校正方法

Country Status (1)

Country Link
CN (1) CN107306135B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111049520A (zh) * 2018-10-11 2020-04-21 瑞昱半导体股份有限公司 数字模拟转换器装置与校正方法
CN111211785A (zh) * 2018-11-22 2020-05-29 瑞昱半导体股份有限公司 应用在数字模拟转换器的校正方法及相关的电路
CN112152620A (zh) * 2019-06-27 2020-12-29 瑞昱半导体股份有限公司 模拟数字转换器的校正电路及校正方法
CN113131933A (zh) * 2019-12-31 2021-07-16 财团法人工业技术研究院 具校正功能连续近似缓存器模拟至数字转换器及校正方法
CN113810053A (zh) * 2021-09-14 2021-12-17 东南大学 一种应用于逐次逼近型模数转换器的旁路窗口开关方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101322313A (zh) * 2005-12-08 2008-12-10 模拟装置公司 包含校正数模转换器的数字校正连续逼近例程转换器
US20110215956A1 (en) * 2010-03-05 2011-09-08 Fujitsu Limited Analog-to-digital converter and correction method thereof
CN102970038A (zh) * 2011-08-31 2013-03-13 奇景光电股份有限公司 校正电容不匹配的逐渐逼近模拟至数字转换器及其方法
US8514114B2 (en) * 2011-06-02 2013-08-20 Analog Devices, Inc. Measurement method and apparatus for ADC calibration
CN104143983A (zh) * 2013-05-10 2014-11-12 瑞昱半导体股份有限公司 连续逼近式模拟数字转换器及其方法
CN104956593A (zh) * 2013-03-08 2015-09-30 密克罗奇普技术公司 逐次逼近寄存器(sar)模/数转换器(adc)衰减电容器校准方法及设备
US9154152B1 (en) * 2014-03-14 2015-10-06 Mediatek Inc. Calibration and noise reduction of analog to digital converters

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101322313A (zh) * 2005-12-08 2008-12-10 模拟装置公司 包含校正数模转换器的数字校正连续逼近例程转换器
US20110215956A1 (en) * 2010-03-05 2011-09-08 Fujitsu Limited Analog-to-digital converter and correction method thereof
US8514114B2 (en) * 2011-06-02 2013-08-20 Analog Devices, Inc. Measurement method and apparatus for ADC calibration
CN102970038A (zh) * 2011-08-31 2013-03-13 奇景光电股份有限公司 校正电容不匹配的逐渐逼近模拟至数字转换器及其方法
CN104956593A (zh) * 2013-03-08 2015-09-30 密克罗奇普技术公司 逐次逼近寄存器(sar)模/数转换器(adc)衰减电容器校准方法及设备
CN104143983A (zh) * 2013-05-10 2014-11-12 瑞昱半导体股份有限公司 连续逼近式模拟数字转换器及其方法
US9154152B1 (en) * 2014-03-14 2015-10-06 Mediatek Inc. Calibration and noise reduction of analog to digital converters

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111049520A (zh) * 2018-10-11 2020-04-21 瑞昱半导体股份有限公司 数字模拟转换器装置与校正方法
CN111049520B (zh) * 2018-10-11 2023-05-23 瑞昱半导体股份有限公司 数字模拟转换器装置与校正方法
CN111211785A (zh) * 2018-11-22 2020-05-29 瑞昱半导体股份有限公司 应用在数字模拟转换器的校正方法及相关的电路
CN111211785B (zh) * 2018-11-22 2023-04-07 瑞昱半导体股份有限公司 应用在数字模拟转换器的校正方法及相关的电路
CN112152620A (zh) * 2019-06-27 2020-12-29 瑞昱半导体股份有限公司 模拟数字转换器的校正电路及校正方法
CN112152620B (zh) * 2019-06-27 2024-02-27 瑞昱半导体股份有限公司 模拟数字转换器的校正电路及校正方法
CN113131933A (zh) * 2019-12-31 2021-07-16 财团法人工业技术研究院 具校正功能连续近似缓存器模拟至数字转换器及校正方法
CN113810053A (zh) * 2021-09-14 2021-12-17 东南大学 一种应用于逐次逼近型模数转换器的旁路窗口开关方法
CN113810053B (zh) * 2021-09-14 2023-08-11 东南大学 一种应用于逐次逼近型模数转换器的旁路窗口开关方法

Also Published As

Publication number Publication date
CN107306135B (zh) 2020-03-10

Similar Documents

Publication Publication Date Title
TWI591969B (zh) 數位類比轉換器之校正電路及校正方法
US7893860B2 (en) Successive approximation register analog-digital converter and method of driving the same
CN107306135A (zh) 数字模拟转换器的校正电路及校正方法
US7965218B2 (en) Sar adc
KR101007063B1 (ko) Ｓａｒ 방식의 아날로그/디지털 변환기의 디지털 에러수정 방법 및 장치
TWI434517B (zh) 數位類比轉換器的元素的權重的估算方法、裝置及應用其之逐次逼近暫存器類比數位轉換器
TWI467924B (zh) 連續近似暫存器類比對數位轉換器及其轉換方法
US10484000B2 (en) Analog-to-digital converters
CN104917524A (zh) 模数转换器
US11296714B2 (en) Residue transfer loop, successive approximation register analog-to-digital converter, and gain calibration method
CN110190854B (zh) 一种面向两步式sar adc共用一组参考电压的实现电路及方法
KR102431242B1 (ko) Ｓａｒ 아날로그-디지털 변환 장치 및 그 시스템
US7443333B2 (en) Single stage cyclic analog to digital converter with variable resolution
US9467161B1 (en) Low-power, high-speed successive approximation register analog-to-digital converter and conversion method using the same
CN108306644B (zh) 基于10位超低功耗逐次逼近型模数转换器前端电路
TW202101914A (zh) 類比數位轉換器之校正電路及校正方法
US10530382B2 (en) Successive approximation register analog-to-digital converter and conversion method therefor
CN108880545B (zh) 一种流水线模数转换器比较器失调前台校准电路及方法
CN108111171B (zh) 适用于差分结构逐次逼近型模数转换器单调式开关方法
CN111446964A (zh) 一种新型十四比特流水线-逐次逼近型模数转换器
CN110719104B (zh) 储存电容器模数转换器中的共模抑制
KR101878593B1 (ko) 아날로그 디지털 변환기 및 그 동작 방법
US9197231B1 (en) Systems and methods for data conversion
CN104518798B (zh) 模拟数字转换装置及其方法
KR20050117321A (ko) 아날로그 디지털 변환기의 단위 블록을 재사용하여고해상도를 구현하는 축차근사형 아날로그 디지털 변환 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant