JP2009086908A - マイコン装置 - Google Patents

マイコン装置 Download PDF

Info

Publication number
JP2009086908A
JP2009086908A JP2007254389A JP2007254389A JP2009086908A JP 2009086908 A JP2009086908 A JP 2009086908A JP 2007254389 A JP2007254389 A JP 2007254389A JP 2007254389 A JP2007254389 A JP 2007254389A JP 2009086908 A JP2009086908 A JP 2009086908A
Authority
JP
Japan
Prior art keywords
data
request signal
comparator
nonvolatile memory
transfer means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007254389A
Other languages
English (en)
Other versions
JP5073434B2 (ja
Inventor
Takashi Nagao
崇志 長尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007254389A priority Critical patent/JP5073434B2/ja
Publication of JP2009086908A publication Critical patent/JP2009086908A/ja
Application granted granted Critical
Publication of JP5073434B2 publication Critical patent/JP5073434B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Microcomputers (AREA)

Abstract

【課題】電源電圧が基準電圧よりも低下したときに、揮発性メモリ内のデータを不揮発性メモリに速やかに退避できるマイコン装置を提供する。
【解決手段】CPU7と揮発性メモリ9と不揮発性メモリ11とがバス接続されてなるマイコン装置1Bにおいて、電源電圧Vddと第1基準電圧Vref1とを比較し、電源電圧Vddが第1基準電圧Vref1よりも低下した時に割込要求信号を出力する第1コンパレータ3と、電源電圧Vddと第2基準電圧Vref2とを比較し、電源電圧Vddが第2基準電圧Vref2よりも低下した時に割込要求信号を出力する第2コンパレータ4と、第1コンパレータ3からの前記割込要求信号と第2コンパレータ4からの前記割込要求信号に応じて起動し、バス13経由で揮発性メモリ9内のデータを不揮発性メモリ11に転送するDMA転送手段5とを備える。
【選択図】図1

Description

本発明は、マイクロコンピュータ(以下、マイコン)装置に関し、特に電源電圧が基準電圧よりも低下したときにRAM等の揮発性メモリ内のデータを不揮発性メモリに退避させる技術に関する。
一般にマイコン装置では、電源電圧が基準電圧よりも低下すると、RAM等の揮発性メモリ内のデータを保護する為に、そのデータを不揮発性メモリに退避させる必要がある。従来ではこのデータ退避は、CPUによりソフトウエア的に行われている。即ちCPUにおいて、そのコンパレータ機能(基準電圧と入力電圧とを比較する機能)により電源電圧が基準電圧よりも低下した事が検出されると、コンパレータ割込要求が発生し、この要求に応じてデータ退避用の割り込みハンドラが起動し、その割り込みハンドラによる割り込み処理により上記のデータ退避が行われている。
しかしながら、上記の様にデータ退避をCPUによりソフトウエア的に行う場合は、下記(1)(2)の様な問題点がある。
(1)割り込みハンドラを起動するのに(即ちそのプログラムを読み込むのに)時間が掛かるため、データ退避を開始するまでに時間が掛かるという問題点がある。
(2)割り込みハンドラによる割り込み処理によりデータ退避を行う場合、CPUの実行中の命令が最後まで終了するのを待つ必要があるため、データ退避を開始するまでに時間が掛かるという問題点がある。
この発明は、上記のような問題点を解決するためになされたものであり、電源電圧が基準電圧よりも低下したときに、揮発性メモリ内のデータを不揮発性メモリに速やかに退避できるマイコン装置を提供することを目的としている。
上記課題を解決する為に、本発明は、揮発性メモリと不揮発性メモリとがバス接続されてなるマイコン装置において、電源電圧と第1基準電圧とを比較し、電源電圧が第1基準電圧よりも低下した時に割込要求信号を出力する第1コンパレータと、電源電圧と第2基準電圧とを比較し、電源電圧が第2基準電圧よりも低下した時に割込要求信号を出力する第2コンパレータと、前記第1コンパレータからの前記割込要求信号と前記第1コンパレータからの前記割込要求信号に応じて起動し、バス経由で前記揮発性メモリ内のデータを前記不揮発性メモリに転送するDMA(Direct Memory Access)転送手段とを備えるものである。
本発明によれば、第1コンパレータからの割込要求信号によりDMA転送手段が起動され、DMA転送手段により揮発性メモリ内のデータが不揮発性メモリに転送(即ち退避)されるので、従来の場合(CPUにおいてデータ退避用の割り込みハンドラを起動してデータ転送する場合)よりも高速に、割り込みによるデータ退避を行う事ができる。
この実施の形態に係るマイコン装置1Bは、図1の様に、例えば半導体装置として構成されており、第1コンパレータ3と、第2コンパレータ4と、DMA(Direct Memory Access)転送手段5と、CPU7と、RAM等の揮発性メモリ9と、不揮発性メモリ11と、それら各要素5,7,9,11,が接続されたバス13とを備えている。
第1コンパレータ3は、マイコン装置1Bの電源電圧Vddが第1基準電圧Vref1よりも低下した事を検出するものであり、電源電圧Vddと第1基準電圧Vref1とを比較し、電源電圧Vddが第1基準電圧Vref1よりも低下した時に第1コンパレータ割込要求信号(以後、割込要求信号と呼ぶ)をDMA転送手段5に出力する。
第2コンパレータ4は、電源電圧Vddと第2基準電圧Vref2とを比較し、電源電圧Vddが第2基準電圧Vref2よりも低下した時に第2コンパレータ割込要求信号(以後、割込要求信号と呼ぶ)をDMA転送手段5に出力する。
DMA転送手段5は、例えばDMA機能を有するモジュールとして構成されており、起動制御部5aと、転送元アドレスレジスタ5bと、転送先アドレスレジスタ5cと、転送カウンタ5dとを備えている。
転送元アドレスレジスタ5bには、DMA転送の際の転送元アドレスデータとして揮発性メモリ9の各記憶領域R1〜Rnのアドレスデータが設定されている。また転送先アドレスレジスタ5cには、DMA転送の際の転送先アドレスデータとして不揮発性メモリ11の各記憶領域S1〜Snのアドレスデータが設定されている。転送元アドレスレジスタ5bの上記の各アドレスデータと転送元アドレスレジスタ5bの上記の各アドレスデータとは、一対一に対応付けられており、互いに対応付けられたアドレスデータ間でデータ転送(DMA転送)が行われる。
起動制御部5aは、第1コンパレータ3からの割込要求信号または不揮発性メモリ11からの後述の割込要求信号に応じて起動し、そしてCPU7にバス13へのアクセス要求信号を出力し、その結果、CPU7からバス13へのアクセス許可信号を受信すると、転送元アドレスレジスタ5bの上記の各アドレスデータおよび転送先アドレスレジスタ5cの上記の各アドレスデータに基づき、バス13経由で、揮発性メモリ9の各記憶領域R1〜Rn内のデータをそれぞれ不揮発性メモリ11の各記憶領域S1〜Snに所定の順序で転送(退避)する。
尚ここでは、DMA転送手段5では、1回の可能なデータ転送量が所定サイズに制限されており、それ以上のサイズのデータを転送する際は、所定サイズ毎に分割して複数回に分けて転送する必要があり、その転送毎に起動する必要がある。尚、上記の所定サイズは、例えば揮発性メモリ9の上記の各記憶領域R1〜Rnのデータサイズと同サイズに設定されている(つまりこのDMA転送手段5は、1回のデータ転送で揮発性メモリ9の上記の各記憶領域1つ分のデータを転送する事ができる)。そこで、このDMA転送手段5は、データを所定サイズに分割して複数回に分けて転送する場合に、1回目のデータ転送(DMA転送)は、図2の様に第1コンパレータ3からの割込要求信号に応じて起動して行い、2回目以降のデータ転送(DMA転送)は、図3の様に不揮発性メモリ11からの割込要求信号に応じて起動して行う様になっている。これにより複数回のデータ転送(DMA転送)が自動的に連続して行われる。
転送カウンタ5dは、DMA転送手段5によるデータ転送の回数をカウントするものであり、DMA転送手段5がデータ転送を1回行う毎に(即ち揮発性メモリ9の各記憶領域R1〜Rnのデータを不揮発性メモリ11に転送する毎に)、カウント数を1つ加算する。これにより転送カウンタ5dのカウント数から、揮発性メモリ9のどの記憶領域までデータ転送が行われたかを知る事ができる。
不揮発性メモリ11は、DMA転送手段5による不揮発性メモリ11への1回のデータ転送(即ちデータ書き込み)が終了すると、書込終了割込要求信号(以後、割込要求信号と呼ぶ)をDMA転送手段5の起動制御部5aに出力する。
また、DMA転送手段5の起動制御部5aは、第2コンパレータ4からの割込要求信号に応じて起動し、そしてCPU7にバス13へのアクセス要求信号を出力し、その結果、CPU7からバス13へのアクセス許可信号を受信すると、図5の様に、その起動時点のデータ退避(即ち揮発性メモリ9から不揮発性メモリ11へのデータ転送)の進捗状況に関するデータ(以後、進捗状況データと呼ぶ)をバス13経由で不揮発性メモリ11に転送(保存)する。
尚、起動制御部5aは、第2コンパレータ4からの割込要求信号を受信した際に、揮発性メモリ9の記憶領域Ri内のデータを不揮発性メモリ11の記憶領域Siに転送(即ち退避)している最中の場合は、そのデータの転送を終了して起動終了した後に、第2コンパレータ4からの当該割込要求信号に応じた起動を行う。
尚、上記の進捗状況データとしては、例えばDMA転送設定データが用いられる。より詳細には、転送元アドレスレジスタ5bまたは転送先アドレスレジスタ5cに設定された各アドレスデータのうちの当該起動時点での最後のデータ転送(データ退避)で使用されたもの、または当該起動時点の転送カウンタ5dのカウントデータが用いられる。
不揮発性メモリ11は、DMA転送手段5による不揮発性メモリ11への上記の進捗状況データの転送(即ち書き込み)が終了すると、上記の書込終了割込要求信号(以後、割込要求信号と呼ぶ)をDMA転送手段5の起動制御部5aに出力する。
CPU7は、マイコン装置1の使用目的に応じて設定された処理を実行する他に、DMA転送手段5からのバス13へのアクセス要求に応じてバス調停を行う。より詳細には、CPU7は、DMA転送手段5からのバス13へのアクセス要求信号を受信すると、優先的にDMA転送手段5にバス13へのアクセス許可を与える(即ち優先的にDMA転送手段5にバス13へのアクセス許可信号を出力する)。これによりCPU7は、実行中の命令がある場合は、その命令を最後まで終了するのを待たずに(例えば実行中の命令においてデータの読み出しが終わった段階でそのデータの書き込みを中止して)、優先的にDMA転送手段5にバス13へのアクセス許可を与える。
次にこのマイコン装置1Bの動作を説明する。
第1コンパレータ3により電源電圧Vddが第1基準電圧Vref1よりも低下した事が検出されると、第1コンパレータ3からDMA転送手段5に割込要求信号が出力され、この割込要求信号によりDMA転送手段5が起動される(1回目の起動)。
そしてその起動後、DMA転送手段5からCPU7にバス13へのアクセス要求信号が出力され、このアクセス要求信号に応じてCPU7により優先的にDMA転送手段5にアクセス許可信号が出力される。
そしてそのアクセス許可信号がDMA転送手段5に受信されると、DMA転送手段5により、揮発性メモリ9から不揮発性メモリ11へのデータ退避が開始される。即ちDMA転送手段5により揮発性メモリ9の記憶領域R1内のデータ(1回の可能なデータ転送量)が不揮発性メモリ11の記憶領域S1に転送(退避)され、その転送が終了すると(即ち不揮発性メモリ11へのデータの書き込みが終了すると)、DMA転送手段5が起動終了すると共に、不揮発性メモリ11からDMA転送手段5に書込終了割込要求信号が出力される。そしてこの書込終了割込要求信号に応じてDMA転送手段5が再び起動される。
そしてDMA転送手段5が再び起動すると、上記の1回目の起動の場合と同様の処理手順で、DMA転送手段5により揮発性メモリ9の次の記憶領域R2内のデータ(1回の可能なデータ転送量)が不揮発性メモリ11の記憶領域S2に転送(退避)され、その転送が終了すると、DMA転送手段5が起動終了すると共に、不揮発性メモリ11からDMA転送手段5に書込終了割込要求信号が出力されてDMA転送手段5が再び起動される。
そして以降、同様の処理が繰り返されて、DMA転送手段5により揮発性メモリ9の残りの記憶領域R3〜Rn内のデータが順に不揮発性メモリ11の各記憶領域S3〜Snに転送される。そして最終的に揮発性メモリ9の全ての記憶領域R1〜Rn内のデータが不揮発性メモリ11に転送されると、不揮発性メモリ11からの書込終了割込要求信号に対してDMA転送手段5は起動せず、これによりDMA転送手段5によるデータ退避が終了する。
以上の様に構成されたマイコン装置1Bによれば、第1コンパレータ3からの割込要求信号によりDMA転送手段5が起動され、DMA転送手段5により揮発性メモリ9内のデータが不揮発性メモリ11に転送(即ち退避)されるので、従来の場合(CPU7においてデータ退避用の割り込みハンドラを起動してデータ転送する場合)よりも高速に、割り込みによるデータ退避を行う事ができる。
またDMA転送手段5は、不揮発性メモリ11へのデータ書込終了時に不揮発性メモリ11から出力される割込要求信号に応じて起動するので、データ転送を連続して行う場合において、2回目以降の各データ転送を、その前回のデータ転送の際のデータ書込終了に応じて自動的に行う事ができる。
更に、電源電圧Vddが第2基準電圧Vref2よりも低下した時に、その時のデータ退避の進捗状況に関するデータがDMA転送手段5から不揮発性メモリ11に転送(保存)することができる。
尚、第2基準電圧Vref2は、第1基準電圧Vref1よりも低い電圧(Vref2<Vref1)で且つマイコン装置1Bが確実に動作する電圧とする。
図4の様に更に電源電圧Vddが低下し、第2コンパレータ4により電源電圧Vddが第2基準電圧Vref2よりも低下した事が検出されると、第2コンパレータ4からDMA転送手段5に割込要求信号が出力され、この割込要求信号によりDMA転送手段5が起動される。尚、その割込要求信号がDMA転送手段5に受信された際、DMA転送手段5により揮発性メモリ9の記憶領域Ri内のデータが不揮発性メモリ11の記憶領域Siに転送されている最中の場合は、そのデータの転送が終了してDMA転送手段5が起動終了した後に、その割込要求信号に応じてのDMA転送手段5の起動が行われる。
そしてその起動後、DMA転送手段5からCPU7にバス13へのアクセス要求信号が出力され、このアクセス要求信号に応じてCPU7により優先的にDMA転送手段5にアクセス許可信号が出力されて、そのアクセス許可信号がDMA転送手段5に受信されると、DMA転送手段5により、その起動時点のデータ退避の進捗状況に関する進捗状況データがバス13経由で不揮発性メモリ11に転送される。
そしてその転送(即ち書き込み)が終了すると、DMA転送手段5が起動終了すると共に、不揮発性メモリ11からDMA転送手段5に書込終了割込要求信号が出力され、その書込終了割込要求信号がDMA転送手段5に受信される。
そして、その受信時点で揮発性メモリ9内にデータが残っている場合は、不揮発性メモリ11からのその書込終了割込要求信号に応じてDMA転送手段5が起動されて、実施の形態1の様に、揮発性メモリ9内の残りのデータが不揮発性メモリ11に順に退避される。他方、その受信時点で揮発性メモリ9内にデータが残っていない場合は、不揮発性メモリ11からのその書込終了割込要求信号に対してDMA転送手段5は起動せず、これによりDMA転送手段5によるデータ退避が終了する。
以上の様に構成されたマイコン装置1Bによれば、実施の形態1と同様の効果を得る他、DMA転送手段5は、第2コンパレータ4からの割込要求信号に応じて起動し、その起動時点のデータ退避(揮発性メモリ9から不揮発性メモリ11へのデータ転送)の進捗状況に関する進捗状況データを不揮発性メモリ11に転送するので、不揮発性メモリ11に転送された進捗状況データに基づき、不揮発性メモリ11に退避されたデータのうち、どこまでのデータが、電源電圧Vddが第2基準電圧Vref2以上のときに退避されたものか(即ち正常にデータ退避されたものか)を識別でき、不揮発性メモリ11に退避されたデータの信頼性を高める事ができる。
また上記の進捗状況データは、転送元アドレスレジスタ5bまたは転送先アドレスレジスタ5cに設定された各アドレスデータのうちの当該起動時点での最後のデータ転送で使用されたもの、または当該起動時点の転送カウンタ5dのカウントデータであるので、適切にどこまでのデータが正常にデータ退避できたかを識別できる。
実施の形態2に係るマイコン装置1Bの構成概略図である。 第1コンパレータ3からの割込要求信号により揮発性メモリ9内のデータを不揮発性メモリ11にDMA転送する場合を示す図である。 不揮発性メモリ11からの書込終了割込要求信号により揮発性メモリ9内のデータを不揮発性メモリ11にDMA転送する場合を示す図である。 電源電圧Vddと揮発性メモリ9内のデータの退避タイミングと進捗状況データの不揮発性メモリ11への転送タイミングとを示す図である。 第2コンパレータ4からの割込要求信号により進捗状況データをDMA転送手段5から不揮発性メモリ11にDMA転送する場合を示す図である。
符号の説明
1B マイコン装置、3 第1コンパレータ、4 第2コンパレータ、5 DMA転送手段、5a 起動制御部、5b 転送元アドレスレジスタ、5c 転送先アドレスレジスタ、5d 転送カウンタ、7 CPU、9 揮発性メモリ、11 不揮発性メモリ、13 バス、R1〜Rn 揮発性メモリ9の記憶領域、S1〜Sn 不揮発性メモリ11の記憶領域、Vdd 電源電圧、Vref1 第1基準電圧、Vref2 第2基準電圧。

Claims (4)

  1. 揮発性メモリと不揮発性メモリとがバス接続されてなるマイコン装置において、
    電源電圧と第1基準電圧とを比較し、電源電圧が第1基準電圧よりも低下した時に割込要求信号を出力する第1コンパレータと、電源電圧と前記第1基準電圧よりも低い第2基準電圧とを比較し、電源電圧が第2基準電圧よりも低下した時に割込要求信号を出力する第2コンパレータを更に備え、
    前記第1コンパレータからの前記割込要求信号と前記第2コンパレータからの前記割込要求信号に応じて起動し、バス経由で前記揮発性メモリ内のデータを前記不揮発性メモリに転送するDMA(Direct Memory Access)転送手段と、
    を備えることを特徴とするマイコン装置。
  2. 前記DMA転送手段によるデータ転送を連続して行う場合において、
    前記DMA転送手段は、前記不揮発性メモリへのデータ書込終了時に前記不揮発性メモリから出力される割込要求信号に応じて起動し、バス経由で前記揮発性メモリ内のデータを前記不揮発性メモリに転送することを特徴とする請求項1に記載のマイコン装置。
  3. 前記DMA転送手段は、前記第2コンパレータからの前記割込要求信号に応じて起動し、その起動時点の前記揮発性メモリから前記不揮発性メモリへのデータ転送の進捗状況に関する進捗状況データを前記不揮発性メモリに転送することを特徴とする請求項1に記載のマイコン装置。
  4. 前記進捗状況データは、転送元アドレスレジスタまたは転送先アドレスレジスタに設定された各アドレスデータのうちの当該起動時点での最後のデータ転送で使用されたもの、またはその起動時点の転送カウンタのカウントデータであることを特徴とする請求項3に記載のマイコン装置。
JP2007254389A 2007-09-28 2007-09-28 マイコン装置 Expired - Fee Related JP5073434B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007254389A JP5073434B2 (ja) 2007-09-28 2007-09-28 マイコン装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007254389A JP5073434B2 (ja) 2007-09-28 2007-09-28 マイコン装置

Publications (2)

Publication Number Publication Date
JP2009086908A true JP2009086908A (ja) 2009-04-23
JP5073434B2 JP5073434B2 (ja) 2012-11-14

Family

ID=40660275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007254389A Expired - Fee Related JP5073434B2 (ja) 2007-09-28 2007-09-28 マイコン装置

Country Status (1)

Country Link
JP (1) JP5073434B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015170545A1 (ja) * 2014-05-07 2015-11-12 日本碍子株式会社 全固体電池を用いた揮発性メモリ用バックアップシステム

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59193600A (ja) * 1983-04-19 1984-11-02 Fanuc Ltd アブソリユ−ト位置フイ−ドバツク方式を用いた装置における停電処理方式
JPS62281163A (ja) * 1986-05-30 1987-12-07 Nec Home Electronics Ltd ビデオデイスクとビデオデイスクプレ−ヤ
JPH02264317A (ja) * 1989-04-05 1990-10-29 Canon Inc データ処理装置
JPH04178854A (ja) * 1990-11-14 1992-06-25 Sharp Corp メモリ保護機能を有する電子機器
JPH05250531A (ja) * 1992-03-09 1993-09-28 Oki Electric Ind Co Ltd Icカード
JPH08241151A (ja) * 1995-03-02 1996-09-17 Fujitsu Ltd 計算機システムの電源制御装置及び方法
JPH0954660A (ja) * 1995-08-16 1997-02-25 Nec Eng Ltd 磁気ディスクコントローラ
JP2001202774A (ja) * 2000-01-20 2001-07-27 Ricoh Co Ltd Dmaコントローラによるメモリバックアップ方式
JP2005321939A (ja) * 2004-05-07 2005-11-17 Matsushita Electric Ind Co Ltd 不揮発性メモリ保護回路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59193600A (ja) * 1983-04-19 1984-11-02 Fanuc Ltd アブソリユ−ト位置フイ−ドバツク方式を用いた装置における停電処理方式
JPS62281163A (ja) * 1986-05-30 1987-12-07 Nec Home Electronics Ltd ビデオデイスクとビデオデイスクプレ−ヤ
JPH02264317A (ja) * 1989-04-05 1990-10-29 Canon Inc データ処理装置
JPH04178854A (ja) * 1990-11-14 1992-06-25 Sharp Corp メモリ保護機能を有する電子機器
JPH05250531A (ja) * 1992-03-09 1993-09-28 Oki Electric Ind Co Ltd Icカード
JPH08241151A (ja) * 1995-03-02 1996-09-17 Fujitsu Ltd 計算機システムの電源制御装置及び方法
JPH0954660A (ja) * 1995-08-16 1997-02-25 Nec Eng Ltd 磁気ディスクコントローラ
JP2001202774A (ja) * 2000-01-20 2001-07-27 Ricoh Co Ltd Dmaコントローラによるメモリバックアップ方式
JP2005321939A (ja) * 2004-05-07 2005-11-17 Matsushita Electric Ind Co Ltd 不揮発性メモリ保護回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015170545A1 (ja) * 2014-05-07 2015-11-12 日本碍子株式会社 全固体電池を用いた揮発性メモリ用バックアップシステム
JP5837266B1 (ja) * 2014-05-07 2015-12-24 日本碍子株式会社 全固体電池を用いた揮発性メモリ用バックアップシステム
US9431067B2 (en) 2014-05-07 2016-08-30 Ngk Insulators, Ltd. Volatile memory backup system including all-solid-state battery
KR101861467B1 (ko) * 2014-05-07 2018-05-28 엔지케이 인슐레이터 엘티디 전고체 전지를 이용한 휘발성 메모리용 백업 시스템

Also Published As

Publication number Publication date
JP5073434B2 (ja) 2012-11-14

Similar Documents

Publication Publication Date Title
TWI493350B (zh) 用於周邊組件之高優先權命令佇列
TWI639086B (zh) 具有可中斷指令序列的記憶體及其操作方法
JP2008090876A (ja) 不揮発性半導体記憶装置
JP2004505374A (ja) 不揮発性メモリがデータ格納/処理デバイスとして動作する状態でコード実行可能な装置および方法
TW201810017A (zh) 資料儲存裝置、其控制單元及其任務排序方法
JP5057360B2 (ja) 半導体装置、データ処理装置、及び記憶装置へのアクセス方法
TW202011203A (zh) 指令處理方法及使用所述方法的儲存控制器
US20150046759A1 (en) Semiconductor integrated circuit device
JP2007115382A (ja) 半導体集回路、記憶装置、及び制御プログラム
JP5622429B2 (ja) マイクロコンピュータ
JP2016143422A (ja) シリアルデバイスの構成
JP6047033B2 (ja) Lsiおよび情報処理システム
JP5073434B2 (ja) マイコン装置
JP2006243811A (ja) Dma転送システム及びdma転送方法
JP2008059191A (ja) マイクロコントローラとそのデバッグ方法
JP4103452B2 (ja) シリアルeepromのデータ入力制御装置
JP2010198127A (ja) 半導体記憶デバイス及びその制御方法
US20180181508A1 (en) Semiconductor device
JP2009163531A (ja) 割り込み管理機構およびマイクロコンピュータ
JP2006127407A (ja) 半導体集積回路
US20230335198A1 (en) Semiconductor device
JP5644197B2 (ja) コンピュータシステムおよび割込要求処理方法
JP5823000B2 (ja) マイクロコンピュータ
JP2010140440A (ja) バス調停装置
JP2007334600A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100215

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120816

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120822

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees