SU1108453A1 - Устройство дл функционально-динамического контрол логических схем - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ФУНКЦИОНАЛЬНО-ДИНАМИЧЕСКОГО КОНТРОЛЯ ЛОгаЧЕСКИХ СХЕМ, содержащее генератор тактов, счетчик и сигнатурный анализатор, причем выход генератора тактов соединен с входом синхронизации сигнатурного анализатора и со счетным входом счетчика, отличающеес  тем, что, с целью повышени  полноты контрол , в него введены элемент задержки , формирователь импульса, первый и второй регистры, причем выход генератора тактов соединен через элемент задержки с входом формировател  импульса, выход которого соединен с входами разрешени  записи первого и второго регистров, выходы счетчика соединены соответственно с информационными входами первого регистра, выходы которого соединены с соо.тветствунлдими входами контролируемой логической схемы, выходы контролируемой логической схемы соединены с ИН формационными входами второго регистi Ut ра, выходы которого соединены с информационными входами сигнатурного анализатора, старт-стопный вход сигнатурного анализатора соединен с выходом старшего разр да счетчика. .

Description

00 4

L

00

8

-i 11 Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  входного и выходного контрол  логических микросхе Известно устройство дл  контрол  схем цифровых вычислительных машин, содержащее анализируемую схему, блок ввода, регистр задани , блок управлени , блок сравнени , блок индикации , преобразователь, блок эталонов и компаратор-преобразователь Cl. Недостатком этого устройства  вл етс  высока  стоимость, сложность, ограниченна область применени , невысока  достоверность регистрации выходных реакций, отсуствие возможности динамического контрол . Наиболее близким по технической сущности к изобретению  вл етс  устройство дл  функционально-параметрического контрол  логических элемен тов, содержащее сигнатурный анализатор и последовательно соединенные генератор, первый счетчик и коммутатор-преобразователь , мультиплексор второй счетчик и дешифратор, входами и выходами подключенный через коммутатор-преобразователь к соответствую щим выходам первого счетчика и входам контролируемого логического элемента соответственно, информационный вход сигнатурного анализатора подклю чен к выходам контролируемого логического элемента через последователь но соединенные коммутатор-преобразователь и мультиплексор, адресные входы которого через коммутатор-преобразователь соединены с выходами второго счетчика, счетньо вход которого через коммутатор-преобразователь подключен к выходу старшего разр да первого счетчика ,2, Недостатком известного устройства  вл етс  отсутствие возможности обес печени  нар ду сфункциональным конт ролем контрол  динамического, поскольку в данном устройстве фронт синхросигнала запускает переключение счетчика-стимул тора, а срез синхросигнала осуществл ет прием информации в сигнатурный анализатор непосредственно с выхода контролируемой логической схемы. Врем  установлени  счетчика-стимул тора достаточно вели ко - во вс ком случае превьшает врем  динамического срабатывани  контро лируемой логической схемы. Врем  сра батывани  сигнатурного анализатора также достаточно велико (в указанном 3 смысле), так что длительность синхросигнала в данном устройстве должна выбиратьс  заведомо значительно большей времени срабатывани  контролируемого элемента, что не позвол ет контролировать его динамические параметры , т.е. врем  переключени , коль скоро оно заведомо меньше времени установлени  счетчика-стимул тора и сигнатурного анализатора. Целью изобретени   вл етс  повышение полноты контрол  за счет совмещени  во времени функционального и динамического контрол . Поставленна  цель достигаетс  тем, что в устройство дл  функциональнодинамического контрол  логических схем, содержащее генератор тактов, счетчик и сигнатурный анализатор, причем выход генератора тактов соединен с входом синхронизации сигнатурного анализатора и со счетньм входом счетчика, введены элемент задержки, формирователь импульса, первый и второй регистры, причем выход генератора тактов соединен через элемент задержки с входом формировател  импульса , выход которого соединен с входами разрешени  записи первого и второго регистров, выходы счетчика соединены соответственно с информационными входами первого регистра, выходы которого соединены с соответствующими входами контролируемой логической схемы, выходы контролируемой логической схемы соединены с информационными входами второго регистра, выходы которого соединены с информационными входами сигнатурного анализатора , старт-стопный вход сигнатурного анализатора соединен с выходом старшего разр да счетчика. На фиг. 1 приведена блок-схема предлагаемого устройства; на фиг. 2 временна  диаграмма его.работы. Устройство содержит генератор 1 тактов, счетчик 2, элемент 3 задержки , первый и второй регистры 4, 5, контролируемую логическую схему 6, формирователь 7 импульса и сигнатурный анализатор 8. Устройство работает следующим образом. При контроле с помощью данного устройства конкретной логической схемы 6 ее входы подключаютс  (через монтажные приспособлени ) к регистру 4, а выходы - к регистру 5. Передний фронт сигнала генератора 1 тактов

запускает переключение счетчика 2 и одновременно - элемент 3 задержки. Длительность этой задержки выбираетс  такой, чтобы перекрыть с некоторы запа,сом длительность переходных процессов переключени  всех каскадов счетчика 2. При обеспечении указанного перекрыти  стабильность работы элемента 3 задержки значени  не имеет . Выходной сигнал элемента задержки запускает формирователь 7 импульса , длительность измерительного импульса которого устанавливаетс  в соответствии с нормой длительности задержки выходного сигнала контролируемой логической схемы 6 с учетом известной задержки переключени  выходов регистра А, который выполн етс  на быстродействующих триггерных элементах с тем, чтобы упростить схему формировател  7 импульса. Фрон измерительного импульса осуществл ет синхронный прием выходных сигналов . счетчика 2 в регистр 4, выходные сигналы которого подаютс  на входы контролируемой логической схемы 6. Срез измерительного импульса осуществл ет прием выходных сигналовреакций контролируемой логической схемы 6 в регистр 5. Если динамические параметры контролируемой логической схемы 6 не превышают норму, в соответствии с которой установлена длительность измерительного импульса формировател  7, то получаемые в данном такте контрол  верные выходные реакции контролируемой логической схемы принимаютс  в регистр 5 и запоминаютс  в нем. Если же динамические параметры контролируемой логической схемы превышают норму, в соответствии с которой установлена длительность измерительного импульса, то в данном

такте контрол  принимаютс  в регистр 5 неверные выходные реакшш контролируемой логической схемы 6. Коль скоро по окончании действи  среза измерительного импульса прием в регистр 5 запрещен, по вившиес  выходные сигналы контролируемой логической схемы в регистре 5 не фиксируютс . Поэтому состо ние регистра 5 в данном случае не соответствует выходной реакции исправной в отношении динамических параметров логической схемы 6. Состо ние регистра 5 подаетс  на информационные входы сигнатурного анализатора 8. Старт-стопный вход сигнатурного анализатора управл етс  последним используемым разр дом счетчика 2. Синхровход сигнатурного анализатора 8 управл етс  задним фронтом синхросигнала генератора 1 тактов, так что длительность синхросигнала с точки зрени  динамического контрол  особого значени  не имеет, коль скоро фиксаци  временной реакции контролируемой логической схемы имела место по заднему фронту измерительного импульса формировател  7.

Таким же образом реализуетс  динамический контроль логической схемы 6 в каждом такте тестовой процедуры, котора  при заданном переборе состо ний счетчика 2 реализует и заданный Функциональный контроль логической схемы аналогично тому, как это реализуетс  в прототипе, однако в данном случае осуществл етс  совмещение динамического и фyнкциoнaльнofo контрол  на общем оборудовании в одно и то же врем , что обеспечивает повышение полноты -контрол  логической схемы. ГлавныйI синхросигнал 1 - Зпембит эаоержки j

//epSK mt eHueуv/

ci emvuKa 2 --,--ЛA

8 pe :irff if cocmo/iHu/i cvemtiuKOZ

opMupoS ir flb

7 ,

/fepeifflwi CHuc.-у ,.KOHfr flupyewu

исправной кон-X oiutj. g

tnpo/fupyeMoi)

/roiui. схемы I

. HfucnpaoHou I/JI pi/ем ff cuiHufrtyp S ано/tujfimotp 8 cocmo Hu регистра 5

Claims (1)

1. УСТРОЙСТВО ДЛЯ ФУНКЦИОНАЛЬНО-ДИНАМИЧЕСКОГО КОНТРОЛЯ ЛОГИЧЕСКИХ СХЕМ, содержащее генератор тактов, счетчик и сигнатурный анализатор, причем выход генератора тактов соединен с входом синхронизации сигнатурного анализатора и со счетным входом счетчика, отличающееся тем, что, с целью повышения полноты контроля, в него введены элемент задержки, формирователь импульса, первый и второй регистры, причем выход генератора тактов соединен через элемент задержки с входом формирователя импульса, выход которого соединен с входами разрешения записи первого и второго регистров, выходы счетчика соединены соответственно с информационными входами первого регистра, выходы которого соединены с соответствующими входами контролируемой логической схемы, выходы контролируемой логической схемы соединены с информационными входами второго регистра, выходы которого соединены с информационными входами сигнатурного анализатора, старт-стопный вход сигнатурного анализатора соединен с выходом старшего разряда счетчика.