JPS5948658A - エイリアシングエラ−検出回路 - Google Patents
エイリアシングエラ−検出回路Info
- Publication number
- JPS5948658A JPS5948658A JP15809882A JP15809882A JPS5948658A JP S5948658 A JPS5948658 A JP S5948658A JP 15809882 A JP15809882 A JP 15809882A JP 15809882 A JP15809882 A JP 15809882A JP S5948658 A JPS5948658 A JP S5948658A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input signal
- counter
- cycle
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はサンプリング方式を用いた波形解析装置（分析
装置、データ処理装置等）や波形記録装置（ディジタル
・ストレージオシロスコープ、ディジタルメモリスコー
プトランジェントメモリ。
装置、データ処理装置等）や波形記録装置（ディジタル
・ストレージオシロスコープ、ディジタルメモリスコー
プトランジェントメモリ。
データレコーダ等）のエイリアシングエラー検出に関す
るものである。
るものである。
エイリアシングエラーは理論上、入力信号をサンプリン
グする場合、入力信号周波数がサンプリング周期の２倍
の周期より短い場合に発生するもので、従来この種のエ
ラー検出は入力信号をサンプリングする以前に、オシロ
スコープ等により入力信号の周波数がサンプル周期の２
倍の周期より短いかどうかを確認する方法があった。こ
れだと波形解析装置等の他にオシロスコープが必要とな
り不便であった０又、オシロスコープと波形解析装置等
が一体になったものもあるが高価であり。
グする場合、入力信号周波数がサンプリング周期の２倍
の周期より短い場合に発生するもので、従来この種のエ
ラー検出は入力信号をサンプリングする以前に、オシロ
スコープ等により入力信号の周波数がサンプル周期の２
倍の周期より短いかどうかを確認する方法があった。こ
れだと波形解析装置等の他にオシロスコープが必要とな
り不便であった０又、オシロスコープと波形解析装置等
が一体になったものもあるが高価であり。
又、操作上オシロスコープモードに切換える必要がある
ため不便である。もう一つの方法としてはエイリアシン
グエラーが発生しないように装置の入力段にフィルタを
設ける方法である。しかしサンプル周期が可変できるよ
うな装置の場合、数多くの高次のフィルタを必要とする
ため経済的でないＯ 本発明はこれらの欠点を除去するため、サンプル周期を
切換えた場合入力信号に対してエイリアシングエラーが
発生しているかどうかを容易に検出するためのものであ
る。
ため不便である。もう一つの方法としてはエイリアシン
グエラーが発生しないように装置の入力段にフィルタを
設ける方法である。しかしサンプル周期が可変できるよ
うな装置の場合、数多くの高次のフィルタを必要とする
ため経済的でないＯ 本発明はこれらの欠点を除去するため、サンプル周期を
切換えた場合入力信号に対してエイリアシングエラーが
発生しているかどうかを容易に検出するためのものであ
る。
第１図は本発明の基本的なブロック図で１はサンプル周
期をカウントするカウンタでＡのサンプリングパルスを
受けて分周しその出力信号Ｂを２のリセットパルス発生
器に送出する。リセットパルス発生器２け分周出力信号
Ｂの立上りエツジ又は立下りエツジを検出しリセットパ
ルスＣを３の入力信号周期カウンタに送出する。一方、
この入力信号周期カウンタ３は入力信号から方形波信号
に変換された信号りによりＤの立上りエツジ又は立下り
エツジを検出し、Ｄの信号が２回以」−立上がるか又は
立下がると検知信号Ｅを発生し、４の検出器に送出する
。検出器４はランチやＴ、Ｆ Ｄ等外部に対してエイリ
アシングが発生したことを知らせるための装置又は回路
である。但し、入力信号りの周期はりセント信号Ｃの周
期より短かくＣの周期間にＤの周期の立上りエツジ又は
立下りエツジが２回以上存在すればエイリアシングエラ
ーが検知できる。入力方形波信号りの周期がリセット信
号Ｃの周期より長い場合（Ｃの周期間にＤの周期が１周
期以下の場合）けＣのリセット信号により入力信号周期
カウンタ３をリセットするため検知信号Ｅｉ検出器４に
送出されない。本発明の応用例としてはエイリアシング
エラー検出回路波形解析装置等サンプリングを行う装置
の周波数限界検出回路９人力信号に畳重するグＩＪ ノ
ジの検出等。
期をカウントするカウンタでＡのサンプリングパルスを
受けて分周しその出力信号Ｂを２のリセットパルス発生
器に送出する。リセットパルス発生器２け分周出力信号
Ｂの立上りエツジ又は立下りエツジを検出しリセットパ
ルスＣを３の入力信号周期カウンタに送出する。一方、
この入力信号周期カウンタ３は入力信号から方形波信号
に変換された信号りによりＤの立上りエツジ又は立下り
エツジを検出し、Ｄの信号が２回以」−立上がるか又は
立下がると検知信号Ｅを発生し、４の検出器に送出する
。検出器４はランチやＴ、Ｆ Ｄ等外部に対してエイリ
アシングが発生したことを知らせるための装置又は回路
である。但し、入力信号りの周期はりセント信号Ｃの周
期より短かくＣの周期間にＤの周期の立上りエツジ又は
立下りエツジが２回以上存在すればエイリアシングエラ
ーが検知できる。入力方形波信号りの周期がリセット信
号Ｃの周期より長い場合（Ｃの周期間にＤの周期が１周
期以下の場合）けＣのリセット信号により入力信号周期
カウンタ３をリセットするため検知信号Ｅｉ検出器４に
送出されない。本発明の応用例としてはエイリアシング
エラー検出回路波形解析装置等サンプリングを行う装置
の周波数限界検出回路９人力信号に畳重するグＩＪ ノ
ジの検出等。
種々の応用や変更が可能である。
第２図は本発明の一実施例で波形記憶装置等の記憶可能
周波数の限界を検出し１表示器により警報を発生する回
路の例である。第３図は第２図の各部の動作をタイムチ
ャートで現わしたものである。尚 Ｄ ＋の波形は入力
信号りの元の波形を示す。
周波数の限界を検出し１表示器により警報を発生する回
路の例である。第３図は第２図の各部の動作をタイムチ
ャートで現わしたものである。尚 Ｄ ＋の波形は入力
信号りの元の波形を示す。
Ｄ′のような波形からＤの信号を得る方法は種々ある。
（−例としてはオシロスコープのトリガ出力端子等）第
２図１はサンプル周期をカウントするカウンタでＡのサ
ンプリングクロックは同期式カウンタＣＵＩの入力端子
ＣＫに接続される。カウンタＣＵ１ｉサンプリングクロ
ックＡを３カウントしＩＮＶＩのインバータを介してカ
ウンタＣＵＩのＬＯＤ端子にもどされる。ＣＵＩはこの
ＬＯＤ端子の信号を受けて入力Ａ −Ｄの値をロードす
る（この時に端子ＱＡ−ＱＢは”′０°°になる）。す
なわち、初期状態にもどる。ＱＢ端子の出力は又リセッ
トパルス発生器２のＮＡＮＤゲートＧ１の一方の入力端
子に接続される。又カウンタＣＵＩの出力ＱＢを反転さ
せた出力（インバータＩＮＶＩの出力）はカウンタＣＵ
ＩのＬＯＤ端子に送出すると同時にリセットパルスのイ
ンバータＩＮＶ２の入力に接続され再び反転され、抵抗
Ｒ１，コンデンサｃ１の時定数により遅れてインバータ
ＩＮＶ３の入力に接続されさらに反転されてＮＡＮＤゲ
ートＧ１のもう一方の入力に接続される。この出力（イ
ンバータｒＮＶ３の出力）は端子ＱＢの出力とＮＡＮＤ
ゲートＧ１を通ずことにより、カウンタＣ［Ｊｌの出力
ＱＢの立上りエツジに同期した負のリセットパルスＣを
発生する。
２図１はサンプル周期をカウントするカウンタでＡのサ
ンプリングクロックは同期式カウンタＣＵＩの入力端子
ＣＫに接続される。カウンタＣＵ１ｉサンプリングクロ
ックＡを３カウントしＩＮＶＩのインバータを介してカ
ウンタＣＵＩのＬＯＤ端子にもどされる。ＣＵＩはこの
ＬＯＤ端子の信号を受けて入力Ａ −Ｄの値をロードす
る（この時に端子ＱＡ−ＱＢは”′０°°になる）。す
なわち、初期状態にもどる。ＱＢ端子の出力は又リセッ
トパルス発生器２のＮＡＮＤゲートＧ１の一方の入力端
子に接続される。又カウンタＣＵＩの出力ＱＢを反転さ
せた出力（インバータＩＮＶＩの出力）はカウンタＣＵ
ＩのＬＯＤ端子に送出すると同時にリセットパルスのイ
ンバータＩＮＶ２の入力に接続され再び反転され、抵抗
Ｒ１，コンデンサｃ１の時定数により遅れてインバータ
ＩＮＶ３の入力に接続されさらに反転されてＮＡＮＤゲ
ートＧ１のもう一方の入力に接続される。この出力（イ
ンバータｒＮＶ３の出力）は端子ＱＢの出力とＮＡＮＤ
ゲートＧ１を通ずことにより、カウンタＣ［Ｊｌの出力
ＱＢの立上りエツジに同期した負のリセットパルスＣを
発生する。
なお、リセットパルスＣのパルス幅は前記抵抗Ｒ１，コ
ンデンサｃ１の時定数で決定される。Ｃのリセット信号
は３の入力信号周期カウンタのＤタイプフリップフロッ
プＤＦＦ１およびＤＦ’Ｆ２のリセット端子ＣＬに接続
され３サンプリング周期毎にリセットされる。
ンデンサｃ１の時定数で決定される。Ｃのリセット信号
は３の入力信号周期カウンタのＤタイプフリップフロッ
プＤＦＦ１およびＤＦ’Ｆ２のリセット端子ＣＬに接続
され３サンプリング周期毎にリセットされる。
一方、入力信号周期りはＤタイプフリソプフロプＤＦ’
ＦＩおよびＤＦＦ２のトリガ端子Ｔに接続されている。
ＦＩおよびＤＦＦ２のトリガ端子Ｔに接続されている。
ＤタイプフリップフロップＤＦＦＩ、 ＤＦＦ２は人力
信号りの立上りエツジでトリガされＤＦＦＩのもう一方
の入力ｄ端子の情報がＤｌｉ”Ｆｌの出力Ｑに伝達され
Ｑは°′１°“となる。したがって、入力信号りの最初
の変化情報としてＤタイプフリップフロップＤＦＦ２の
ｄ端千人カバ°１°°となる。Ｄタイプフリップフロッ
プＤＦＦ２は入力信号Ｄ２が２回目に変化（すなわち、
２発目のパルスの上り）すると１回目の変化信号情報Ｄ
タイプ７リソプフロツプＤＦＦ ］のＱの信号を得て入
力信号りの２回目の変化としてＤＦＦ２のＱｋ伝達され
る。Ｑは負の信号でサンプリング周期Ａに対する人力信
号りの周期の限界値Ｅとして４の検出器の発光ダイオー
ドＤ１のカソードに送出されるＤｌのアノードは抵抗Ｒ
２を介して電源に接続されカソードがＯになる事により
ＤＩＫ電流が流れて発光し、入力信号周期りが限界値で
あることを知らせしめる。即ち。
信号りの立上りエツジでトリガされＤＦＦＩのもう一方
の入力ｄ端子の情報がＤｌｉ”Ｆｌの出力Ｑに伝達され
Ｑは°′１°“となる。したがって、入力信号りの最初
の変化情報としてＤタイプフリップフロップＤＦＦ２の
ｄ端千人カバ°１°°となる。Ｄタイプフリップフロッ
プＤＦＦ２は入力信号Ｄ２が２回目に変化（すなわち、
２発目のパルスの上り）すると１回目の変化信号情報Ｄ
タイプ７リソプフロツプＤＦＦ ］のＱの信号を得て入
力信号りの２回目の変化としてＤＦＦ２のＱｋ伝達され
る。Ｑは負の信号でサンプリング周期Ａに対する人力信
号りの周期の限界値Ｅとして４の検出器の発光ダイオー
ドＤ１のカソードに送出されるＤｌのアノードは抵抗Ｒ
２を介して電源に接続されカソードがＯになる事により
ＤＩＫ電流が流れて発光し、入力信号周期りが限界値で
あることを知らせしめる。即ち。
装置の記憶可能周期がサンプリング周期の３倍以下とな
っている事を示すものである。もし記憶可能限界周期で
なくエイリアシングエラーを検出スるのであればＣＵＩ
のＱＢの出力をＱＡに接続しなおせばエイリアシングエ
ラーが検出できる。また。
っている事を示すものである。もし記憶可能限界周期で
なくエイリアシングエラーを検出スるのであればＣＵＩ
のＱＢの出力をＱＡに接続しなおせばエイリアシングエ
ラーが検出できる。また。
本応用例では入力信号周期りがサンプリング周期Ａの個
数（サンプル数）が３個以下になった時限界値としてＬ
ＥＤ［より警報を発生しているが入力信号りの周期のサ
ンプル数を増したい場合はＣＵＩの出力端子を変えると
同時に３のＤタイプフリップフロップの段数を増せば良
い。
数（サンプル数）が３個以下になった時限界値としてＬ
ＥＤ［より警報を発生しているが入力信号りの周期のサ
ンプル数を増したい場合はＣＵＩの出力端子を変えると
同時に３のＤタイプフリップフロップの段数を増せば良
い。
以上説明したごとく本発明によればエイリアシングエラ
ーを数個の論理ＩＣとわずかな部品で小形かつ安価に検
出できしかも汎用性が有りエイリアシングエラーの識別
の側波形記憶装置の入力信号周波数の限界警報を発生す
る装置や入力信号のグリッジ検出回路等に応用できる。
ーを数個の論理ＩＣとわずかな部品で小形かつ安価に検
出できしかも汎用性が有りエイリアシングエラーの識別
の側波形記憶装置の入力信号周波数の限界警報を発生す
る装置や入力信号のグリッジ検出回路等に応用できる。
特に入力信号周波数の限界警報を発生させる事は波形記
録装置における入力信号に対するサンプリング周期の選
択の誤りを防ぐことが可能である。又、検出器の信号を
コンピュータにより取り込むことでデータ処理上の誤り
検出も可能である。
録装置における入力信号に対するサンプリング周期の選
択の誤りを防ぐことが可能である。又、検出器の信号を
コンピュータにより取り込むことでデータ処理上の誤り
検出も可能である。
第１図は本発明のブロック図、第２図は本発明の一実施
例を示す回路図、第３図は第２図の各部の動作のタイム
チャートである。 １：サンプル周期カウンタ、２：リセソトパルス発生器
、３：人力信号周期カウンタおよびエラー検知器、４：
エラー検出器 Ａ：サンプリング周期信号、Ｂ゛サンプル周期カウント
出力信号、Ｃ：リセット信号、Ｄ二人力周期信号、Ｅ：
エラー検知信号、ＣＵＩ：カウンタ。 、ｒＮＶ］ 〜４ＮＶ３ ： イ：／バータ、Ｃ１：
コ＞デンサ。 Ｒ１−Ｒ２：抵抗器、Ｇｌ ： ＮＡＮＤゲート。 ＤＦＦＩ〜ＤＦＦ２ ： Ｄタイプフリップフロップ。 ＤＩ＝ダイオード、 Ａ、′Ｃ，Ｄ、Ｅ ：第１図Ａ
、 Ｃ，Ｄ、 Ｅに同じ、第３図においてＣＵＩ ＱＡ
：第２図ＣＵＩのＱＡの出力波形、ＣＵＩＱＢ：第２
図ＣＵＩのＱＢの波形、Ｄ′：第１図、第２図のＤの波
形の元の波形例、ＤＦＦＩＱ：第２図ＤＦＦＩのＱの波
形。
例を示す回路図、第３図は第２図の各部の動作のタイム
チャートである。 １：サンプル周期カウンタ、２：リセソトパルス発生器
、３：人力信号周期カウンタおよびエラー検知器、４：
エラー検出器 Ａ：サンプリング周期信号、Ｂ゛サンプル周期カウント
出力信号、Ｃ：リセット信号、Ｄ二人力周期信号、Ｅ：
エラー検知信号、ＣＵＩ：カウンタ。 、ｒＮＶ］ 〜４ＮＶ３ ： イ：／バータ、Ｃ１：
コ＞デンサ。 Ｒ１−Ｒ２：抵抗器、Ｇｌ ： ＮＡＮＤゲート。 ＤＦＦＩ〜ＤＦＦ２ ： Ｄタイプフリップフロップ。 ＤＩ＝ダイオード、 Ａ、′Ｃ，Ｄ、Ｅ ：第１図Ａ
、 Ｃ，Ｄ、 Ｅに同じ、第３図においてＣＵＩ ＱＡ
：第２図ＣＵＩのＱＡの出力波形、ＣＵＩＱＢ：第２
図ＣＵＩのＱＢの波形、Ｄ′：第１図、第２図のＤの波
形の元の波形例、ＤＦＦＩＱ：第２図ＤＦＦＩのＱの波
形。
Claims (1)
- 入力信号の周期をカウントする入力信号周期カウンタと
、サンプリング周期を分周するサンプル周期カウンタと
、該サンプル周期カウンタの出力のエツジからリセット
パルスを作る手段と、このリセットパルスによって前記
入力信号周期カウンタをリセットし２人力信号周期カウ
ンタの出力をエラー信号として、検出することを特徴と
するエイリアシングエラー検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15809882A JPS5948658A (ja) | 1982-09-13 | 1982-09-13 | エイリアシングエラ−検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15809882A JPS5948658A (ja) | 1982-09-13 | 1982-09-13 | エイリアシングエラ−検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5948658A true JPS5948658A (ja) | 1984-03-19 |
| JPH0119545B2 JPH0119545B2 (ja) | 1989-04-12 |
Family
ID=15664255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15809882A Granted JPS5948658A (ja) | 1982-09-13 | 1982-09-13 | エイリアシングエラ−検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5948658A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6189559A (ja) * | 1984-09-21 | 1986-05-07 | テクトロニツクス・インコーポレーテツド | アンチエイリアシング・フイルタ回路 |
| JPS61112291A (ja) * | 1984-11-06 | 1986-05-30 | Yokogawa Hewlett Packard Ltd | エイリアシング検出器 |
| US5585819A (en) * | 1991-11-19 | 1996-12-17 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for detecting aliasing |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4979284A (ja) * | 1972-12-04 | 1974-07-31 |
-
1982
- 1982-09-13 JP JP15809882A patent/JPS5948658A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4979284A (ja) * | 1972-12-04 | 1974-07-31 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6189559A (ja) * | 1984-09-21 | 1986-05-07 | テクトロニツクス・インコーポレーテツド | アンチエイリアシング・フイルタ回路 |
| JPS61112291A (ja) * | 1984-11-06 | 1986-05-30 | Yokogawa Hewlett Packard Ltd | エイリアシング検出器 |
| US5585819A (en) * | 1991-11-19 | 1996-12-17 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for detecting aliasing |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0119545B2 (ja) | 1989-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4353032A (en) | Glitch detector | |
| JP2008122167A (ja) | ピーク検出回路、マルチチャネルアナライザおよび放射線測定システム | |
| JPS631115A (ja) | パルス発生回路 | |
| US9568889B1 (en) | Time to digital converter with high resolution | |
| US6950375B2 (en) | Multi-phase clock time stamping | |
| JPS5948658A (ja) | エイリアシングエラ−検出回路 | |
| JP2572249B2 (ja) | レーザドップラ速度計 | |
| US4728816A (en) | Error and calibration pulse generator | |
| JP3092729B2 (ja) | ロジックアナライザ | |
| Spieler | Electronics Part II | |
| RU2054681C1 (ru) | Устройство для измерения частоты следования импульсов | |
| Varasano et al. | New developments in neutron counting chains for safeguards | |
| JPH0210915A (ja) | パルス状信号の極性統一回路 | |
| JP2984802B2 (ja) | 入力信号異常検出回路 | |
| US5831455A (en) | Polarity detector | |
| JPH0121436Y2 (ja) | ||
| KR940007251B1 (ko) | 클럭 듀티 검출회로 | |
| JP3965473B2 (ja) | クロック周波数比較回路 | |
| SU1734034A1 (ru) | Устройство дл измерени частоты | |
| JPH0678873U (ja) | デューティ比測定回路 | |
| SU631976A1 (ru) | Устройство дл распознавани речевых сигналов | |
| JPH0335169A (ja) | パルス振幅データサンプリング回路 | |
| JPH09197024A (ja) | テスト回路及びこのテスト回路を内蔵したディジタルｉｃ | |
| SU1254430A1 (ru) | Устройство дл измерени амплитуды колебаний баланса механических часов | |
| SU599268A1 (ru) | Измеритель пиковых значений импульсов случайных последовательностей |