JPH03505275A - 制御信号生成装置および方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 制御信号生成装置および方法 本発明は、制御信号、特にテレビ受像器のラインメモリの読取りまたは書込み許 可信号の生成装置および方法に関する。

周知のように、表示画像の全体または一部を記憶可能なメモリをもつテレビ受像 器が製造されている。さらに、投影する画像線を記憶できるラインメモリをもつ テレビ受像器も知られている。こうした装置は、受信と表示の間で１画像線の遅 延が発生するという不利益をこうむっている。こうしたメモリ用の読取りまたは 書込み許可信号を生成する必要がある場合には、この遅延により重大な結果が引 き起こされる。（読取り可能信号はＲＥ、書込み可能信号はＷＥと略記される） オーバーパーハ１．それが付けである信号は低レベルで能動状態になることを意 味している。当然、高レベルでの能動信号の使用も本発明の範囲から逸脱するも のではない。実際、従来の形式の装置では、画像線の書込みと読取りには異なる 同期信号が使用されている。したがって、画像線の読取りは、画像の２つの連続 線間で発生するジッターと呼ばれる同期のずれにより影響を及ぼされる。すなわ ち、例えば、周知の形式の装置から再読取りされた垂直白色線は、同期のずれに 応じて水平方向に左右に移動した複数の点から構成される。

本発明による装置は、単一基準時間で、同じ情報に対して、ラインメモリの読取 りおよび書込み信号を生成し、ビデオ画像の線に影響を及ぼすジッターの発生を 回避する。

第１実施例では、書込みおよび読取り信号が同じ基準時間で直接生成される。

本発明による装置は、並列に接続された２つのラインメモリを含む装置で特に使 用されている。各ラインメモリは交互に読取りモードおよび書込みモードとなり 、一方が読取りモードであれば、他方は書込みモードである。

この種の装置の例はテレビ画像解読装置により構成される。

関し、それが同じ基準時間で直接または間接的に前記制水発明は、ビデオ信号の 要素が表示線であることを特徴とする装置に関する。

本発明はさらに、直列に接続された、書込み制御信号る。

本発明はさらに、前記装置がディジタル装置であることを特徴とする装置に関す る。

本発明はさらに、基準時間の生成手段、書込み制御化るカウンタを含むことを特 徴とする装置に関する。

本発明の主題は、書込みモードおよび読取りモードで交互に動作する先入れ先出 し方式（ＦＩＦＯ）の２つのスタックを含むことを特徴とする画像形成装置でも あ・、る。

本発明の主題は、書込みモードおよび読取りモードで交互に動作しアドレス・バ スによりアドレス指定装置に接続された２つのダイナミックＲＡＭを含むことを 特徴とする画像形成装置でもある。

本発明の主題は、画像形成装置をもつことを特徴とす本発明の主題は、記憶装置 のビデオ線の書込み制御信号（ＷＥ）と読取り制御信号（ＲＥ）を生成する方法 でもあり、その方法は、線ｉの基準時間の生成工程、線ｉの基準時間から直接お よび間接的に、線ｉの書込み制御信号（Ｗτ）および線ｉの読取り制御信号（π Ｔ）を生成する工程から構成される。

本発明の主題は、線ｉの基準時間から線ｉの書込み制む方法でもある。

本発明の主層は、線ｉの基準時間から直接生成される本発明は、以下に述べる説 明と添付された図面からより一層理解されるであろう。添付図面は、第１図は、 本発明による装置の第１実施例を示す構成図である。

第２図は、本発明による装置の第２実施例を示す構成図である。

第３図は、本発明による装置の第３実施例を示す構成図である。

第４図は、本発明による装置で使用可能な遅延装置を示す構成図である。

第５図は、本発明による装置の機能の例を示す構成図である。

第６図は、本発明による装置の機能の例を示す構成図である。

第７図は、本発明による装置で使用可能な信号を生成する装置の実施例を示す構 成図である。

第８図は、本発明による装置の第４実施例の構成図である。

第９図は、本発明による装置の第５実施例の構成図である。

第１０図は、本発明による装置の実施例の機能を説明する構成図である。

第１１図は、第１０図に示す機能に対応する本発明による装置の実施例を示す構 成図である。

第１図ないし第１０図では、同じ参照番号は同じ要素を示すために使用される。

第１図には、本発明によるテレビ受像器の第１実施例が示されている。

第１図の装置は、アンテナなどテレビ信号源１を含む。

アンテナ１は周知の形式のテレビ受信機の入力端（チューナー）に接続される。

テレビ受信機３０の出力端はアナログ・ディジタル変換器５の入力端および制御 信号分離装置１６の入力端に接続される。アナログ・ディジタル変換器の出力端 は、たとえば８ビツト・バスにより記憶装置２０の入力端に接続される。記憶装 置２０とは、ビデオメモリ、ダイナミックメモリ、先入れ先だし形式（ＦＩＦＯ ）のスタックなどである。記憶装置２０には、ラインメモリ形式、すなわち、テ レビイメージの走査線をの出力端は装置２】の入力端に接続されて、書込み制御 信号を生成する。書込み制御信号２１の生成のための装置の出力は、記憶装置２ ０の制御入力端と読取り制御信号２２の生成用の装置の入力端に接続されている 。読取り制御信号２２の生成用の装置の出力端は、記憶装置２０の制御信号入力 端に接続されている。記憶装置２０の出力端は画像形成装置に接続されている。

第１図に示す例では、形成装置は、アナログ・ディジタル変換器１１、低域フィ ルタ３、増幅器１３、陰極線管１３から成る。画像の形成用の他の装置の使用は 本発明の範囲から逸脱しないことは言うまでもない。

受信機３０はアナログ・ディジタル変換器５に陰極線管１４の走査用の能動信号 を供給し、制御信号分離装置１６に同期および線帰還信号を供給する。アナログ ・ディジタル変換器５は表示用のテレビ信号をディジタル化する。アナログ・デ ィジタル変換器によりディジタル化された信号は記憶装置２０に記憶される。制 御信号分離装置１６は、受信機３０から供給された同期信号に基づく基準時間を 供給する。書込み制御信号生成装置はメモリの書込みを制御する。二の制御中に 、アナログ・ディジタル変換器５により供給された信号が記憶装置２０に記憶さ れる。書込み制御生成装置２０および読取り制御生成装置２２は、例えば、遅延 を生成する装置２００を含む。装置２００がディジタル遅延生成装置であるのが 有益である。読取り制御信号生成装置２２は、書込み制御信号から記憶装置２０ の読取り制御信号を生成する。

記憶装置２０の読取り制御信号により、記憶袋！！２０に記憶された画像の一部 を読み取ることができる。

当然、書込み制御信号と読取り制御信号は記憶装置２０の１部にのみ適用できる 。

第１図では、本発明による装置のディジタル式の変形実施例が示されている。記 憶および／又は読取り及び書込み制御信号生成のアナログ式の変形実施例も本発 明の範囲からは逸脱しないのは言うまでもない。

第１図に示す例では、読取り制御信号は記憶装置２０の書込み制御信号から生成 される。すなわち、記憶装置２０の書込み及び読取り間の同期のバラツキにより 、記憶装置２０に記憶された画像が動くことはない。

第２図は、書込み制御信号が読取り制御信号から生成される本発明による装置の 変形実施例を示す。この場合には、制御信号分離装置１６の出力端は読取り制御 信号生成装置２２の入力端に接続されている。読取り制御信号生成装置２２の出 力端は記憶装置２０の制御信号入力端及び書込み制御信号生成装置２１の入力端 に接続されている。書込み制御信号生成装置２１の出力端は記憶装置２０の制御 信号入力端に接続されている。

第３図は、読取り及び書込み制御信号生成装置２２２をもつ本発明による装置を 示す。第３図に示す場合では、読取り及び書込み制御信号は単一の装置２２２に より制御信号分離装置１６から供給された基準時間から生成される。記憶装置２ ０から表示された情報は、読取り及び書込み制御信号が同じ情報に対して同じ基 準時間から生成されているかぎり、ジッターには無関係である。

第４図には、第１図、第２図及び第３図の制御信号生成装置２１．２２．２２２ の遅延装置２００の実施例が示しである。装置２００は、たとえばデコーダ２０ ２に接続されたカウンタ２０１を含む。カウンタ２０１とデコーダ２０２はクロ ック２０３から信号を受信する。制御信号を生成する基になる基準信号はカウン タ２０１をゼロにリセットする。クロック２０３の各サイクル毎に、カウンタ２ ０１が、例えば１ユニット増分される。デコーダ２０２は、カウンタ２０１が所 定の値に達したとき信号を生成するようになっている。この値は、デコーダ２０ ２による信号２０４の遅延クロックサイクルの所望の数に相当する。すなわち、 第１図に示す例では、書込み制御信号生成装置が、制御信号分離装置１６により 生成された基準時間により初期化される。クロックサイクル２０３が所定数に到 達すると、書込み制御信号生成装置は、書込み制御信号を生成し、同時に記憶装 置２０または読取り制御信号生成装置に供給される。この信号は読取り制御信号 生成装置２２のカウンタを初期化する。

クロックサイクルが所定数に到達すると、読取り制御信号生成装置２２が読取り 制御信号を生成し、記憶装置２０に供給される。装置２００、書込み制御信号生 成装置２１及び読取り制御信号生成装置２２には同じタロツク２０３を使用する のが有利である。

第５図のタイミング図は、交互に書込みモード又は読取りモードになる２つのラ インメモリ（フリップ・フロップ）を含む本発明による周波数変換装置の制御信 号を示す。

第５図には、テレビ画像解読装置における信号のタイミング図の例が示されてい る。第５図に示す例では、周波数変換により、各線の能動部分の可変カットオフ 点１０４で一時的に倒置が起こる。この種の周波数変換は周知のものである。第 ５図では、ビデオ信号１３０は４本の連続線ｎ、、ｎ＋１、ｎ＋２、ｎ＋３に対 応する。図面では分かりやすくするために、周波数変換前に鋸状であった信号が 使用されている。この例では、タイミング図から、変換された信号の様々な部分 を識別するのが特に容易である。実際の信号は送信される情報に対応しているの は言うまでもない。

各線は、線復帰制御信号１００１カット・オフ点１０４と線の終端の間に含まれ た画像のセグメント１０２、それに続き点１０４に至る線の始まりに相当するセ グメント１０１から構成される。本発明による装置は特に画像の解読に適応され る。本発明は、カット・オフ点１０４に関する重複帯を使用する周波数変換方法 とカット・オフ点１０４の検出がさらに難しくなるように信号の一部のみを倒置 させる周波数変換方法に特に適応８８１７０９３号（未公開）に記載されている 。本発明による装置は、低レベルで能動状態になるクロック信号ＦＨＩを生成す る。この信号は、各線帰還１００における１０５又は１０６などのパルスを含む 。

信号Ｒ５ＴＲ２は、第２ラインメモリの読取りアドレスの初期化に対応し、偶数 線に相当する短いパルスがら成る。ｎ＋２：にと番号付けられた線は偶数線と呼 ばれる。

低レベルで能動状態になる信号ＷＥは、２つで１つの線の第２メモリの書込み許 可に対応する。信号ＷＥ２は、第２メモリの準備に対応し点１０７から始まる第 １能動状態期間及び第２メモリの有益情報の書込みに対応する点１０８と１１１ 間の第２能動期間を含む。点１０７がら、線ｎのセグメント１０１の終端の書込 みが第２メモリ内で始まる。線ｎは通常第１メモリに記憶されなければならない 情報に対応するので、この時点で第２メモリに記憶された情報は、線ｎ＋ｌの書 込み準備のみに動作する。第２メモリの書込みは線ｎ＋１の線期間１００の時点 で停止する。第２メモリへの書込みはカット・オフ点１０４に対応する点１０８ から再び開始する。たとえば、第１及び第２メモリの書込み中に解読が行なわれ る。

こうした場合、点１０８と］１０間で、セグメント１０２に対応するアドレスに 書き込むことが必要である。セグメント１０２の終端に対応する点１１０から始 まり点１０４に対応する点１１１までに、第２メモリの書込みはアドレス０から 始まり線ｎ＋１の点１０４に対応するアドレスまで行なわれる。書込みは、第２ メモリにおいて線ｎ＋３を書き込むのと同じ方法で再び始まる。

信号ＲＳＴＲＩは、低レベルで能動状態になり、第５図の線ｎ＋１及びｎ＋３に 対するように、１行置きに能動期間の開始点の短いパルスを含む。信号ＲＳＴＲ Ｉは、第１メモリの読取りアドレスの初期化を実行する。

などの偶数線に対しても機能する。

信号ＷＥＩは、点１１２の周りに点線で示しであるが、それはこのパルスが第５ 図に示してない線ｎ＋４に対応するからである。

信号Ｒ５ＴＷＩは、低レベルで能動状態になるもので、それは第１メモリの書込 みアドレスの初期化信号である。

その信号は、セグメント１０１の各開始点で短いパルスを含む。点１２９の周り に、信号Ｒ５ＴＷＩが点線で示しであるが、それは、その信号が第５図に示して ない線ｎ＋４に対応するからである。

信号であり、低レベルで能動状態である。その信号は、奇数線のセグメント１０ １の開始点に於て、点１０９１；おけるように、第２メモリへの書込みを準備す る期間の開始点に対応する各偶数線に対する短いパルス（信号動状態になり、偶 数線の能動区分内のパルスを含む。

第１メモリの読取り許可信号ＲＥＩは、低レベルで能動状態になり、奇数パルス の能動区分中にパルスを含む。

読取りと書込みの良好な同期化を確保するために、本発明による装置は同じ基準 信号を使用する。−例として点１０８で始まるパルスＷＥ２は、点１０５で始ま るＦＢＩから生成される。

本発明による装置の第１実施例では、点１１３で始まるパルスＲ−Ｅ　２は点１ ０５で始まるパルスＦＨＩから生成される。

本発明による装置の第２実施例では、点］１３で始まるパルスＲＥ２は点１０８ で始まるパルスＷＥ２から生成される。

取り許可ττ７は互いに同期がとられているので、常に実行されている２つの連 続線の同期がずれることにより影響されることはない。同様に、第１メモリでは 、点るのに使用される。

本発明による装置は、テレビ画像の解読中に、再生成された線同期（６４μｓ± ε）の周期性に影響を及ぼす、送信条件により引き起こされるジッターを克服す ることができる。

第６図は、線ｎ＋１などのようなビデオ映像線の記憶装置への書込みを説明する 図である。メモリは、アドレス０からＮ−１に対応するＮ個のディジタル・ワー ドの記憶容量をもつ。

最初に、第６ａ図に示す書込み準備が行なわれる。準備は第５図の点１０７から 始まる。準備段階を、書込み予定線のセグメント１０２の書込み開始点における カット・オフ点′１０４のアドレスに位置づけることが必要である。カット・オ フ点１０４の位置は、制御ワードにより制御された偽ランダム生成器により生成 されるので、前もって知られている。送信及び受信で同一の生成器を使用すれば 、加入者は周波数変換された送信信号を解読できる。したがって、準備段階は、 アドレスＯと線ｎ＋１のカット・オフ点１０４に対応するアドレスの間に利用で きる情報を書き込むことである。メモリのこの区分に書き込まれた情報は意味が ない。この時点で利用できる情報は、第５図に示す場合には、線ｎの信号の区分 １０１の終端である。

第６ｂ図は、メモリの線ｎ＋１の区分１０２の書込みを示す。この書込みは第５ 図の点１０８から始まる。準備期間の終端の位置は線ｎ＋１の点に対応するアド レスである。信号の解読を実行するために、メモリへの書込み中にセグメント１ ０１と１０２を反転させるよう線ｎ＋１のセグメント１０１を書き込むことが必 要であるのはこのアドレスからである。第６ｂ図に示すように、線ｎ＋１の期間 １０２の書込み段階の終端は第５図の点１１０に対応し、以下のものが獲得され る。

−アドレス０と線ｎ＋１のカット・オフ点１０４のアドレスの間で、線ｎ＋１の セグメント１０２に関連する情報ニ 一線ｎ＋１のカット・オフ点１０４のアドレスとアドレスＮ−１・の間で、線ｎ ＋１のセグメント１０２に関連する情報。

第６Ｃ図に示すように、線ｎ＋１の解読を完了するには、アドレス０と線ｎ＋１ のカット・オフ点１０４のアドレスの間で、線ｎ＋１のセグメント１０１に関連 する情報を再び書き込む必要がある。この書込みは、第５図の点１１０と１１１ の間で行なわれる。

すなわち、カット・オフ点１０４の情報により、線ｎ＋１のセグメント１０１を 線ｎ＋１のセグメント１０２の前におくことにより解読を実行することが可能で ある。

線ｎ＋１を表示するには、アドレス０とアドレスＮ−１の間でメモリを読み出せ ば十分である。

第７図では、メモリの１つの読取り及び書込み制御信号を生成する装置の実施例 が示しである。この装置はサンプル回路を含む。サンプル回路６は線切期化信号 とクロック２０Ｂからの信号を受信する。サンプル回路６の出力端は、カウンタ ２０１の初期化入力端に接続されている。カウンタ２０１はクロック２０３から の信号も受信する。カウンタ２０１の複数の出力端はデコーダ２０２に接続され ている。デコーダ２０２の出力は書込み許可信号ＷＥＩ及びＷＥ２を供給し、１ つの線の画像点のカウンタ２１１の初期化入力端に接続されている。

他方で、線の画像点のカウンタ２１１はクロック２０３からの信号を受信する。

カウンタ２１１の複数の出力端カウンタ２０１があるので、線同期信号１００か ら始まり、使用者の場所で同時に動作するすべてのデコーダにおいてすべての同 期が実行可能になる。カウンタ２０１と２１１が所定の値に達すると、デコーダ ２０２と２１２は信号２０５と２０６を供給する。

第８図には、画像解読手段を含むテレビ送信を受信する装置の実施例が示されて いる。この装置はテレビ信号源を含む。第８図に示す例では、装置２はアンテナ に接続されたホーンである。このアンテナはパラボラ・アンテナ１であり、静止 衛星からの送信信号を受信する。装置２の出力端は周知の形式の受信装置３０の 入力端に接続されている。この受信装置３０の出力端は、同期分離装置４、アナ ログ・ディジタル変換器５及びサンプル装置６の入力端に接続されている。同期 分離装置４とサンプリング装置６の出力端は制御装置１０の入力端に接続されて いる。アナログ・ディジタル変換器の出力端は、たとえば８ビツト・バスにより 、先入れ先だしくＦＩＦＯ）形式の第１スタツク７の入力端に接続される。制御 装置１０は制御バスにより、第１スタツク、第２スタツク、及びバッファ・メモ リ９に接続される。第１スタツク７、第２スタツク８及びバッファ・メモリ９の 出力端は、解読された映像を形成する装置に接続されている。第８図に示す例で は、それらの出力端はアナログ・ディジタル変換器１１の入力端に接続されてい る。

アナログ・ディジタル変換器１１の出力端は、ＯＷババスフィルタ３を介して、 増幅器１３の入力端に接続されている。増幅器１３の出力端は陰極線管１４の入 力端に周波数変換された送信信号が送られている場合には、アクセス制御装置３ ２は制御ワード（ＣＷ）を疑似乱数生成器３１に供給する。制御ワード（ＣＷ’ ）は、最新の初期化以後、疑似乱数生成器３１により実行されたサイクルの数を 考慮しているという利点をもつ。偽乱数生成器３１はカット・オフ点１０４の位 置を制御装置１゜に供給する。制御装置１０は第１スタツク７と第２スタツク８ の書込み及び読取りを交互に制御する。この書込みは、たとえば第６図に記載さ れた処理手順に応じて実行される。非変換送信信号がある場合、制御装置１ｏは 第１スタツク７と第２スタツク８の書込み又は読取りを禁止する。情報は、再調 整されることなく、直接バッファ・メモリ９を通過する。第８図に示す例では、 日本電気株式会社によりリファレンス・ナンバーμＰＤ４１１０２の１１３５ビ ツトの容量をもつスタックとμＰＤ４１１０１の９１０ｘ８ビツトの容量をもつ スタックが使用されている。しかし、本発明は画像線を記憶するのに、スタック を使用することに限定してはいない。

第９図には、スタック７と８に代わりに、第１メモリ１７と第２メモリ１８の組 合せを使用する本発明による装置の実施例が示される。メモリ１７と１８は、ダ イナミックＲＡＭ　（ＤＲＡＭ）も使用する。第１メモリ１７及び第２メモリ１ ８のアドレス指定は、前記メモリにアドレス・バスを介して接続されたアドレス 指定回路１５により実行される。周知の形式のアドレス回路１５は、アドレスを 供給して、アナログ・ディジタル変換器５１；より供給されたディジタル・サン プルのメモリに書き込む。アドレス指定装置１５はたとえばカウンタを含む。

第１０図には、２重走査を実行する本発明による装置の使用原理が示しである。

従来のテレビ装置では毎１１５０秒で画像の半分が走査される。したがって、画 像全体はＳＥＣＡＭ又はＰＡＬカラー・テレビ・システムでは毎１／２５秒で走 査される（ＮＴＳＣシステムでは１／３０秒で走査される）。この走査周波数で は、画像が安定している印象を得るのには不十分である。画像が安定している印 象を改善するには、各画像が、１画像の表示の通常の時間経過（毎１／２５又は １／３０秒）中に連続して２度表示される。これを実行するためには、その画像 はラインメモリ又はフレーム・メモリに記憶される。本発明による装置は、ライ ンメモリでの記憶のために装置を改良することができる。

従来の走査の３つの周期ｎ％ｎ＋ｌ、ｎ＋２は線３００に示しである。

周知の形式の２重走査は線４００に示しである。

本発明による２重走査は線５００に示されている。

３０１．３０３．３０５と番号付けられている３つの画像ｍ、ｍ＋１、ｍ＋２の 表示は線３００で示されている。

線４００で示しであるような周知の形式の走査装置では、４０１と番号付けられ た線ｍの第１画像の表示が線ｍの表示中に開始される。線ｍの第１表示４０１は 、線ｍの通常の表示３０１の終了と共に終わる。同様に、線ｍ＋１の表示中に、 線ｍ＋１の表示４０３が開始する。

このような動作が続く。本発明による装置では、線ｍの２つの連続する表示５０ １と５０２が線ｍ＋１３０３の受信中に実行される。同様に、線ｍ＋１の表示５ ０３と５０４は線ｍ＋１の表示３０５中に実行される。このような動作が続く。

本発明による装置では、同じ基準時間が、同じ線５０１と５０２の連続する表示 をトリガーするのに使用される。このようにして、２つの連続線間の同期コマン ドから引き起こされる２つの線の連続する表示のずれ又は同じ線のずれが回避さ れる。

第１０図の方法を実施するテレビ送信４号を受信する装置は第１１図に示される 。第１１図の装置は、アンテナ１で示されたビデオ信号源および周知の形式の受 信装置３０を含む。受信装置３０の出力端は線同期装置４０とアナログ・ディジ タル変換器５に接続される。アナログ・ディジタル変換器５の出力端は、先入れ 先出し形式７の第１スタツクと先入れ先出し形式８の第２スタツクの入力端に接 続されている。線同期装置４０の出力端は制御装置３３の入力端に接続されてい る。制御装置３３の両出力端はスタック７と８の制御入力端に接続されている。

スタック７と８の出力端は画像形成装置に接続されている。第１１図に示す例で は、画像形成装置は、低域フィルタ３を介して陰極線管に接続されたアナログ・ ディジタル変換器１１と増幅器１３を含む。

制御装置３３では、スタック７と８の１方が書込みモードであるときは、他方は 線の表示のために読取りモードになっている。スタック７と８の１方で書込み動 作中には、他のスタック８又は７が連続して２度読み取られる。制御装置３３は 、たとえば線同期装置４０により供給された単一基準時間から、各表示線用に書 込み制御信号および２つの読取り制御信号を生成する。単一基準時間からこれら ３つの制御信号を生成すると、送信条件から特に引き起こされる２つの連続線間 の同期の損失を克服することができる。

当然のことながら、各線の３以上の表示を実行する装置を使用しても本発明の範 囲から逸脱しない。

本発明による装置は、ビデオ映像線を記憶するための、共通基準時間に基づくメ モリの書込み信号および読取り信号の生成に適用される。

本発明は、周波数変換されたテレビ放送信号、特に、有料テレビ放送信号を解読 する装置の製作に当てはまる。

国際調査報告 ＦＲ９０００１９６

Claims (1)

1. 【特許請求の範囲】 １．ビデオ信号要素のメモリ（７、８、１７、１８、２０）で書込み制御（ＷＥ ）および読取り制御（ＲＥ）信号を生成する装置において、画像線に影響を及ぼ すジッターの発生を回避するように、同じ基準時間から前記制御信号（ＲＥ、Ｗ Ｅ）を生成する手段（１０、２１、２２、２３）を含むことを特徴とする前記装 置。 ２．前記映像信号の要素が表示線である特許請求の範囲第１項に記載の装置。 ３．基準時間を生成する手段（１６）、書込み制御信号（ＷＥ）を生成する手段 （２１）、および読取り制御信号（ＲＥ）が書込み制御信号（ＷＥ）から生成さ れるように読取り制御信号（ＲＥ）を生成する手段（２２）を含み、それらが直 列に接続されている特許請求の範囲第１項又は第２項に記載の装置。 ４．前記装置はディジタル装置である特許請求の範囲１、２又は３の任意の項に 記載の装置。 ５．基準時間を生成する手段（１６）、書込み制御信号（ＷＥ）を生成する手段 （２１）、および／または読取り制御信号（ＲＥ）を生成する手段（２２）が出 力端がデコーダ（２０２、２１２）に接続されたカウンタ（２０１、２１１）を 含む特許請求の範囲第４項に記載の装置。 ６．上記の特許請求の範囲の任意の項による装置を含む、テレビ送信を解読する 装置。 ７．書込みモードおよび読取りモードを交互に動作する先入れ先出し（ＦＩＦＯ ）形式の２つのスタック（７、８）を含む、特許請求の範囲第６項に記載の解読 装置。 ８．アドレス指定装置（１５）にアドレス・バスにより接続され、書込みモード および読取りモードで交互に動作する２つのダイナミックＲＡＭ（１７、１８） を含む、特許請求の範囲第６項に記載の解読装置。 ９．特許請求の範囲第６項、第７項又は第８項の任意の項による解読装置を含む テレビ受像器。 １０．記憶装置（７、８、１７、１８、２０）の映像線の書込み制御信号（ＷＥ ）および読取り制御信号（ＲＥ）を制御する方法において、 線ｉに対して基準時間を生成する工程、線ｉの書込み制御信号（ＷＥ）および縁 ｉの読取り制御信号（ＲＥ）を線１の基準時間から間接又は直接的に生成する工 程、を含む前記方法。 １１．線ｉの基準時間から線ｉの書込み制御信号（ＷＥ）を生成する工程、 線１の書込み制御信号（ＷＥ）から線１の読取り制御信号（ＲＥ）を生成する工 程、を含む特許請求の範囲第１０項に記載の方法。 １２．線ｉの基準時間から直接線ｉの書込み制御（ＷＥ）および読取り制御（Ｒ Ｅ）信号を生成する工程を含む特許請求の範囲第１０項に記載の方法。