JPH0591438A - 分割画面表示装置 - Google Patents

分割画面表示装置

Info

Publication number
JPH0591438A
JPH0591438A JP24990791A JP24990791A JPH0591438A JP H0591438 A JPH0591438 A JP H0591438A JP 24990791 A JP24990791 A JP 24990791A JP 24990791 A JP24990791 A JP 24990791A JP H0591438 A JPH0591438 A JP H0591438A
Authority
JP
Japan
Prior art keywords
screen
signal
screen information
child
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP24990791A
Other languages
English (en)
Inventor
Ichiro Hattori
一郎 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP24990791A priority Critical patent/JPH0591438A/ja
Publication of JPH0591438A publication Critical patent/JPH0591438A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)

Abstract

(57)【要約】 【目的】親画面上に、劣化のない子画面を表示する。 【構成】親画面情報信号は倍速走査回路14により、親
画面情報信号の走査速度を倍にしてセレクト回路10か
ら出力する。フィールドメモリ17は、子画面情報信号
のフィールド分をメモリする。子画面の表示位置デコー
ダ16の読み出し信号に基づいて読み出しされたフィー
ルドメモリ17からの子画面情報は、分割画面信号とし
てセレクト回路10から出力する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、情報を表示する表示
装置に係り、特に画面を分割して複数の情報を同時に表
示するテレビジョン受像機における分割画面表示装置に
関する。
【0002】
【従来の技術】従来、M本の走査線数を有するテレビジ
ョン受像機において、走査線数M本の第1の画面(以
下、親画面という。)の一部分に、走査線数M本の第2
の画面(以下、子画面という。)の走査線をL本(L<
M)に間引いて縮小した子画面を同時に表示できる分割
画面表示機能を備えたテレビジョン受像機がある。
【0003】図7は従来の分割画面表示装置の構成を示
すものである。図7において、1,6はそれぞれ走査線
数が等しくM本の親画面情報信号および子画面情報信号
の入力端子である。2は親画面情報の水平同期信号に同
期した読み出しクロックの入力端子である。8は子画面
情報の水平同期信号に同期した書き込みクロックの入力
端子である。入力端子8より入力された書き込みクロッ
クは、書き込みアドレスカウンタ9に入力する。書き込
みアドレスカウンタ9は供給された書き込みクロックを
カウントし、メモリ回路5および間引き回路7に書き込
みカウント信号を供給する。
【0004】間引き回路7は、子画面情報信号の走査線
を親画面情報信号K表示期間内に入るようにするため、
供給された書き込みカウント信号に基づいて、入力端子
6より入力された走査線数M本の子画面情報信号の走査
線をL本に間引き、メモリ回路5に間引き子画面情報信
号を出力する。メモリ回路5では、書き込みアドレスカ
ウンタ9より供給される書き込みカウント信号に基づい
て、間引き回路7より供給される間引き子画面情報信号
をメモリする。
【0005】一方、入力端子2より入力された読み出し
クロックは、読み出しアドレスカウンタ3に供給する。
読み出しアドレスカウンタ3は、供給された読み出しク
ロックをカウントし、表示位置デコーダ4に読み出しカ
ウント信号を供給する。表示位置デコーダ4では、供給
された読み出しカウント信号に基づいて、子画面情報の
読み出し開始時刻を検出し、メモリ回路5に読み出しア
ドレス信号を供給するとともに、セレクト回路10に子
画面の表示開始信号を供給する。
【0006】メモリ回路5は表示位置デコーダ4より供
給される読み出しアドレス信号に基づいて、先にメモリ
されている間引き子画面情報信号を読み出し、挿入子画
面信号としてセレクト回路10に供給する。セレクト回
路10は、表示位置デコーダ4から供給される表示開始
信号に基づいて、メモリ回路5から供給される挿入子画
面情報信号と入力端子1から供給される親画面情報信号
を切り換え、分割画面情報信号を出力する。
【0007】このようにして親画面内に子画面を映し出
すことができる。しかしながら、子画面情報信号は、間
引き回路7により子画面の走査線の本数が少なってしま
うことになる。このことから、垂直方向の情報の間引か
れた子画面は、荒い画面となり細部まで見えなくなって
しまう問題があった。
【0008】
【発明が解決しようとする課題】上記した従来の分割画
面表示は、間引き操作を行っていることから、子画面情
報が元々持っている垂直方向の情報が減少して荒い画面
となり、子画面の細部が見えなくなってしまう。
【0009】この発明は、子画面情報の走査線本数M本
を越える走査線N本を持った親画面上に、画質を劣化さ
せることなく子画面を表示する分割画面表示テレビジョ
ン受像機を提供するものである。
【0010】
【課題を解決するための手段】この発明は、走査線数N
本の親画面の情報信号から、走査線数M本(M<N)の
子画面の表示領域を決定し、表示開始信号を発生する手
段と、子画面の情報を一時蓄積し、子画面の走査線を間
引くことなく読み出すことのできる蓄積手段と、上記表
示開始信号によって親画面の情報と上記蓄積手段から読
み出した子画面の情報を切り換える手段とを備えたもの
である。
【0011】
【作用】上記した手段により、子画面の持つ走査線数を
越える走査線数を持つ親画面を用いることにより、子画
面の走査線を間引くことなく、画面分割表示が可能とな
る。
【0012】
【実施例】以下、この発明の実施例を図面を参照して詳
細に説明する。図1はこの発明の一実施例の画面分割表
示装置を示す構成図であり、図7と同一の構成部分には
同一符号を付してある。
【0013】図1において、入力端子8には子画面情報
の水平同期信号に同期した書き込みクロックを入力す
る。入力端子8より入力された書き込みクロックは、書
き込みアドレスカウンタ18に入力する。書き込みアド
レスカウンタ18では入力された書き込みクロックをカ
ウントし、フィールドメモリ17に書き込みカウント信
号を供給する。フィールドメモリ17では書き込みアド
レスカウンタ18より供給される書き込みカウント信号
に基づいて、入力端子6より入力される子画面情報信号
をメモリする。
【0014】一方、入力端子1には走査線本数M本の親
画面情報信号を入力する。入力端子11には親画面情報
信号の走査線が偶数本目/奇数本目であることを示す、
親ライン判別信号を入力する。入力端子12には親画面
情報の水平同期信号に同期した、親書き込みクロックを
入力する。入力端子13には親画面情報の水平同期信号
に同期した、親読み出しクロックを入力する。
【0015】入力端子1,11,12,13に入力され
た信号は、倍速走査回路14に供給し、飛び越し走査→
順次走査の変換を行い、倍速走査親画面情報信号をセレ
クト回路10に供給する。また、入力端子13から入力
された親読み出しクロックは、読み出しアドレスカウン
タ15にも入力する。読み出しアドレスカウンタ15で
は親読み出しクロックをカウントし、表示位置デコーダ
16に読み出しカウント信号を供給する。表示位置デコ
ーダ16では供給された読み出しカウント信号に基づい
て、子画面情報の読み出し開始時刻を検出し、フィール
ドメモリ17に読み出しアドレス信号を供給すると共
に、セレクト回路10に子画面の表示開始信号を供給す
る。
【0016】フィールドメモリ17は、表示位置デコー
ダ16から供給される読み出しアドレス信号に基づき、
先にメモリされている子画面情報信号を読み出し、挿入
子画面信号としてセレクト回路10に供給する。セレク
ト回路10は、表示位置デコーダ16から供給される表
示開始信号に基づいて、フィールドメモリ17から供給
される挿入子画面情報信号と倍速走査回路14から供給
される倍速走査親画面情報信号を切り換え、分割画面情
報信号を出力する。
【0017】図2は倍速走査回路14とフィールドメモ
リ17の出力信号のタイミング図を示すものである。
【0018】図2(A)は,倍速走査回路14の出力す
る倍速走査親画面情報信号のタイミングであり、図に付
した最小目盛りは入力親画面情報信号の1水平走査期間
(1H)の半分の時間間隔である。また、(A)に付し
た斜線部分は子画面の表示期間を表し、符号n−1,
n,n+1を付した期間は、それぞれ親画面情報のn−
1,n,n+1本目の走査線の出力タイミングを表す。
同図(B)はフィールドメモリの中で1本目の走査線を
メモリする部分のタイミングであり、目盛り間隔は1H
である。
【0019】同図(C)は、同じくフィールドメモリの
中で2本目の走査線をメモリする部分のタイミングであ
る。(B),(C)のWの期間は、それぞれのメモリに
子画面情報を書き込む期間であり、斜線枠のRを付した
期間は、メモリされた子画面情報信号を読み出す期間で
ある。同図に示す子画面表示タイミングでは子画面情報
を親画面のn本目の走査線位置から表示することを想定
しており、nの値は図1における表示位置デコーダのデ
コード設定を変えることにより、任意の位置に子画面表
示が可能である。
【0020】図2において、親画面情報と子画面情報の
走査線の位相関係は簡単のため親画面情報のn−1本目
と子画面情報の1本目の走査線をオーバーラップするよ
うに表してあるが、親子画面情報の位相がどのような関
係にあろうとも、(B),(C)の読み出しタイミング
は一定、書き込みタイミングが親子画面情報の位相関係
に従って変化するだけであり、動作には影響しない。同
図(B),(C)からも明らかなように、子画面情報は
書き込みに使用する書き込みクロックの4倍の周波数の
読み出しクロックで読み出すことができる。
【0021】図3〜図5は、それぞれ図1に示す実施例
による分割画面の表示例を概念的に示したものである。
【0022】図3は子画面を表示する回路を2組設け、
それぞれ内容の異なる2つの子画面を表示した状態を示
し、図4は子画面の表示領域に優先順位を付けて、子画
面を重ねて表示した状態を示すものである。図5では親
画面上に子画面を敷き詰めて表示させたときの状態を示
すものである。
【0023】図3〜図5のどの表示例においても、表示
される子画面情報は、元々の査線数を維持していること
から、垂直解像度を劣化させることはない。このため、
同時に多数の子画面情報を表示する場合においても、内
容の確認し易い分割画面の表示が可能となる。
【0024】上記した図1の実施例では、読み出しアド
レスカウンタ15、表示位置デコーダ16、フィールド
メモリ17、書き込みアドレスカウンタ18から成る子
画面情報メモリ手段を用いて、子画面情報の同期タイミ
ングを親画面情報の同期タイミングに合わせている。こ
の発明ではこれに限らず、たとえば倍速走査回路14内
のメモリ回路を利用し、上記子画面情報メモリ手段を廃
して、親画面情報をメモリから読み出すタイミングを子
画面情報に同期させる方法も考えられる。また、図1の
倍速走査回路14の倍速走査化は、フィールド内補間方
式,フィールド間補間方式,あるいは両者の組み合わせ
方式などが考えらる。
【0025】さらに、表示位置デコーダ16,フィール
ドメモリ17,書き込みアドレスカウンタ18,セレク
タ回路10を複数組用意し、同時に複数の子画面を表示
する機能をもたせることも可能であり、これらの回路は
一組に限らない。
【0026】図6はこの発明の他の実施例を示すブロッ
ク図である。6図において、図1と同一部分には同一符
号を付し、ここでは異なる部分を中心に説明する。
【0027】図6は、HD(高品位)テレビジョン受像
機の走査線の画面情報信号を供給した入力端子19をセ
レクト回路10の一方に直接接続したことと、入力端子
20にHDテレビジョン受像機の基本クロックに同期し
た、読み出しクロックを入力した点が図1の構成と異な
る。
【0028】入力端子20に入力された読み出しクロッ
クは、読み出しアドレスカウンタ21に供給する。読み
出しアドレスカウンタ21は、入力端子20から供給さ
れた読み出しクロックをカウントし、読み出しカウント
信号を表示位置デコーダ22に供給する。表示位置デコ
ーダ22では読み出しアドレスカウンタ21から供給さ
れた読み出しカウント信号に基づいて子画面情報の読み
出し開始時刻を検出し、フィールドメモリ17に読み出
しアドレス信号を供給するとともに、セレクト回路10
に子画面の表示開始信号を供給する。フィールドメモリ
17は、表示位置デコーダ22から供給される読み出し
アドレス信号に基づいて、先にメモリされている子画面
情報信号を読み出し、挿入子画面信号としてセレクト回
路10に供給する。
【0029】この実施例は、元々親画面情報信号の持つ
走査線数Nが、子画面情報信号の持つ走査線数Mに対し
てM<Nなる関係にあるため、倍速走査回路14を省略
できる。子画面情報信号として、親画面と同じくHDテ
レビジョン信号を用いる場合は、従来通り子画面情報信
号の走査線を間引けば表示可能である。
【0030】
【発明の効果】以上述べたように、この発明の分割画面
表示装置によれば、垂直解像度の高い挿入子画面情報の
表示ができることから、精細化した複数の分割画面表示
を得ることができる。
【図面の簡単な説明】
【図1】この発明の一実施例を示す回路構成図。
【図2】図1の動作を説明するタイミング図。
【図3】図1で分割する画面の第1の表示例を示す概念
図。
【図4】図1で分割する画面の第2の表示例を示す概念
図。
【図5】図1で分割する画面の第3の表示例を示す概念
図。
【図6】この発明の他の実施例示す回路構成図。
【図7】従来の分割画面表示装置を示す回路構成図。
【符号の説明】
1…親画面情報信号入力端子、 6…子画面情報入力端
子、 8…子書き込みクロック端子、 10…セレクト
回路、 11…親ライン判別信号入力端子、12…親書
き込みクロック入力端子、 13…親読み出しクロック
入力端子、14…倍速走査回路、 15…読み出しアド
レスカウンタ、 16…表示位置デコーダ、 17…フ
ィールドメモリ、 18…書き込みアドレスカウンタ。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 走査線数N本の親画面の情報信号から、
    走査線数M本(M<N)の子画面の表示領域を決定し、
    表示開始信号を発生する手段と、 上記子画面の情報を一時蓄積し、該子画面の走査線を間
    引くことなく、読み出すことのできる蓄積手段と、 上記表示開始信号によって親画面の情報と上記蓄積手段
    から読み出した子画面の情報を切り換える手段とを具備
    したことを特徴とする分割画面表示装置。
  2. 【請求項2】 走査線数M本の複数の映像情報入力手段
    の内から任意の入力手段を選択し、元の走査線数をN/
    M倍し、その表示領域の一部を少なくとも1つ以上の他
    の入力情報で置き換えて表示することを特徴とする分割
    画面表示装置。
JP24990791A 1991-09-27 1991-09-27 分割画面表示装置 Withdrawn JPH0591438A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24990791A JPH0591438A (ja) 1991-09-27 1991-09-27 分割画面表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24990791A JPH0591438A (ja) 1991-09-27 1991-09-27 分割画面表示装置

Publications (1)

Publication Number Publication Date
JPH0591438A true JPH0591438A (ja) 1993-04-09

Family

ID=17199976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24990791A Withdrawn JPH0591438A (ja) 1991-09-27 1991-09-27 分割画面表示装置

Country Status (1)

Country Link
JP (1) JPH0591438A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158449A (ja) * 2005-11-30 2007-06-21 Sharp Corp リモートコントロールに基づく被制御装置
JP2013535141A (ja) * 2010-06-16 2013-09-09 シリコン イメージ,インコーポレイテッド ピクチャインピクチャ映像生成でのメモリ削減のためのメカニズム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158449A (ja) * 2005-11-30 2007-06-21 Sharp Corp リモートコントロールに基づく被制御装置
JP2013535141A (ja) * 2010-06-16 2013-09-09 シリコン イメージ,インコーポレイテッド ピクチャインピクチャ映像生成でのメモリ削減のためのメカニズム

Similar Documents

Publication Publication Date Title
JP2000032291A (ja) 映像表示装置および映像表示方法
EP0304236A2 (en) Video signal processing apparatus
JPH05183833A (ja) 表示装置
KR100255907B1 (ko) 영상신호 변환장치와 텔레비젼신호처리장치
JP2880168B2 (ja) 拡大表示可能な映像信号処理回路
US6040868A (en) Device and method of converting scanning pattern of display device
JPH0423994B2 (ja)
JPH06292148A (ja) 倍速映像表示装置
EP0746154B1 (en) A subpicture signal vertical compression circuit
JPH0810912B2 (ja) ス−パ−インポ−ズ装置
JP3154190B2 (ja) 汎用走査周期変換装置
JPH0591438A (ja) 分割画面表示装置
JP2001218128A (ja) マルチ画面合成装置
JP3804893B2 (ja) 映像信号処理回路
JPS6150474A (ja) 走査変換装置
JP3290677B2 (ja) 多画面テレビジョン受像機
JPH03505275A (ja) 制御信号生成装置および方法
JPH0990920A (ja) 映像信号変換装置
JPH11308551A (ja) テレビジョン受像機
JPH0738806A (ja) 信号切換装置
JP3260769B2 (ja) 画像位置調整回路
KR100620930B1 (ko) 화상 신호 처리 회로
JP2625482B2 (ja) 多画面動画表示装置
JP3544342B2 (ja) 表示開始位置補正方法および画面表示制御装置
JP3091700B2 (ja) テレビジョン受像機

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981203