JPH0423994B2 - - Google Patents

Info

Publication number
JPH0423994B2
JPH0423994B2 JP60283521A JP28352185A JPH0423994B2 JP H0423994 B2 JPH0423994 B2 JP H0423994B2 JP 60283521 A JP60283521 A JP 60283521A JP 28352185 A JP28352185 A JP 28352185A JP H0423994 B2 JPH0423994 B2 JP H0423994B2
Authority
JP
Japan
Prior art keywords
video signal
memory
line
screen
reading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP60283521A
Other languages
English (en)
Other versions
JPS62142476A (ja
Inventor
Kyoshi Imai
Makoto Ishida
Kazumi Kawashima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP60283521A priority Critical patent/JPS62142476A/ja
Priority to EP86117514A priority patent/EP0236571B1/en
Priority to DE3689905T priority patent/DE3689905T2/de
Priority to US06/942,914 priority patent/US4796089A/en
Publication of JPS62142476A publication Critical patent/JPS62142476A/ja
Publication of JPH0423994B2 publication Critical patent/JPH0423994B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Studio Circuits (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、映像信号の一部に他の映像画面を縮
少して合成することができるテレビジヨン受像機
に関するものである。
従来の技術 テレビジヨン受像機において同一画面上に異な
る映像を合成するには、両者の映像信号の垂直同
期を合わせる必要上、１画面メモリすなわち１フ
レーム分もしくは１フイールド分のメモリが必要
になる。近来、デジタルメモリのコストの低下は
目ざましいものがあり、このような機能が例えば
２画面テレビジヨン受像機として具現されてい
る。（テレビジヨン学会技術報告「モニター・イ
ン・テレビ」TEBS99−２ S.59.9.20） 以下、図面を参照しながら、上述したような従
来の２画面テレビジヨン受像機の一例について説
明する。
まず、第２図Ａは２画面テレビの概念図であ
る。これは親画面２０１の一部に子画面２０２を
映出した場合を示すものである。
第５図、第６図は従来例の２画面テレビジヨン
受像機のブロツク図と波形図である。第５図にお
いて、５０１は第１の複合映像信号の入力端子、
５０２は第２の複合映像信号の入力端子、５０３
は第１の映像信号処理回路、５０４は第２の映像
信号処理回路、５０５はラインメモリ、５０６は
１画面メモリ、５０９は親映像信号５０７と子映
像信号５０８とを切換えて合成する回路、５１０
は陰極線管（CRT）である。
これらの動作について、第６図を参照しながら
説明する。第２の複合映像信号５０１と第２の複
合映像信号５０２の各々の水平同期信号が波形ａ
とｅのようになつているものとする。さらに、こ
こでは、親画面と子画面の大きさの比が寸法で
３：１であるものとする。
垂直方向を３分の１に圧縮するため、波形ｂの
ようにラインメモリ５０５には映像信号の３ライ
ン分を１ラインに間引いてデータを書き込む。こ
のデータを１画面メモリ５０６に転送する。１画
面メモリ５０６は波形ｄのような水平方向の３分
の１の圧縮にも使用されている。右端に子画面２
０２を表示する場合は、波形ｄのように書き込み
時に対して３倍の速度で波形ｅに対して一定の位
相関係で読み出す。読み出しを高速で行なうた
め、この期間はデータの書き込みはできない。し
たがつて、ラインメモリ５０５から１画面メモリ
５０６へのデータの転送は、波形ｃのようにライ
ンメモリ５０５の書き込みが行なわれておらずか
つ１画面メモリ５０６が読み出されていない期間
に行なう。信号合成回路５０９では、波形ｄが
“１”の期間に子映像信号５０８を選択し“０”
の期間は親映像信号５０７を選択して出すことに
よつて、CRT５１０に第２図Ａのような２画面
を映出することができる。
発明が解決しようとする問題点 しかしながら、上記のような構成では、水平方
向の出画期間に関して制限が生じている。すなわ
ち、第６図の波形ｃ〜ｅを比較すると、３分の１
の寸法の子画面を出画するには出画期間が水平走
査期間の４分の１以下でデータのサンプリング期
間が４分の３以下でないと前述の関係を満たせな
いことがわかる。これは、データ量として不足気
味である。さらに、例えば第２図のＢのように親
画面２０３に対して同一内容の子画面である２０
４と２０５を合成するようなことは、原理的に無
理である。
本発明は、上記のような問題点に鑑み、子画面
の水平方向の出画期間および出画回数に制限を生
じることのないテレビジヨン受像機を提供するこ
とを目的とするものである。
問題点を解決するための手段 上記問題点を解決するために、本発明のテレビ
ジヨン受像機は、第１の映像信号による映像画面
の一部に第２の映像信号による他の映像画面を縮
小して合成可能なテレビジヨン受像機であつて、 前記第２の映像信号を画素単位で読み出し・書
き込み可能な１フレームメモリと、 この１フレームメモリから読み出された前記第
２の映像信号を水平周期単位で読み出し・書き込
み可能な２組のラインメモリと、 前記第１の映像信号に同期した第１の水平同期
パルスの周期内にｎ個のパルスを発生する合成開
始パルス発生回路と、 前記第１の水平同期パルスに同期したパルスを
発生するラインメモリ切換パルス発生回路と、 前記ラインメモリ切換パルスにより前記２組の
ラインメモリを書き込み側と読み出し側に交互に
切り換える第１のメモリ制御回路と、 前記第２の映像信号に同期した第２の水平同期
パルスに同期して前記１フレームメモリへ前記第
２の映像信号の書き込みを行う第２のメモリ制御
回路と、 前記ラインメモリ切換パルスに同期して前記１
フレームメモリから前記第２の映像信号を読み出
すと同時に書き込み側ラインメモリへ書き込みを
行う第３のメモリ制御回路と、 前記合成開始パルスに同期して読み出し側ライ
ンメモリから、書き込み時よりも短い周期で読み
出しを行う第４のメモリ制御回路と、 前記各ラインメモリから出力される前記第２の
映像信号を前記第１の映像信号に合成する信号合
成回路とを備えたものである。
作 用 本発明は、上記した構成によつて、ラインメモ
リの読み出し期間および読み出し回数を他のメモ
リの動作と切り離すことができ、これにより、子
画面の水平方向の出画期間および出画回数の自由
度を増すことができて、自由な大きさでしかも任
意の映像を映出することができることとなる。
実施例 以下、本発明の一実施例のテレビジヨン受像機
について、図面を参照しながら説明する。第１図
は本発明の一実施例におけるテレビジヨン受像機
のブロツク図である。
第１図において、１０１は画素単位の読み出
し／書き込みが可能な１画面メモリ、１０２は水
平周期単位で読み出し／書き込みが可能なライン
メモリＡ、１０３は同様のラインメモリＢ、１０
４は第１の複合映像信号の入力端子、１０５は第
２の複合映像信号の入力端子、１０６は第１の映
像信号処理回路、１０７は第２の映像信号処理回
路、１０８は第１の水平同期パルス発生回路、１
０９は第２の水平同期パルス発生回路、１１０は
合成開始パルス発生回路、１１１はラインメモリ
切換パルス発生回路、１１２は第１のメモリ制御
回路、１１３は第２のメモリ制御回路、１１４は
第３のメモリ制御回路、１１５は第４のメモリ制
御回路、１１６と１１７はスイツチ、１１８は信
号合成回路、１１９はCRTである。
以上のように構成されたテレビジヨン受像機に
ついて、以下、第１図〜第４図を用いて動作を説
明する。
まず、第２図Ａのような２画面を映出するテレ
ビジヨン受像機として動作させる場合について、
第３図の波形図を参照して説明する。この場合
は、波形ｉと波形ｇを比較するとわかるように、
第１の水平同期パルスの周期内に１個のパルスを
合成開始パルス発生回路１１０で発生した場合で
ある。第２図Ａのような２画面映出動作させるに
は、第１の水平同期パルス１０８に対して一定の
位相関係のパルスを合成開始パルス発生回路１１
０で発生させる。ここでは、第１の水平同期パル
ス１０８と第２の水平同期パルス１０９との位相
関係が、波形ａと波形ｉのようになつているもの
とする。
垂直方向の寸法を３分の１にするために、メモ
リ制御回路１１３では波形ｂのように３ライン分
を１ラインに間引いて１画面メモリ１０１に映像
信号のデータを書き込む。１画面メモリ１０１か
らの読み出しは書き込みと同じ速度で波形ｃのよ
うに行なう。読み出しも書き込みも同じ速度の低
速で行なうので、波形ｂと波形ｃの重さなつた部
分での動作を画素単位に読み書きを交互に行なう
ことで実現できる。このようにして読み出した１
画面メモリ１０１のデータは、すぐにラインメモ
リＡ１０２又はラインメモリＢ１０３に転送す
る。これらのラインメモリ１０２，１０３の前後
には読み出し側と書き込み側を決めるスイツチ１
１７，１１６を設けている。この切換は第１のメ
モリ制御回路１１２により、ラインメモリ切換パ
ルス１１１が発生されるたびに交互に行なう。あ
るラインメモリ切換パルス１１１の一周期を見る
と、それぞれのラインメモリ１０２，１０３はそ
れぞれ書き込み又は読み出しの動作に専念してい
る。波形ｄ，ｅがそれである。
なお、読み出し時には、子画面の水平方向の寸
法を３分の１に圧縮するために書き込み時の３倍
の速度で読み出すようにし、合成開始パルス１１
０と同時に読み出しを開始するようにしている。
信号合成回路１１８は、波形ｆが“１”のときに
スイツチ１１７で選択されるラインメモリＡ１０
２又はラインメモリＢ１０３の出力を第１の映像
信号１０６と切換えて合成する。
次に、第２図Ｂのような２つの子画面を映出す
る場合について第１図と第４図を参照して説明す
る。この場合は、水平パルス同期内の合成開始パ
ルスの数ｎが「２」の場合であり水平同期パルス
波形ｉの１周期内に波形ｇの合成開始パルスが回
路１１０から２個発生される。
この場合でも、ラインメモリＡ１０２又はライ
ンメモリＢ１０３は同一のラインメモリ切換パル
ス１１０の周期内では読み出し又は書き込みに専
念している。読み出しの際には合成開始パルス１
１０に応じて２度読み出すようにしていることが
第３図の波形図の場合と異なる。もちろんｎの数
を多くすれば、ｎ個の子画面を映出することがで
きる。
以上のように、本実施例によれば、子画面の水
平方向の出画期間及び出画回数についての制限が
少なく、メモリの制御方法を変えるだけで第２図
のＡやＢのような映出状態、さらにはｎ個の同一
画面の合成も可能である。
なお、CRT１１９を第４図の波形ｊのように
通常の２倍の周波数で偏向し、かつ、親映像信号
も波形ｊに合わせて倍速変換したうえで、第４図
のように水平方向に２度読み出して子画面を合成
するようにすると、親画面子画面共に倍速で走査
している２画面テレビが容易に実現できる。
発明の効果 以上のように、本発明によれば、画素単位で読
み出し／書き込み可能な１画面メモリと、水平周
期で読み出し／書き込み可能な２組のラインメモ
リを設けることにより、水平方向の出画期間およ
び出画回数の制限が少なくて、任意の大きさの任
意の個数の映像を合成することのできるテレビジ
ヨン受像機を実現することができるものである。
【図面の簡単な説明】
第１図は本発明の一実施例におけるテレビジヨ
ン受像機のブロツク図、第２図はその画面合成の
概念を示す正面図、第３図はその第１の動作例を
示す波形図、第４図はその第２の動作例を示す波
形図、第５図は従来例のテレビジヨン受像機のブ
ロツク図、第６図はその動作例を示す波形図であ
る。 １０１……１画面メモリ、１０２……ラインメ
モリＡ、１０３……ラインメモリＢ、１０４……
第１の複合映像信号入力端子、１０５……第２の
複合映像信号入力端子、１０６……第１の映像信
号処理回路、１０７……第２の映像信号処理回
路、１０８……第１の水平同期パルス発生回路、
１０９……第２の水平同期パルス発生回路、１１
０……合成開始パルス発生回路、１１１……ライ
ンメモリ切換パルス発生回路、１１２……第１の
メモリ制御回路、１１３……第２のメモリ制御回
路、１１４……第３のメモリ制御回路、１１５…
…第４のメモリ制御回路、１１８……信号合成回
路。

Claims (1)

  1. 【特許請求の範囲】 １ 第１の映像信号による映像画面の一部に第２
    の映像信号による他の映像画面を縮小して合成可
    能なテレビジヨン受像機であつて、 前記第２の映像信号を画素単位で読み出し・書
    き込み可能な１フレームメモリと、 この１フレームメモリから読み出された前記第
    ２の映像信号を水平周期単位で読み出し・書き込
    み可能な２組のラインメモリと、 前記第１の映像信号に同期した第１の水平同期
    パルスの周期内にｎ個のパルスを発生する合成開
    始パルス発生回路と、 前記第１の水平同期パルスに同期したパルスを
    発生するラインメモリ切換パルス発生回路と、 前記ラインメモリ切換パルスにより前記２組の
    ラインメモリを書き込み側と読み出し側に交互に
    切り換える第１のメモリ制御回路と、 前記第２の映像信号に同期した第２の水平同期
    パルスに同期して前記１フレームメモリへ前記第
    ２の映像信号の書き込みを行う第２のメモリ制御
    回路と、 前記ラインメモリ切換パルスに同期して前記１
    フレームメモリから前記第２の映像信号を読み出
    すと同時に書き込み側ラインメモリへ書き込みを
    行う第３のメモリ制御回路と、 前記合成開始パルスに同期して読み出し側ライ
    ンメモリから、書き込み時よりも短い周期で読み
    出しを行う第４のメモリ制御回路と、 前記各ラインメモリから出力される前記第２の
    映像信号を前記第１の映像信号に合成する信号合
    成回路とを備えたことを特徴とするテレビジヨン
    受像機。
JP60283521A 1985-12-17 1985-12-17 テレビジョン受像機 Granted JPS62142476A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP60283521A JPS62142476A (ja) 1985-12-17 1985-12-17 テレビジョン受像機
EP86117514A EP0236571B1 (en) 1985-12-17 1986-12-16 Television receiver having multi-image display capability
DE3689905T DE3689905T2 (de) 1985-12-17 1986-12-16 Fernsehempfänger mit der Möglichkeit zum Darstellen mehrerer Bilder.
US06/942,914 US4796089A (en) 1985-12-17 1986-12-17 Television receiver display apparatus having multi-image display capability

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60283521A JPS62142476A (ja) 1985-12-17 1985-12-17 テレビジョン受像機

Publications (2)

Publication Number Publication Date
JPS62142476A JPS62142476A (ja) 1987-06-25
JPH0423994B2 true JPH0423994B2 (ja) 1992-04-23

Family

ID=17666612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60283521A Granted JPS62142476A (ja) 1985-12-17 1985-12-17 テレビジョン受像機

Country Status (4)

Country Link
US (1) US4796089A (ja)
EP (1) EP0236571B1 (ja)
JP (1) JPS62142476A (ja)
DE (1) DE3689905T2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3729599A1 (de) * 1987-09-04 1989-03-16 Thomson Brandt Gmbh Schaltungsanordnung fuer fernsehempfaenger zur stoerungsfreien umschaltung von fernsehkanaelen
KR910001515B1 (ko) * 1987-12-30 1991-03-09 삼성전자 주식회사 Tv 및 vtr의 카드자화면 발생회로
JPH01246978A (ja) * 1988-03-28 1989-10-02 Toshiba Corp 画像情報受信表示装置
JPH0219079A (ja) * 1988-07-06 1990-01-23 Pioneer Electron Corp 映像信号処理装置
DE3905925A1 (de) * 1989-02-25 1990-08-30 Thomson Brandt Gmbh Verfahren zur aufzeichnung und/oder bildlichen darstellung eines fernsehsendebeitrages
GB8909079D0 (en) * 1989-04-21 1989-06-07 Abekas Video Systems Digital video special effect system
JP2637821B2 (ja) * 1989-05-30 1997-08-06 シャープ株式会社 スーパーインポーズ装置
US4987493A (en) * 1989-08-01 1991-01-22 Rca Licensing Corporation Memory efficient interlace apparatus and method as for a picture in a picture display
JP2771858B2 (ja) * 1989-08-23 1998-07-02 富士通株式会社 多画面合成装置
JP2827328B2 (ja) * 1989-09-28 1998-11-25 ソニー株式会社 映像信号処理装置
JP2558899B2 (ja) * 1989-12-20 1996-11-27 シャープ株式会社 映像表示装置
US5369444A (en) * 1990-06-01 1994-11-29 Thomson Consumer Electronics Field type matching system
US5294983A (en) * 1990-06-01 1994-03-15 Thomson Consumer Electronics, Inc. Field synchronization system with write/read pointer control
KR950014577B1 (ko) * 1992-08-25 1995-12-08 삼성전자주식회사 고화질 텔레비젼의 픽쳐인픽쳐신호처리방법 및 그 장치
US5729300A (en) * 1995-06-07 1998-03-17 Samsung Electronics Co., Ltd. Double-screen simultaneous viewing circuit of a wide-television
JP3166594B2 (ja) * 1995-09-28 2001-05-14 日本ビクター株式会社 テレビジョン受像機
CA2191632A1 (en) * 1996-02-13 1997-08-14 James Lee Combs Video processor for processing two analog composite video signals
US6111595A (en) * 1997-08-22 2000-08-29 Northern Information Technology Rapid update video link
US6335728B1 (en) * 1998-03-31 2002-01-01 Pioneer Corporation Display panel driving apparatus
JP4062425B2 (ja) * 2002-07-04 2008-03-19 ソニー株式会社 情報処理装置および方法
EP1388842B1 (en) * 2002-08-09 2013-10-02 Semiconductor Energy Laboratory Co., Ltd. Multi-window display device and method of driving the same
US20050030319A1 (en) * 2003-08-06 2005-02-10 Rai Barinder Singh Method and apparatus for reducing the transmission requirements of a system for transmitting image data to a display device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2628737C3 (de) * 1976-06-25 1980-06-26 Deutsche Itt Industries Gmbh, 7800 Freiburg Fernsehempfänger mit einer Einrichtung zur gleichzeitigen Wiedergabe mehrerer Programme
JPS54105920A (en) * 1978-02-07 1979-08-20 Matsushita Electric Ind Co Ltd Picture display device
JPS6051828B2 (ja) * 1978-06-19 1985-11-15 松下電器産業株式会社 テレビジヨン受像機
JPS551743A (en) * 1978-06-19 1980-01-08 Matsushita Electric Ind Co Ltd Television receiver
US4249213A (en) * 1978-09-14 1981-02-03 Hitachi, Ltd. Picture-in-picture television receiver
JPS5539472A (en) * 1978-09-14 1980-03-19 Hitachi Ltd Double-screen television receiver
JPS5568772A (en) * 1978-11-20 1980-05-23 Sony Corp Television picture receiver
JPS55109082A (en) * 1979-02-14 1980-08-21 Sanyo Electric Co Ltd Double-screen television picture receiver
JPS5710586A (en) * 1980-06-20 1982-01-20 Sanyo Electric Co Ltd Two picture planes television picture receiver
JPS6081B2 (ja) * 1982-07-26 1985-01-05 サヌキ工業株式会社 自動抽出装置
US4573068A (en) * 1984-03-21 1986-02-25 Rca Corporation Video signal processor for progressive scanning
JPH0638649B2 (ja) * 1985-03-13 1994-05-18 株式会社日立製作所 ２画面表示機能付高画質テレビジヨン受信機
US4638360A (en) * 1985-09-03 1987-01-20 Rca Corporation Timing correction for a picture-in-picture television system

Also Published As

Publication number Publication date
DE3689905T2 (de) 1994-10-20
US4796089A (en) 1989-01-03
EP0236571A2 (en) 1987-09-16
DE3689905D1 (de) 1994-07-14
EP0236571B1 (en) 1994-06-08
EP0236571A3 (en) 1989-02-22
JPS62142476A (ja) 1987-06-25

Similar Documents

Publication Publication Date Title
JPH0423994B2 (ja)
JP2533393B2 (ja) Ｎｔｓｃ―ｈｄコンバ―タ
KR950014577B1 (ko) 고화질 텔레비젼의 픽쳐인픽쳐신호처리방법 및 그 장치
JPH05183833A (ja) 表示装置
KR980013377A (ko) 영상신호 변환장치와 델레비젼신호처리장치
KR950009698B1 (ko) 엔티에스씨/에치디티브이(ntsc/hdtvm) 듀얼 리시버의 라인 트리플러
JP3154190B2 (ja) 汎用走査周期変換装置
JP2000023033A (ja) 分割マルチ画面表示装置
JP3217820B2 (ja) 映像合成方法および外部同期表示装置
JPH0515349B2 (ja)
KR920002048B1 (ko) 텔리비젼이나 비디오테이프레코오더의 자화면 확대 및 축소회로와 방법
JP3804893B2 (ja) 映像信号処理回路
JP3361710B2 (ja) 監視カメラシステムの画像合成方法
JP2578852B2 (ja) 高品位テレビジョン受信装置
JP2737557B2 (ja) ２画面表示テレビジョン受信機及び２画面処理回路
JPH0470797A (ja) 画像信号合成装置
JP3298232B2 (ja) 超音波診断装置
JP2690091B2 (ja) 高品位テレビジョン受信装置
JPH11308551A (ja) テレビジョン受像機
JPH06113225A (ja) 映像信号処理装置およびアドレス発生回路
JPS61182380A (ja) ２画面テレビ受信機
JPS61208981A (ja) ２画面表示機能付高画質テレビジヨン受信機
JP2993460B2 (ja) ２画面表示機能付テレビジョン受信機
JPH0990920A (ja) 映像信号変換装置
JPH0431892A (ja) ビデオ信号表示装置