JP2611756B2 - 順次走査型テレビジヨン装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、テレビジヨン装置に、特に表示画像の縦
方向解像度を有効に向上させる順次走査方式を採用した
装置に関するものである。

〔発明の背景〕

順次（プログレシブリイ）走査型テレビジヨン受像機
が提案されており、これは水平走査周波数が何倍かに、
たとえば２倍にされ、各ビデオ線が２回表示されること
によつて線構造が目立たなくされかつ縦方向解像度が本
質的に改善された表示画像を生成するものである。典型
的な順次走査型受像機では各ビデオ線が２個のメモリの
うちの１個中に記憶される。一方のメモリに到来ビデオ
信号が標準線周波数で書込まれている間に他方のメモリ
から標準線周波数の２倍の周波数で２回の読出しを行な
うことによつて、１つの標準線期間中に２本の時間圧縮
されたビデオ線を生成する。このメモリ出力は、上記の
メモリ読出し操作と同期した２倍の水平掃引周波数をも
つ表示器に供給されて、ビデオ信号の表示線の数が２倍
にされる。

付加されるビデオ線が元の走査線から補間されていな
い、順次走査型受像機の一例は、1983年11月15日にデイ
スチヤート（R.A.Dischert）氏に与えられた米国特許第
4415931号中に開示されている。元の走査線からの補間
走査により付加走査線を得るような２倍走査型受像機
は、1983年８月23日にパワーズ（K.H.Powers）氏に与え
られた米国特許第4400719号中に開示されている。これ
ら両米国特許中に開示されている構成を以下の説明中に
引用する。

デジタル信号処理回路を使つて順次走査型受像機を製
作しようとする場合には線記憶のためにランダム・アク
セス・メモリ（RAM）を使用することができる。デジタ
ル信号の処理においては、通常、信号サンプリング（A/
D変換器における）、メモリ・アドレス制御およびその
他の目的のために一貫したクロツクを使用する。クロマ
処理を簡単化するためにこのクロツクは色副搬送波周波
数の整数倍に位相ロツクするのが普通である。NTSC標準
のビデオ信号の場合には、メモリ書込みクロツク周波数
は、代表的には、色副搬送波周波数の54倍（4fsc）すな
わち周期が約70ナノ秒で約14.3MHzである。従つて、こ
のクロツク周波数と標準NTSC方式の約63.5マイクロ秒の
線期間の場合には、１本の線の記憶には、910個のピク
セル（絵素）のビデオサンプルを蓄積するためにRAM中
に910個の記憶位置を必要とする。NTSC標準方式では水
平線１本当り正確に227.5の色副搬送波サイクルがある
ので、メモリに関する上記の要求はNTSC標準方式の信号
に対しては不変である。色副搬送波周波数の４倍の周波
数（4fsc）でD/A変換を行なうと、１線当り正確に910
（＝４×227.5）個のピクセルができる。メモリ読取り
クロツクの周波数が書込みクロツク周波数の正確に２倍
である限り、得られる「倍速」すなわち「時間圧縮され
た」ピクセルは表示されたとき適正な水平間隔と垂直方
向の整列関係を呈する。

以下で非標準ビデオ信号と呼ぶ信号を表示する場合に
は、上述した形式の順次走査型方式には複雑な問題があ
ることが判つた。この明細書中で、「非標準」という語
は、色副搬送波周波数対水平線周波数の比が特定された
放送標準における規準（たとえば、NTSC標準では227.
5）に正確に合致しないようなビデオ信号を指すものと
する。たとえば、ビデオ信号源がビデオ・デイスク・プ
レーヤ、ビデオ・カセツト・レコーダ、ビデオゲーム機
あるいはその他の非標準信号源である場合には、バース
ト／線周波数の比は或る限界内で連続的に変動すること
がある。これらの限界は標準的な比からある値の範囲に
亘つて（たとえば、226.5〜228.5）相当変化する。その
様な状況下では、１水平線期間内のビデオ・サンプル
（ピクセル）の数は一般に910個（読取りクロックを4fs
cとして）にはならない。換言すれば、１水平線内に含
まれる4fscクロツクの周期の数は上記の標準数とは異な
るものとなり、その差は１ピクセルに満たないものを含
むことになる。

１線当りのサンプル（ピクセル）数の標準数（910
個）からのずれは、入来水平同期信号の位相に対するア
ナログ−デジタル（A/D）変換器のサンプリング信号ク
ロツク位相の揺動（プリセツシヨン）を表わすので、そ
の処理が難かしい。この揺動、または位相スリツプ或い
はスキユウの効果は、各フイールド走査を通じて水平タ
イミング誤差を累積させることにある。更に、順次走査
方式において、表示に２倍（2H）標準周波数偏向で一貫
した8fsc読取りクロツクを使用すると、2H偏向に対する
8fsc読取りクロツクの揺動は1H入来ビデオ信号に対する
4fsc（書込み）クロツク揺動の２倍になる。この問題
は、順次走査型方式に独特のもので、上記仮定の条件
で、１フイールド期間に１つの線の12％（またはそれ以
上）の累積水平タイミング誤差を生じさせるか、水平線
相互間にときどき完全なピクセルの時間的不連続状態を
ひきおこす可能性がある。

上記のことから、ビデオ信号を、その順次走査型処理
器中における「高速化処理」に先立つて普通のタイム・
ベース修正器（TBC）で事前処理することが考えられ
る。ビデオテープ・レコーダ（VTR）で再生された信号
に適したタイム・ベース修正器は、こゝに引用する、伊
藤氏他の米国特許第4249198号および加藤氏の米国特許
第4443821号に開示されている。この伊藤氏の方式で
は、同期化されていないVTRから供給されたデジタル化
されたビデオ信号をTBCメモリ（１フイールド）中に記
憶し、その記憶位置はビデオ信号の記憶前の遅延と同じ
く、入来ビデオ同期信号成分と一定規準信号（たとえ
ば、局内同期信号）との間の位相差に応じて調整され
る。加藤氏方式のTBCは、VTRから再生された信号の線内
速度誤差を修正することを特に狙つたもので、メモリに
書込まれるビデオ信号の相連続する線中の速度誤差を検
出する速度誤差検出器を具えている。TBCメモリの出力
側にはサンプル・レベル比較器があつて、そのメモリか
ら読出されたビデオサンプル（ピクセル）のレベルを検
出された速度誤差の関数として調節するようになつてお
り、その調節のし方は、その読出されたサンプルのレベ
ルを、その読出しの時にもし速度誤差が無かつたとした
ら持つていた筈のレベルに等しくなるように変えるやり
方である。

こゝで、普通のタイム・ベース修正器を使用すること
では順次走査型ビデオ表示装置において遭遇する独特の
問題を解消し得ないことが判つた。順次走査型装置にお
ける問題には、タイム・ベース誤差（たとえば、ジツ
タ）以上のものがあり、それは、線当りのビクセル数が
変動する可能性がありかつこの変動が順次走査型装置に
おいてのみ生ずる各線の２重読取りによつて倍加される
ようなものである非標準信号を取扱う場合に生じる問題
である。

普通のタイム・ベース修正器では、各線は１回だけし
か読取られないから、上記の様な問題は起らない。簡単
に言えば、順次走査型表示装置においては、非標準ビデ
オ信号（前述の定義による）のための２回目のメモリ読
取り動作には１回目のメモリ読取り動作とは異なつたタ
イム・ベース補正が必要であり、かつ各読取り動作とも
ピクセル期間の何分の１かのビデオ遅延補償を要すると
いうことである。更に、もし修正しないでおくと、非標
準信号による線当りのピクセル数の変動に起因する読取
り誤差が、前述のように累積することになる。

〔発明の開示〕

この発明による順次走査型表示装置は、表示器の水平
掃引信号に対するメモリの読取りおよび書込み用クロツ
クの位相を測定する手段を具えている。またメモリから
再生されたビデオ信号を、このメモリの各読出しの度
に、読取りクロツク位相値と書込みクロツク位相値の間
の差の関数として遅延させる手段も具えている。

〔詳細な説明と実施例〕

以下、同様な要素には同様な符号をつけて示した各図
を参照してこの発明の実施例を説明する。

第１図に示したこの発明を実施した受像機は、テレビ
ジヨン信号源に接続するための入力端子10を持つてい
る。標準放送信号を受信するためにアンテナに接続する
と、受信される信号は、１水平線当りの色副搬送波サイ
クルの数が正確に知られている（たとえば、227.5）標
準（たとえば、NTSC）に適合したものとなる。家庭用の
ビデオ・デイスクやビデオ・テープ・レコーダ等の他の
信号源に接続すると、その色副搬送波周波数／線周波数
の比は前述した正確な放送標準とは異なつたものとな
り、この相異は、もし後述するようにして補償しなかつ
たとすると種々の可視的な不自然さが表示される結果を
招くようなものである。

端子10は、普通形式のチユーナ/IF処理部12に接続さ
れて、ベースバンド・ビデオ出力信号S1が生成される。
図面を簡単にするためにオーデイオ信号処理部の図示は
省略してある。ベースバンド・ビデオ信号S1はアナログ
−デジタル（A/D）変換器14とタイミング・ユニツト16
とに供給される。ユニツト16は、通常の同期およびバー
スト検知器と逓倍用位相ロツクループとを有し、色副搬
送波周波数のそれぞれ８倍および４倍の周波数（8fsc、
4fsc）に位相ロツクされたメモリの読取りおよび書込み
用クロツクを含む複数のタイミング信号を発生させる。
メモリの読取り／書込み選択を制御するために２分の１
線周波数信号（FH/2）が、また受像機の表示器18の水平
掃引のタイミングをとるために２倍線周波数信号（2F
H）が、発生される。

デジタル化されたビデオ信号S1の交互の線が、タイミ
ング・ユニツト16から供給される２分の１線周波数タイ
ミング信号（FH/2）で制御されるスイツチ24により、２
個の順次走査処理器20、22の各一つに供給される。説明
の目的で、ビデオ信号S1の偶数線に対しては、処理器20
のメモリ部分に信号S1を記憶させる（書込みをする）た
めに、スイッチ24は図示の位置（上側）をとり、同じく
ビデオ信号S1の奇数線に対しては、処理器22のメモリ部
分に信号S1を書込むために、上記と反対の位置をとるも
のとする。

各処理器20と22は、それぞれ通常の設計のメモリ・ユ
ニツト30、32（たとえば、ランダム・アクセス・メモリ
と付属アドレス・カウンタ）を有しこれらはタイミング
・ユニツト16から4fscの書込みクロツク信号および8fsc
の読取りクロツク信号を供給される。メモリ30と32の出
力は、それぞれ可変遅延ユニツト34と36を介してスイツ
チ40に結合され、デジタル−アナログ（D/A）変換器42
を通して表示器18に印加されるようになつている。偶数
線期間中は、スイツチ40（図示の位置をとつている）は
メモリ32の出力を変換器42に供給し、奇数線期間中はメ
モリ30の出力を変換器42に結合する。

各順次走査処理器20と22はそれぞれ遅延信号発生器50
と52を持つている。発生器50は、ユニツト34の遅延量
と、8fscクロツク信号に可変遅延を与えて変化させられ
たクロツク信号CL−Ａを生成する他の可変遅延ユニツト
54の遅延量と、を制御する。発生器52は、上記と同様
に、ユニツト36と、可変遅延の与えられた8fscクロツク
出力信号CL−Ｂを生成する別の可変遅延ユニツト56と、
に結合されている。これらの２つのクロツク信号は他の
スイツチ60を介してD/A変換器42のクロツク入力に結合
される。スイツチ60は、D/A変換器42が順次走査処理器2
0と22とからビデオおよびクロツク信号を交互に受入れ
るように、スイツチ40と同期して動作する。

この可変遅延処理を除けば、以下説明するように、こ
の順次走査型受像機の全体的動作は在来のものと変りが
ない。要するに、デジタル化されたビデオ信号S1が交互
にメモリ30と32に記憶されるのである。１つの線がメモ
リ30に書込まれている間、たとえばメモリ32中に既に記
憶されていた線が２回読出されて、変換器42中でアナロ
グ形式に変換復元された後、２倍の水平掃引周波数（2F
H）を持ちそれによつて各受入れた線について２つのビ
デオ線を表示する表示器18（たとえば、映像管または投
射型表示器）上に表示される。それぞれの線対中の２番
目の線は、周知の様に補間されたものでも１番目の線の
そのまゝの複製であつてもよい。この発明で重要なこと
は、各表示される線の正確な始点を決定することで、こ
れは、本発明では順次走査処理器20と22中の遅延発生器
と可変遅延ユニツトとによつて制御される。

発生器50と52は、それぞれ、表示器18の２倍線周波数
（2FH）水平掃引信号に対するメモタ読取りクロツクと
メモリ書込みクロツクのそれぞれの位相を測定する回路
を持つている。ユニット34と36は、メモリから再生され
たビデオ信号を、各メモリ読取り操作ごとにその読取り
クロツクと書込みクロツクの位相値相互間の差の関数と
して遅延させる。非標準ビデオ入力信号については、4f
scメモリ書込みクロツクの位相は入来ビデオ信号の水平
同期信号に対して絶えず揺動（スリツピング）してお
り、従つてまた表示器18に供給される水平偏向信号に対
しても揺動（２倍の周波数で）していることを想起され
たい。水平偏向パルス（たとえば、表示器18から得られ
るフライバツク・パルスFB）に対するこの書込みクロツ
クの位相は各書込み線期間の始点で測定される。この位
相測定値は書込みピクセル期間（4fscのNTSC書込みクロ
ツクに対して70ナノ秒）の100分率（％）として表わさ
れる。この「小数」（フラクション…以下TWで表わす）
は０と１の間にある数である。この数TWは、記憶されて
いる線がメモリから再生されるときの連続する２回の読
取り動作期間中使用するために記憶される。その記憶さ
れている線が表示されるときには、２回の読取り動作の
各始点で、水平偏向（フライバツク）パルスFBに対して
8fscの読取りクロツクの位相が測定される。この測定値
も小数で表わされ、以下、それが１回目の読取りの始点
であるか２回目の読取りの始点であるかによつてTD−１
およびTD−２と呼ぶことにする。

一般に、非標準信号の場合には位相測定値は異なる値
をとり、すなわち（TW）≠（TD−１）≠（TD−２）であ
る。クロールやその他の不所望な不自然さを生ずること
無しにピクセルが水平方向に一様な間隔でかつ垂直方向
に適正に整列するようにするために、事実上（TW）＝
（TD−１）＝（TD−２）となるようにビデオ信号路中に
選択的に遅延が導入される。TWの測定値を、１回目のメ
モリ読取り動作期間中にTD−１の測定値と比較して、そ
れらの間の差（TW）−（TD−１）を得る。２回目のメモ
リ読取り動作期間中に、TWとTD−２との間で上記と同様
の比較を行なう。各読取り動作時に、この遅延量（35ナ
ノ秒の表示信号期間の100分率として表わされている）
が、処理器20内のユニツト34または処理器20内のユニツ
ト36によつて表示信号に加えられる。これによつて、非
標準ビデオ信号の小さなピクセル期間誤差特性が修正さ
れる。

図にはTCで示されたこの修正信号は、D/A変換器42に
対するビデオ信号と8fscクロツクとの双方に与えられ
て、D/A変換器42がビデオ信号に必要な遅延を確実に与
えるようになつている。

第２図は、順次走査処理器20または22に使用される遅
延発生器の適当な構成を示すブロツク図である。夫々、
4fsc書込みクロツク信号と8fsc読取りクロツク信号を受
入れる２個の位相検出器202、204にはフライバツク・パ
ルスFBが印加される。検出器202と204は書込みおよび読
取りパルス（回路16から供給される）によつてキー制御
される。フライバツク・パルスFBの後の最初の4fscクロ
ツクパルスによつて処理器のメモリは最初のピクセルを
書込む。検出器202は、このフライバツク・パルスと4fs
c書込みクロツクの第１サイクルとの間の時間差を測定
して、両信号の差に相当する、4fscクロツク周期の16分
の１の何倍かの数に等しい（４ビツトの）２進数TWを生
成する。これは、この発明の目的上実用的に満足できる
約４ナノ秒の解像度に相当する。書込みクロツクの位相
測定値TWは線周波数スイツチ208を介してラツチ206中に
記憶される。次の線期間中にTWは第２のラツチ210中に
ラツチされる。スイツチ212はスイツチ208と同期化され
て、新しいTWが書込まれている間に、既に記憶されてい
たTW値の読出しができるようになつている。

メモリ30内の１本の完全なビデオ線が記憶されていて
読取り出来る状態になつていれば、フライバツク・パル
スFBに対する8fsc読取りクロツクパルスの位相を測定し
（検出器204に於て）、これをTD記憶ラツチ220中に記憶
させる。順次走査処理器の可変遅延ユニツトに対する修
正遅延TCは、加算器222中で２進数“16"を記憶数TWに加
え、次に減算器224においてその和からTDの記憶値を差
引くことによつて決定される。従つて、得られる遅延補
償信号の値は、メモリ30（または処理器22内の32）から
再生される各ビデオ線に対しTC＝TW−TD＋16で与えられ
る。数16を加えるのは、TCが負になることが無いように
して、減算回路を簡単化するためである。このオフセツ
ト量は、全装置中において一定の１ピクセル遅延に相当
し、無視してもよいし（表示器の走査範囲外に入る）、
またメモリ・アドレスで１カウントだけシフトして処理
器メモリを読取ることにより修正することもできる。TC
の値は０から31（加算後の５つの２進ビツト）の範囲に
あり、従つて修正しようとする制御されたピクセル遅延
は、０から1 15/16ピクセル期間（読出し時の１ピクセ
ル期間は約35ナノ秒）まで変化する信号遅延に相当す
る。

第２図の発生器50（または52）における遅延補償は、
ピクセルの分数（16分の幾つか）の形で行なわれている
が、これを直接時間の形で行なうことも容易である。も
しそうする場合には、第２図は、4fsc書込みクロツクの
位相誤差は8fsc読取りクロツクに対し２倍になることを
考慮に入れて、書込み測定値を２で割る（２進数演算で
は簡単な１シフト操作である）ように、変形すればよ
い。また、加算器222を使用する場合には、減算器224の
後に置くことになるが、その場合この減算器は負の数を
取扱わねばならなくなる。

なお、もしフライバック・パルスに対する書込みクロ
ックの位相誤差が、フライバック・パルスに対する読出
しクロックの位相誤差と等しいときは、修正量は０とな
り、前番が後者により補償されたことになる。従って、
表示されるビデオ線は適正な位置に整列する。

【図面の簡単な説明】

第１図はこの発明によるテレビジヨン受像機の一実施例
構成を示すブロツク図、第２図は第１図に示された受像
機の一部の詳細構成を示すブロツク図である。 S1……ビデオ信号、14……A/D変換器、16……読取り書
込みクロツク信号生成手段（タイミング・ユニツト）、
18……表示手段（表示器）、20、22……順次走査処理
器、30、32……ビデオ信号記憶手段（メモリ）、34、36
……出力ビデオ信号に遅延を与える手段（可変遅延ユニ
ツト）。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 トツド ジエイ クリストフア アメリカ合衆国 インデイアナ州 イン デイアナポリス サウス・キツトレイ・ アベニユ 1402 (56)参考文献 特開 昭55−147881（ＪＰ，Ａ) 特開 昭54−118723（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】ビデオ信号を受入れる入力と、ビデオ信号
   記憶手段を含む手段と、この記憶手段に対する信号の書
   込みと同記憶手段からの信号の読取りのために、上記受
   入れたビデオ信号中の色副搬送波信号に関連する書込み
   クロック信号および読取りクロック信号を生成する手段
   とを有し、上記受入れたビデオ信号から、その受入れた
   ビデオ信号の各線当り複数本の線を有する出力ビデオ信
   号を生成し、これを上記受入れたビデオ信号の各線当り
   上記複数本の線を表示するように選定された線走査周波
   数を有する表示手段に供給する順次走査型テレビジョン
   装置であって、 更に、上記読取りクロック信号および書込みクロック信
   号の、それぞれ上記表示手段に関連しまた上記の受入れ
   たビデオ信号に関連する線同期信号に対する位相を測定
   する手段と、上記出力ビデオ信号を上記読取りクロック
   信号の位相測定値と書込みクロック信号の色相測定値と
   の間の差の関数として遅延させる手段とを具備して成る
   装置。