JPH03133265A

JPH03133265A - テレビジョン受像機

Info

Publication number: JPH03133265A
Application number: JP1272465A
Authority: JP
Inventors: Shiro Taga; 史朗多賀
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1989-10-19
Filing date: 1989-10-19
Publication date: 1991-06-06

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、例えばＩＤＴＶ、ＥＤＴＶ等に適用して好
適なテレビジョン受像機に関する。

［従来の技術］第７図は、テレビジョン受像機の一例を示すものである
。

同図において、入力端子ｌに供給される、例えばＮＴＳ
Ｃ方式のカラー映像信号Ｓ■はアナログのＹ／Ｃ分離回
路（ラインくし型フィルタ）１４に供給されると共に、
切換スイッチ１６のａ側の固定端子に供給される。Ｙ／
Ｃ分離回路１４で分離される輝度信号Ｙは切換スイッチ
１６のｂ側の固定端子に供給される。この切換スイッチ
１Ｇは、映像信号Ｓ■が標準信号であるときにはａ側に
接続され、一方非標準信号であるときにはｂ側に接続さ
れる。この切換スイッチ１６の出力信号はＡ／Ｄ変換器
２でディジタル信号に変換されたのち、メモリを有して
なる３次元信号処理回路３に供給される。また、Ｙ／Ｃ
３）前回路１４で分離される色信号Ｃは色復調回路１５
に供給されて赤色差信号Ｒ−Ｙおよび青色差信号Ｂ−Ｙ
が復調される。

この色差信号Ｒ−Ｙ、Ｂ−ＹはＡ／Ｄ変換器２で点順次
のディジタル信号に変換されたのち、信号処理回路３に
供給される。

信号処理回路３ては、映像信号Ｓｖが標準信号であると
きには映像信号Ｓｖおよび色差信号Ｒ−Ｙ／Ｂ−Ｙのそ
れぞれに対して、一方、映像信号Ｓｖが非標準信号であ
るときには、輝度信号Ｙ及び色差信号Ｒ−Ｙ／Ｂ−Ｙの
それぞれに対して、Ｙ／Ｃ分離処理および走査線補間処
理が行なわれる。

図示せずも、静止画部分では１フレ一ム期間前の信号を
用いてフレーム間処理によるＹ／Ｃ分離が行なわれると
共に、動画部分では１水平期間（ＩＨ）前の信号を用い
てライン間処理によるＹ／Ｃ分離が行なわれる。

また、静止画部分では前後フィールドの同じ垂直位置に
ある主走査線信号の平均値より補間走査線信号が形成さ
れると共に、動画部分では上下ラインの主走査線信号の
平均値より補間走査線信号が形成される。

ここで、映像信号Ｓｖが非標準信号であるときには、信
号処理回路３にアナログのＹ／Ｃ分離回路】４でライン
間処理によって分離された輝度信号Ｙが供給されるので
、３次元処理によるＹ／Ｃ分離はほとんど無効となり、
補間の働きしかしないことになる。

なお、このような信号処理回路３は、例えば特願平１−
１５２５２７号に詳述されている。

信号処理回路３より出力される輝度信号Ｙの主走査線信
号Ｙｒおよび補間走査線信号Ｙ１は、倍速変換回路４に
供給されて倍速変換処理が行なわれる。つまり、主走査
線信号Ｙｒおよび補間走査線信号Ｙｉがそれぞれライン
メモリに書き込まれると共に、Ｈ／２の期間をもって連
続して読み出される。これにより水平期間がＨ／２とさ
れた順次走査方式の輝度信号Ｙ′が形成され、この輝度
信号Ｙ′はマトリックス回路５に供給される。

また、信号処理回路３より出力される色差信号Ｒ−Ｙ／
Ｂ−Ｙの補間走査線信号Ｃｉは、倍速変換回路４に供給
されて倍速変換処理が行なわれる。

つまり、この補間走査線信号Ｃｉはラインメモリに書き
込まれると共に、Ｈ／２の期間をもって２回連続して読
み出される。これにより、水平期間がＨ／２とされた順
次走査方式の色差信号Ｒ′Ｙ’　、Ｂ’−Ｙ’が形成さ
れ、これら色差信号Ｒ′−Ｙ’　　Ｂ’−Ｙ’はマトリ
ックス回路５に供給される。

そして、マトリックス回路５より出力される順次走査方
式の赤、緑、青の原色信号Ｒ’　　Ｇ’Ｂ′は、Ｄ／Ａ
変換器６でアナログ信号とされたのちカラー受像管７に
供給される。

また、入力端子１に供給される映像信号Ｓｖは同期分離
回路８に供給されて水平同期信号ＨＯが分離され、この
水平同期信号ＨＤは、例えばＰＬＬ回路で構成されるク
ロック発生回路９に供給される。このクロック発生回路
９からは、水平同期信号ＨＤに位相追従した１８２０ｆ
ｈ　　（ｆｈは水平同期信号ＨＤの周波数）の周波数を
有するクロックＣＬＫが出力される。

クロック発生回路９より出力されるクロックＣＬＫは分
周器１０で２分周されたのちＡ／Ｄ変換器２、信号処理
回路３に供給されると共に、倍速変換回路４に書き込み
クロックとして供給される。

また、クロックＣＬＫは倍速変換回路４に読み出しクロ
・ンクとして供給されると共に、Ｄ／Ａ変換器６および
分周器１１に供給される。

分周器１１ではクロックＣＬＫが９１０分周され、水平
同期信号ＨＤの２倍の周波数を有する倍速の水平同期信
号Ｈ２Ｄが形成される。この水平同期信号Ｈ２Ｄは偏向
回路１２に供給される。

また、Ｄ／Ａ変換器６の出力信号より同期分離回路１３
で垂直同期信号ＶＤが分離され、この垂直同期信号ＶＤ
は偏向回路１２に供給される。カラー受像管７の水平お
よび垂直の偏向制御は、この偏向回路１２によって行な
われ、カラー受像管７の画面上には順次走査方式の画像
が表示される。

［発明が解決しようとする課Ｍ］第７図例においては、映像信号Ｓｖが家庭用ＶＴＲから
の再生信号等で時間軸変動があって、インターレース間
係を満足しなくなる非標準信号となるときには、信号処
理回路３でフレーム問処理によるＹ／Ｃ分離を良好に行
えなくなるため、上述したように、Ｙ／Ｃ分離回路１４
で分離される輝度信号Ｙを信号処理回路３に供給して、
Ｙ／Ｃ分離をライン間処理に固定しているが、映像信号
Ｓ■の水平同期信号ＨＯに位相追従したクロックを用い
て、各走査線間の画素の位置間係の対応を正しくとって
信号処理回路３のメモリに書き込めば、信号処理回路３
で走査線補間処理等を良好に行なうことができる。

しかし、第７図例においては、カラー受像管７の偏向特
性とクロック発生回路９の追従特性とを切り離すことが
できない。一般に、カラー受像管７の偏向特性の高域特
性は良くなく、この偏向特性との兼ね合いでクロックＣ
ＬＫの追従特性の高域を落とさざるを得なかった。

そのため、第７図例のクロックＣＬＫは、映像信号Ｓｖ
の水平同期信号）（Ｄに完全に位相追従したものとはな
らならいため、映像信号ＳＶに急な時間軸変動があるる
ときには、信号処理回路３での処理が良好に行なわれず
、画質を劣化させるおそれがあった。

また、クロックＣＬＫの周波数は、映像信号ＳＶ、つま
り水平同期信号ＨＤの時間軸変動に応じて刻々と変動す
るので、カラー受像管７に表示する際にジッダが生じる
と共に、システムを構築する上で障害を生じるおそれが
あった。

そこで、この発明では、上述の不都合を除去することを
目的とするものである。

［！！題を解決するための手段］この発明は、人力映像信号より分離された第１の水平同
期信号の位相に追従するクロックを発生する第１のクロ
ック発生回路と、第１の水平同期信号の平均的周波数に
追従するクロックを発生する第２のクロック発生回路と
を備えるものである。

そして、第１のクロック発生器で発生したクロックを用
いて入力映像信号を画像メモリに書き込み、第２のクロ
ック発生器で発生したクロックを用いて画像メモリより
映像信号を読み出して受像管に供給し、第２のクロック
発生器で発生したクロックを分周して第２の水平同期信
号を形成し、この第２の水平同期信号を受像管の水平駆
動回路に供給するようにしたものである。

［作　用］上述構成においては、クロックの追従特性と受像管７の
偏向特性の分離が可能となる。つまり、クロックの追従
特性は第１のクロック発生回路９Ａに、受像管７の偏向
特性は第２のクロック発生回路９Ｂによフて支配される
。

そのため、受像管７の偏向特性との兼ね合いでクロック
、の追従性の高域を落とす必要がなく、第１のクロック
発生回路９Ａからは人力映像信号の水平同期信号に完全
に位相追従したクロックＣＬＫａを得ることができる。

また、第２のクロック発生回路９Ｂからは周波数の変動
が小さいクロックＣＬＫｂを得ることができ、人力映像
信号に時間軸変動があっても、画像メモリ２０より読み
出される映像信号には時間軸変動がほとんどなくなる。

また受像管７の水平駆動回路１２に供給されるクロック
の周波数の変動が小さくなる。

したがって、例えば画像メモリ２０の後段に配される３
次元信号処理回路３では良好な信号処理が行なわれる。

また、受像管７に表示する際のジッダを低減し得ると共
に、システムの構築を容易とし得る。

［実　施　例］以下、第１図を参照しながら、この発明の一実施例につ
いて説明する。この第１図において、第７１！ｌと対応
する部分には同一符号を付し、その詳細説明は省略する
。

同図において、Ａ／Ｄ変換器２でディジタル信号に変換
された輝度信号Ｙおよび色差信号Ｒ−Ｙ／Ｂ−Ｙは画像
メモリ２０に書き込み信号として供給され、この画像メ
モリ２０の読み出し信号は信号処理回路３に供給される
。

画像メモリ２０は、映像信号Ｓｖの時間軸変動を吸収で
きるだけの比較小容量のものでよく、例えば非同期式ラ
インメモリが使用される。この非同期式メモリは、書き
込みと読み出しを別々のタイミングで行ない得るメモリ
で、ライトパルスＷのタイミングで書き込みが開始され
、リードパルスＲのタイミングで読み出しが開始される
。

また、同期分離回路８で分離された水平同期信号ＨＯは
、例えばＰＬＬ回路で構成されるクロック発生回路９Ａ
に供給される。このクロック発生回路９Ａからは、水平
同期信号ＨＤに位相追従した９１０ｆｈ　　（ｆｈは水
平同期信号ＨＤの周波数）の周波数を有するクロックＣ
ＬＫａが出力される。

クロック発生回路９Ａより出力されるクロックＣＬＫａ
はＡ／Ｄ変換器２に供給されると共に、画像メモリ２０
に書き込みクロックとして供給される。また、クロック
発生回路９Ａからは、１走査線期間ごとに、つまり９１
０クロツクごとにライトパルスＷが出力され、このライ
トパルスＷは画像メモリ２０に供給される。

また、同期分離回路８で分離された水平同期信号ＨＤは
、例えばＡＦＣ回路で構成されるクロック発生回路９Ｂ
に供給される。このクロック発生回路９Ｂからは、水平
同期信号ＨＤの平均的周波数に追従した１８２０ｆｈ　
’　　（ｆｈ　’は水平同期信号ＨＤの平均的周波数）
の周波数を有するクロックＣＬＫｂが出力される。

クロック発生回路９ｂよ嶋出力されるクロックＣＬＫｂ
は分周１’ｉｉｏで２分周されたのち画像メモリ２０に
読み出しクロックとして供給され、さらに、信号処理回
路３に供給されると共に倍速変換回路４に書き込みクロ
ックとして供給される。

また、クロック、発生回路９Ｂからは、１走査線期間ご
とに、つまり１８２０クロツクごとにリードパルスＲが
出力され、このリードパルスＲは画像メモリ２０に供給
される。

また、クロックＣＬＫｂは倍速変換回路４に読み出しク
ロックとして供給されると共に、Ｄ／Ａ変換器６および
分周器１１に供給される。分周器１１ではクロックＣＬ
Ｋｂが９１０分周され、水平同期信号ＨＤの平均的周波
数の２倍の周波数を有する倍速の水平同期信号Ｈ２０′
が形成される。

この分周器１１で形成される水平同期信号Ｈ２Ｄ’は偏
向回路１２に供給される。

また、画像メモリ２０には、例えばｌビット分だけ垂直
同期信号用の領域が設けられる。そして、同期分離回路
８で分離される垂直同期信号ｖＯは画像メモリ２０に供
給されて、映像信号と同様に書き込み読み出しが行なわ
れる。そして、この画像メモリ２０より出力される垂直
同期信号は偏向回路１２に供給される。

以上の構成において、輝度信号Ｙおよび色差信号Ｒ−Ｙ
、　　Ｂ　−Ｙは、Ａ／Ｄ変換器２でクロック発生回路
９Ａより出力されるクロックＣＬＫａをもってサンプリ
ングされてディジタル信号に変換され、クロック発生回
路９Ａより出力されるライトパルスＷのタイミングから
画像メモリ２０に書き込みが行なわれる。

そして、画像メモリ２０よりクロック発生回路９Ｂより
出力されるクロックＣＬＫｂを２分周したクロックをも
って映像信号の読み出しが行なわれる。この場合、クロ
ック発生回路９Ｂより出力されるリードパルスＲのタイ
ミングから読み出しが行なわれる。

本例においては、クロック発生回路９Ｂより出力される
クロックＣＬＫｂが分周されて倍速の水平同期信号Ｈ２
Ｄ’が形成されるので、クロック発生回路９Ａより出力
されるクロックＣＬＫａの追従性の高域をカラー受像管
７の偏向特性との兼ね合いで落とす必要はない。つまり
、クロックＣＬＫａを映像信号ＳＶの水平同期信号ＨＤ
の位相に充分に追従したものとすることができる。

また、クロック発生回路９Ａより出力されるＣＬＫａに
対してクロック発生回路９Ｂより出力されるクロックＣ
ＬＫｂは充分安定しているため、画像メモリ２０より読
み出される映像信号には時間軸変動がほとんどなくなる
。そして、信号処理回路３、倍速変換回路４、Ｄ／Ａ変
換器６等の画像メモリ２０以降の回路のシステムクロッ
クとして安定したクロックが供給され、カラー受像管７
には水平周波数の安定した信号Ｒ’　　Ｇ’　　Ｂ’が
供給される。また、偏向回路１２に供給される倍速の水
平同期信号Ｈ２０’はクロック発生回路９Ｂより出力さ
れるクロックＣＬＫｂが分周されて形成されるので、周
波数の時間軸変動が少ないものとなる。

したがって、本例によれば、映像信号ＳＶに急な時間軸
変動があっても信号処理回路３では常に良好な信号処理
が行なわれるので、画質の劣化を防止することができる
。

また、本例によれば、カラー受像管７に表示する際のジ
ッダを低減できると共に、システムの構築を容易に行な
うことができる。

また、本例においては、映像信号と同様に、同期分離回
路８で分離される垂直同期信号ＶＤを画像メモリ２０を
介して使用するようにしているので、画像メモリ２０の
入出力間の位相の変動による影響を回避することができ
る。なお、第７図例のように、Ｄ／Ａ変換器６の出力信
号より垂直同期信号を分離して使用するようにしてもよ
い。

ところで上述せずも、Ｙ／Ｃ分離や色差信号の復調の際
に、輝度信号Ｙ、色差信号Ｒ−Ｙ／Ｂ−Ｙ間に遅延差を
生じるため、遅延素子をどちらかのラインに挿入して、
遅延時間を合わせている。

しかし、画像メモリ２０Ｙおよび２０Ｃに供給するライ
トパルスＷ間、もしくはリードパルス８間に位相差を与
えることにより、遅延差を吸収することができる。

第２図は、画像メモリ２０Ｙおよび２０Ｃに供給するラ
イトパルスＷ間に位相差を与えて遅延差を吸収するよう
にしたものである。

同図においては、クロック発生回路９Ａより出力される
ライトパルスＷは画像メモリ２０Ｙには直接供給される
が、画像メモリ２０Ｃには遅延素子３１を介して供給さ
れる。この遅延素子３１の遅延時間は輝度信号Ｙと色差
信号Ｒ−Ｙ／Ｂ−Ｙとの遅延差ｔと等しく設定される。

この場合、画像メモリ２０Ｃに供給される色差信号Ｒ−
Ｙ／Ｂ−Ｙが画像メモリ２０Ｙに供給される輝度信号Ｙ
よりｔだけ遅れているとき（第３図ＡおよびＥに図示）
、画像メモリ２０Ｃには画像メモリ２０Ｙよりｔだけ遅
れてライトパルスＷが供給されるので（同図ＢおよびＦ
に図示）、画像メモリ２０Ｙおよび２０Ｃには、それぞ
れの同一アドレスに同じ位置の信号が書き込まれる。し
たがって、画像メモリ２０Ｙおよび２０Ｃに同一のタイ
ミングでリードパルスＲが供給されると（同図Ｃおよび
Ｇに図示）、画像メモリ２０Ｙおよび２０Ｃからは、そ
れぞれ遅延差の除去された輝度信号Ｙおよび色差信号Ｒ
−Ｙ／Ｂ−Ｙが出力される（同図りおよびＨに図示）。

また、第４図は、画像メモリ２０Ｙおよび２０Ｃに供給
するリードパルス８間に位相差を与えて遅延差を吸収す
るようにしたものである。

同図においては、クロック発生回路９Ｂより出力される
リードパルスＲは画像メモリ２０Ｃには直接供給される
が、画像メモリ２０Ｙには遅延素子３２を介して供給さ
れる。この遅延素子３２の遅延時間は輝度信号Ｙと色差
信号Ｒ−Ｙ／Ｂ−Ｙとの遅延差ｔと等しく設定される。

この場合、画像メモリ２０Ｃに供給される色差信号Ｒ−
Ｙ／Ｂ−Ｙが画像メモリ２０Ｙに供給される輝度信号Ｙ
よりｔだけ遅れているとき（第５図ＡおよびＥに図示）
、画像メモリ２０Ｙおよび２０Ｃには、同一タイミング
でライトパルスＷが供給されるので（同図ＢおよびＦに
図示）、同じ位置の信号は画像メモリ２０Ｙより画像メ
モリ２０Ｃの方がｔだけ遅れて書き込まれる。したがっ
て、画像メモリ２０Ｙに画像メモリ２０Ｃよりｔだけ遅
れてリードパルスＲが供給されると（同図ＣおよびＧに
図示）、画像メモリ２０Ｙからは画像メモリ２０Ｃより
ｔだけ遅れて信号が読み出されるので、画像メモリ２０
Ｙおよび２０Ｃからは、それぞれ遅延差の除去された輝
度信号Ｙおよび色差信号Ｒ−Ｙ／Ｂ−Ｙが出力される（
同図りおよびＨに図示）。

なお、上述実施例においては、時間軸変動を吸収するた
めの専用の画像メモリ２０を設けるものであるが、信号
処理回路３あるいは倍速変換回路４のメモリを兼用する
こともできる。

第６図は倍速変換回路４のメモリを兼用したものである
。この第６図において、第１図および第７図と対応する
部分には同一符号を付して示している。

上述せずも、倍速変換回路４では、書き込みクロックに
対して２倍の周波数の読み出しクロ・ンクでもって読み
出すため、倍速変換回路４には本来的に非同期式メモリ
が使用されている。

クロック発生回路９Ａより出力されるクロックＣＬＫａ
はＡ／Ｄ変換器２および信号処理回路３に供給されると
共に、倍速変換回路４に書き込みクロックとして供給さ
れる。また、クロック発生回路９Ａより出力されるライ
トパルスＷは、倍速変換回路４に供給される。

クロック発生回路９Ｂより出力されるクロックＣＬＫｂ
は、倍速変換回路４に読み出しクロックとして供給され
ると共に、Ｄ／Ａ変換器６および分周器１１に供給され
る。また、クロック発生回路９Ｂより出力されるリード
パルスＲは、倍速変換回路４に供給される。

本例は以上のように構成され、第１図例の画像メモリ２
０と同様に動作して、倍速変換回路４で時間軸変動が除
去される。したがって、本例においても第１図例と同様
の作用効果を得ることができる。

なお、本例において、第２図例および第４図例に示すよ
うに、倍速変換回路４の輝度信号用のメモリおよび色差
信号用のメモリに供給されるライトパルスＷ１　　もし
くはリードパルスＲに位相差を持たせることにより、倍
速変換回路４の前後の回路で生じる輝度信号および色差
信号の遅延差を吸収させることができる。

〔発明の効果〕以上説明したように、この発明によれば、クロックの追
従特性と受像管の偏向特性の分離が可能となる。第１の
クロック発生回路からは人力映像信号の水平同期信号に
完全に位相追従したクロックを得ることができる。また
、第２のクロック発生回路からは周波数の変動が小さい
クロックを得ることができ、入力映像信号に時間軸変動
があっても、画像メモリより読み出される映像信号には
時間軸変動がほとんどなくなる。また受像管の水平駆動
回路に供給されるクロックの周波数の変動が小さくなる
。

したがって、例えば画像メモリの後段に配される３次元
信号処理回路で良好に信号処理を行なわせることができ
、画質の劣化を防止することができる。また、受像管に
表示する際のジッダを低減できると共に、システムの構
築を容易に行なうことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成図、第２図およ
び第４図はこの発明の他の実施例の要部の構成図、第３
図および第６図はそれぞれ第２図例および第４図例の動
作説明図、第６図はこの発明の他の実施例を示す構成図
、第７図は従来例の構成図である。８、　１３９Ａ、９Ｂ１０．１１２４５０３１．３２・Ａ／Ｄ変換器・３次元信号処理回路・倍速変換回路・マトリックス回路・Ｄ／Ａ変換器・カラー受像管瞭同期分離回路・クロック発生回路・分周器・偏向回路・アナログのＹ／Ｃ分離回路・色復調回路・画像メモリ・遅延素子

Claims

【特許請求の範囲】

（１）入力映像信号より分離された第１の水平同期信号
の位相に追従するクロックを発生する第１のクロック発
生回路と、上記第１の水平同期信号の平均的周波数に追従するクロ
ックを発生する第２のクロック発生回路とを備え、上記第１のクロック発生器で発生したクロックを用いて
上記入力映像信号を画像メモリに書き込み、上記第２のクロック発生器で発生したクロックを用いて
上記画像メモリより映像信号を読み出して受像管に供給
し、上記第２のクロック発生器で発生したクロックを分周し
て第２の水平同期信号を形成し、この第２の水平同期信
号を上記受像管の水平駆動回路に供給するようにしたこ
とを特徴とするテレビジョン受像機。