JP2005084715A - フレーム画像バッファ装置 - Google Patents

Abstract

【課題】高速且つ大容量のフレーム画像バッファを低コストで提供する。
【解決手段】ラスタ走査状態で入力されるフレーム画像の画像データを記憶するためのメモリ４１と、メモリ４１に対してＦＩＦＯ形式で画像データの書込み及び読み出しを行うためのメモリ制御回路４２とが設けられたフレーム画像バッファ装置において、前記フレーム画像と共に入力される、前記フレーム画像の先端あるいは後端の画素を特定するためのフレーム位置信号と、前記フレーム画像の各水平走査ラインの先端あるいは後端の画素を特定するためのライン位置信号とを、前記画像データと共に前記メモリに書込み可能なデータに編成する書込みデータ生成回路４３が設けられ、書込みデータ生成回路４３にて生成されたデータがメモリ４１に書き込まれるように構成されている。
【選択図】図１

Description

本発明は、ラスタ走査状態で入力されるフレーム画像の画像データを記憶するためのメモリと、前記メモリに対してＦＩＦＯ形式で画像データの書込み及び読み出しを行うためのメモリ制御回路とが設けられたフレーム画像バッファ装置に関する。

ラスタ走査状態で入力されるフレーム画像をバッファリングするいわゆるフレーム画像バッファは種々の用途で使用されており、例えば写真処理機の分野では、下記特許文献１に記載のように画像処理回路とプリンタとの間で画像データをバッファリングする他に、写真フィルムの駒画像を読取るスキャナと画像処理回路との間で画像データをバッファリングすることも考えられている。
フレーム画像バッファの構成としては、例えば画像用のＦＩＦＯメモリとして市販されているようなものを使用するのが一般的であるが、写真処理機の分野で必要とされる数百ＭＢを超えるような大容量の記憶容量を有するものは存在しない。
更に、写真フィルム１０１の駒画像１０２がフィルムスキャナの画像読取り用開口１００を通過して順次に読取られていく様子を概略的に示す図３のように、写真処理機の分野では、取り扱うフレーム画像において実画像の画像サイズや縦横の比率が複数種類存在する。
ＦＩＦＯメモリ自体にはそのようなフレーム画像における画像サイズや縦横の比率に関する情報の伝達機能はないので、夫々の種類に対応して複数のＦＩＦＯメモリを備えることが必要になってしまう。

このような事情から、一般にＤＲＡＭにて構成されるパーソナルコンピュータ用のメモリをマイクロプロセッサの制御下でＦＩＦＯ形式で動作させることが考えられている。
パーソナルコンピュータ用のマイクロプロセッサやメモリは、本来、メモリに対してランダムアクセスするものとして設計されているため、時系列データであるフレーム画像の画像データの転送を高速に行う用途には不向きであるが、近年の著しい性能向上により、極めて高速で転送されるフレーム画像のバッファリングを行えるものとなっている。
特開２００１−２９８６８４号公報

しかしながら、大容量で且つ高速のメモリは安価で入手可能となったものの、そのようなメモリに対応する高速のマイクロプロセッサは高価であり、装置コストの増大を招いていた。
本発明は、かかる実情に鑑みてなされたものであって、その目的は、高速且つ大容量のフレーム画像バッファを低コストで提供できるようにする点にある。

本出願の第１の発明は、ラスタ走査状態で入力されるフレーム画像の画像データを記憶するためのメモリと、前記メモリに対してＦＩＦＯ形式で画像データの書込み及び読み出しを行うためのメモリ制御回路とが設けられたフレーム画像バッファ装置において、前記フレーム画像と共に入力される、前記フレーム画像の先端あるいは後端の画素を特定するためのフレーム位置信号と、前記フレーム画像の各水平走査ラインの先端あるいは後端の画素を特定するためのライン位置信号とを、前記画像データと共に前記メモリに書込み可能なデータに編成する書込みデータ生成回路が設けられ、前記書込みデータ生成回路にて生成されたデータが前記メモリに書き込まれるように構成されている。

すなわち、前段側から画像のサイズや縦横比に関わる情報として入力される、前記フレーム画像の先端あるいは後端の画素を特定するためのフレーム位置信号と、前記フレーム画像の各水平走査ラインの先端あるいは後端の画素を特定するためのライン位置信号とを、書込みデータ生成回路が、順次に入力される各画素の画像データに混ぜ込んでしまうようにデータを編成するのである。
このように、メモリにデータを書き込む前段で、画像のサイズや縦横比に関わる情報を書込みデータに含めてしまうことで、メモリの書込み及び読み出しを制御するメモリ制御回路は、画像のサイズや縦横比に関わる情報について何ら考慮することなく、単純にＦＩＦＯ動作を行わせる制御だけで、後段側に画像のサイズや縦横比に関わる情報を伝達することができる。

又、本出願の第２の発明は、上記第１の発明の構成に加えて、前記メモリから読み出されたデータに基づいて、前記フレーム位置信号及び前記ライン位置信号を再生する同期信号再生回路が設けられている。
すなわち、フレーム画像バッファ装置の後段に存在する回路を、前記書込みデータ生成回路でのデータ生成ルールを考慮してデータ処理を行うように構成することで、前記メモリから読み出したデータをそのまま後段回路へ出力することも可能であるが、前記同期信号再生回路を備えることで、フレーム画像バッファ装置は、画像データのみならず制御用の信号も含めて元の入力状態を再現する形でバッファリング動作できる。

又、本出願の第３の発明は、上記第１又は第２の発明の構成に加えて、前記メモリに記憶されている前記フレーム画像夫々の先端若しくは後端の画素についてのデータのアドレスデータ又はそのアドレスデータと一定の関係を有するアドレスデータを記憶するレジスタが設けられ、前記メモリ制御回路は、後段回路からの要求に従って、前記レジスタに記憶されているアドレスデータをロードして、そのアドレスデータによって特定される前記フレーム画像の先端からデータを読み出して出力するように構成されている。
従って、フレーム画像バッファ装置の後段に存在する回路において、何らかの理由によって、先に出力したデータが損なわれてしまったような場合、前記メモリ内にデータが残ってさえいれば、もう一度フレーム画像の先頭から画像データを後段へ出力することができる。

又、本出願の第４の発明は、上記第１〜第３のいずれかの発明の構成に加えて、前記書込みデータ生成回路は、前記フレーム位置信号及び前記ライン位置信号を、前記入力される画像データがとりえるデータ値以外のデータ値を割り付けることによって、前記メモリに記憶される画像データのビット長と同一のビット長を有し且つ前記画像データとは別個のデータとして生成するように構成されている。
すなわち、順次に入力される画像データに、前記フレーム位置信号及び前記ライン位置信号に基づくデータを埋め込む手法としては、例えば、前記メモリに書き込むデータが１６ビットであるときに、１４ビットを画像データに割り当て、残りの２ビットを前記フレーム位置信号及び前記ライン位置信号を識別するためのデータに割り当てる、というような手法も可能であるが、上述のように、前記フレーム位置信号及び前記ライン位置信号を、前記メモリに記憶される画像データのビット長と同一のビット長を有し且つ前記画像データとは別個のデータとして生成することで、仮に、前記メモリに書き込むデータが１６ビットであるとすると、その１６ビットのビット長の全てで画像データを表現でき、画像階調の分解能をより高くすることができる。

尚、この際、前記フレーム位置信号及び前記ライン位置信号を示すデータと通常の画像データとを識別可能とするために、前記フレーム位置信号及び前記ライン位置信号には、、入力される画像データがとりえるデータ値以外のデータ値が割り付けられる。
この前記フレーム位置信号及び前記ライン位置信号を示すデータの割り付け態様としては種々の態様が考えられ、例えば、入力される画像データが離散的に分布する場合には、それらの隙間のデータ値を前記フレーム位置信号及び前記ライン位置信号を示すデータとして割り付ければ良いし、あるいは、入力される画像データが特定の範囲のデータ値を取り得ないようにするフィルタ処理回路を前段側に設けて、その特定の範囲のデータ値を前記フレーム位置信号及び前記ライン位置信号を示すデータとして割り付けても良い。

上記第１の発明によれば、前記メモリ制御回路は、画像のサイズや縦横比に関わる情報について何ら考慮することなく、単純にＦＩＦＯ動作を行わせる制御だけで、後段側に画像のサイズや縦横比に関わる情報を伝達することができるので、前記メモリ制御回路を簡素な論理回路で構成することが可能となり、高速且つ大容量のフレーム画像バッファを低コストで提供できるものとなる。
又、上記第２の発明によれば、フレーム画像バッファ装置が、画像データのみならず制御用の信号も含めて元の入力状態を再現する形でバッファリング動作するので、後段の回路では、フレーム画像バッファ装置での内部処理を考慮する必要がなく、フレーム画像バッファ装置を汎用性の高いものとすることができる。

又、上記第３の発明によれば、フレーム画像バッファ装置の後段に存在する回路において、何らかの理由によって、先に出力したデータが損なわれてしまったような場合でも、前記メモリ内にデータが残ってさえいれば、フレーム画像バッファ装置の更に上流側から画像データを流し直すというような必要がなくなる。
しかも、単に前記メモリに残っているデータを読み出すだけであれば、前記レジスタを設けずに、前記メモリの記憶データを古いものから全て読み出せば良いのであるが、前記レジスタを備えることで、不要なデータ転送を無くして効率良くデータ転送を行える。
又、上記第４の発明によれば、画像階調の分解能をより高くすることができるので、フレーム画像の画像品質を高く維持することができる。

以下、本発明のフレーム画像バッファ装置を備えた写真プリントシステムの実施の形態を図面に基づいて説明する。
本実施の形態で例示する写真プリントシステムＤＰは、図６に外観を示すように、いわゆるデジタルミニラボ装置として知られているものであり、図５のブロック図に示すように、現像処理済みの写真フィルムやメモリーカード，ＭＯあるいはＣＤ−Ｒ等から写真プリントを作製するための画像データを取り込んで露光用画像データを生成する画像入力装置ＩＲと、画像入力装置ＩＲにて生成した露光用画像データを印画紙１に露光処理する露光・現像装置ＥＰとから構成されている。

〔画像入力装置ＩＲの概略構成〕
画像入力装置ＩＲには、図５に概略的に示すように、写真フィルムの駒画像を読み取る写真フィルム読取装置ＦＲとしてのフィルムスキャナ２と、メモリーリーダ，ＭＯドライブ及びＣＤ−Ｒドライブ等を備えた外部入出力装置４と、フィルムスキャナ２の制御のほか写真プリントシステムＤＰ全体の管理を実行する主制御装置６とが備えられ、更に、主制御装置６には、仕上がりプリント画像をシミュレートしたシミュレート画像や各種の情報を表示出力するモニタ６ａと、露光条件の手動設定等や制御情報の入力操作をするための操作卓６ｂとが接続されている。

〔フィルムスキャナ２の概略構成〕
フィルムスキャナ２は、長尺の写真フィルムを被写体とする撮像装置として構成されており、写真フィルムの駒画像を撮像するための画像検出用センサや光学系等からなる画像検出部２ａと、画像検出部２ａの出力信号を増幅及びＡ／Ｄ変換等する信号処理部２ｂとが備えられている。
画像検出部２ａの画像検出用センサはラインセンサ（より具体的にはＣＣＤラインセンサ）にて構成され、約５０００個のＣＣＤ素子を写真フィルムの幅方向に４列に配列して４つのラインセンサを備えている。各ラインセンサの受光面には夫々赤色、緑色及び青色のカラーフィルタ並びに赤外透過フィルタが形成されて、写真フィルムの駒画像を色分解して検出すると共に、写真フィルムの赤外透過画像データを検出する。

フィルムスキャナ２にて写真フィルム１０１の駒画像１０２を読取って行く様子を示す図３では、画像読取り用開口１００の長手方向が前記ラインセンサにおけるＣＣＤ素子の並び方向に対応している。
図２は、一般的なフレーム画像とそのフレーム画像を再現するための同期信号等との関係を示すものであるが、フィルムスキャナ２においても、駒画像１０２のサイズや縦横比が種々存在するのに対応するために、フレーム画像の画像データの送出と同期して、上記同期信号等に相当する、フレーム画像の先端あるいは後端の画素を特定するためのフレーム位置信号と、フレーム画像の各水平走査ラインの先端あるいは後端の画素を特定するためのライン位置信号とを出力し、更に、送出中の画像データが有効な画像データか否かを示す信号を出力している。

前記フレーム位置信号及び前記ライン位置信号は、上述のように、先端あるいは後端のいずれかの画素を特定できるものであれば良いのであるが、説明の便宜上、以下の説明においては、両信号共に先端の画素を特定するためのものとして説明する。
尚、フィルムスキャナ２から出力するフレーム画像が実際の駒画像の周囲のスヌケ部分も含めた領域の画像として出力される場合には、送出中の画像データが有効な画像データか否かを示す信号は、実際の駒画像の切り出しすなわち画像サイズの特定に有用であるが、フィルムスキャナ２の信号処理部２ｂで実際の駒画像の切り出しを行ってからフレーム画像として出力するときには必ずしも必要ではない。

〔主制御装置６の構成〕
主制御装置６には、図５に概略的に示すように、フィルムスキャナ２から入力された画像データに基づいて作製したときのプリント画像を予測する演算処理を実行するシミュレート演算部１０と、フィルムスキャナ２から入力された画像データに基づいて、露光・現像装置ＥＰを露光作動させるための露光用画像データを生成する画像処理装置１１と、これらの動作を管理するコントローラ１２とが備えられている。
コントローラ１２は、フィルムスキャナ２及び後述の露光制御装置２１と共にネットワーク接続されて、相互に種々の管理情報の授受を行っている。
画像処理装置１１における入力段には、フィルムスキャナ２にて写真フィルムの駒画像を読み取る際に、写真フィルムにキズあるいは塵埃が付いていることが原因で、撮影された本来の画像の一部が欠落等したときに、それを補正するデータ処理（すなわち、前記キズ消し処理）を行うデータ処理装置ＩＰに備えられている。

〔データ処理装置ＩＰの構成〕
データ処理装置ＩＰには、図４に示すように、フィルムスキャナ２から処理対象データとして写真フィルムの駒画像の画像データを受け取る入力側インターフェース３１と、フィルムスキャナ２から受け取った画像データを一時的に保持して出力するＦＩＦＯ形式のフレーム画像バッファ装置３２と、入力側ＤＳＰ回路３５，第１処理回路３６，第２処理回路３７及び出力側ＤＳＰ回路３８からなる複数の処理モジュールＭＤと、データ処理の完了した画像データを後段回路に渡すための出力側インターフェース３３と、各処理モジュールＭＤ間で画像データの受け渡しをするためのデータ中継基板３４が備えられている。
これらの各処理モジュールＭＤは、夫々異なるデータ処理を実行するように構成されており、ラスタ走査状態でフィルムスキャナ２から順次に入力される画像データに対して、入力側ＤＳＰ回路３５から第１処理回路３６へ、第１処理回路３６から第２処理回路３７へ、第２処理回路３７から出力側ＤＳＰ回路３８へとデータ中継基板３４を経由して順次にデータを受け渡しして夫々が担当のデータ処理を実行する。

各処理モジュールＭＤが担当するデータ処理は、本実施の形態では、入力側ＤＳＰ回路３５と第１処理回路３６とが、写真フィルムのベース面側のキズ等による異常画像データを補正する処理を実行し、第２処理回路３７は主に乳剤面側のキズ等による異常画像データの存否を解析して適宜補正処理を実行し、出力側ＤＳＰ回路３８は画像データから不要となった縁部分のデータを削除する処理や後段に画像データを渡すためのデータのフォーマット処理等を実行する。この一連の処理において、前記キズ等による異常画像データの存否の判断のために上記赤外透過画像データが利用される。
上記各処理モジュールＭＤは、処理を分担して順次にデータを受け渡しすることで、フィルムスキャナ２からラスタ走査状態で順次に入力される画像データをほぼリアルタイム処理することができる。
但し、処理対象の写真フィルムのキズ等の状態によっては、処理に時間を要して、完全にリアルタイムにデータを流すことが困難な場合があり、このような場合のために、フレーム画像バッファ装置３２は、数フレームから１オーダ程度の駒画像の画像データを記憶できる大容量（数百ＭＢ〜１ＧＢ弱）のメモリを備えている。

〔フレーム画像バッファ装置３２の構成〕
上記フレーム画像バッファ装置３２の構成を更に詳細に説明すると、フレーム画像バッファ装置３２には、図１に示すように、フィルムスキャナ２からラスタ走査状態で入力されるフレーム画像の画像データを記憶するためのメモリ４１と、メモリ４１に対してＦＩＦＯ形式で画像データの書込み及び読み出しを行うためのメモリ制御回路４２と、前記フレーム画像と共に入力される前記フレーム位置信号及びライン位置信号を画像データと共にメモリ４１に書込み可能なデータに編成する書込みデータ生成回路４３と、メモリ４１から読み出されたデータに基づいて、前記フレーム位置信号及び前記ライン位置信号を再生する同期信号再生回路４４と、書込みデータ生成回路４３とメモリ４１との間で転送データのタイミング調整を行うための入力側ＦＩＦＯメモリ４５と、メモリ４１と同期信号再生回路４４との間で転送データのタイミング調整を行うための出力側ＦＩＦＯメモリ４６と、メモリ４１に記憶されているフレーム画像夫々の先端の画素についてのデータのアドレスデータを記憶するレジスタ４７とが備えられている。図１では、赤色，緑色，青色及び赤外の４組の画像データのうちの１色についての構成を示しており、他の色についても同様の回路が備えられる。

これら各回路は、メモリ４１を除いて、ＣＰＬＤ（Ｃｏｍｐｌｅｘ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）によって論理回路として構成されている。メモリ４１は、パーソナルコンピュータ用のメモリモジュール（ＤＲＡＭ）を用いて構成している。
又、レジスタ４７がフレーム画像の先端の画素についてのデータのアドレスデータを記憶するようにしているのは、本実施の形態では上述のように前記フレーム位置信号がフレーム画像の先端の画素を特定するものとしていることと対応させたものであり、目的のフレーム画像のメモリ４１での存在位置を特定できるものであれば、フレーム画像の後端の画素についてのデータのアドレスデータを記憶するものでも良いし、先端あるいは後端の画素についてデータのアドレスデータと一定の関係を有するアドレスデータでも良い。

メモリ制御回路４２には、メモリ４１に対するデータの書込みと読み出しとをＦＩＦＯ形式で動作させるために、メモリ４１に対するデータの書込みアドレスを指定する書込みアドレスカウンタ４２ａと、メモリ４１からデータを読み出すアドレスを指定する読み出しアドレスカウンタ４２ｂとが備えられ、基本的なＦＩＦＯ動作として、入力側ＦＩＦＯメモリ４５からメモリ４１へデータが書き込まれるに伴って書込みアドレスカウンタ４２ａがカウントアップし、書込みアドレスカウンタ４２ａのカウント値に追いつくまであるいはフレーム画像の後端に到達するまで読み出しアドレスカウンタ４２ｂがカウントアップする状態で、メモリ４１に対するデータの書込みとメモリ４１からのデータの読み出しが実行される。
メモリ制御回路４２は、この間、入力側ＦＩＦＯメモリ４５と出力側ＦＩＦＯメモリ４６でのデータの蓄積状況等に応じて、メモリ４１のデータバスをデータの書込み用に使用するかあるいはデータの読み出し用に使用するかを制御すると共に、入力側ＦＩＦＯメモリ４５から出力されるデータをモニタして、フレーム画像の先端の画素を示すデータが存在すれば、そのときの書込みアドレスカウンタ４２ａのカウント値をレジスタ４７へ記憶する。

又、メモリ制御回路４２は、上述のような基本的なＦＩＦＯ動作とは別に、後段回路からの既に送出済みのフレーム画像についての再送出要求にも対応するように構成されている。
すなわち、例えば、露光・現像装置ＥＰにて一時的に印画紙１の紙詰まりが発生して、前記後段回路から露光・現像装置ＥＰへ送り出した画像データがプリント前に消失してしまった場合であるとか、前記後段回路自体で何らかの処理異常が発生してデータが消失してしまった場合に、前記後段回路からメモリ制御回路４２へ前記再送出要求を送ると、メモリ制御回路４２は、指定されたフレーム画像の先端の画素のアドレスデータをレジスタ４７から読み出しアドレスカウンタ４２ｂをロードし、上述のＦＩＦＯ動作を再開させる。これによって、消失したフレーム画像の先端からデータの読み出しが再開することになる。
レジスタ４７から読み出しアドレスカウンタ４２ｂにロードされたアドレスデータは、ドライバ４８を介して後段回路に伝えられ、後段回路の利用に供される。更に、読み出しアドレスカウンタ４２ｂのカウント値もドライバ４９を介して出力されて、同様に、後段回路の利用に供される。

書込みデータ生成回路４３は、前記フレーム画像と共に入力される前記フレーム位置信号及びライン位置信号を画像データと共にメモリ４１に書込み可能なデータに編成するについて、前記フレーム位置信号及び前記ライン位置信号を、入力される画像データがとりえるデータ値以外のデータ値を割り付けることによって、前記メモリに記憶される画像データのビット長と同一のビット長を有し且つ前記画像データとは別個のデータとして生成する。
本実施の形態では、フレーム画像バッファ装置３２に入力される画像データのビット長が１６ビットである場合を例示しており、前記フレーム位置信号及び前記ライン位置信号によって生成されるデータのビット長も１６ビットである。
フレーム画像バッファ装置３２に入力される１６ビットの画像データは、フレーム画像バッファ装置３２よりも前段側に位置する回路で、１２ビットの画像データをログ変換処理によって１６ビットに伸張したものであり、このログ変換処理の出力結果の最大値に若干の制限を加えている。

すなわち、Ｄｏｕｔ ＝ ｌｎ Ｄｉｎ × Ｋ（ｌｎ：自然対数，Ｄｉｎ：入力画像データ値，Ｋ：定数，Ｄｏｕｔ：出力画像データ値）という前記ログ変換処理において、定数「Ｋ」を、ｌｎ ４０９５ × Ｋ ＝ ６５５３２ の関係を満たす値に設定することで、フレーム画像バッファ装置３２に入力される画像データの最大値を６５５３２に制限している。
これによって、「６５５３３」，「６５５３４」及び「６５５３５」の３データ値のうちの２つのデータ値を、フレーム画像の先端の画素を特定するための情報、及び、水平走査ラインの先端の画素を特定するための情報として夫々割り付けることができる。

仮に、フレーム画像の先端の画素を特定するための情報としてデータ値「６５５３４」を割り付け、水平走査ラインの先端の画素を特定するための情報としてデータ値「６５５３５」を割り付けたとすると、フレーム画像の先端の画素を示す前記フレーム位置信号が入信すると、その先端の画素の画像データの前にデータ値「６５５３４」を挿入し、水平走査ラインの先端の画素を示す前記ライン位置信号が入信すると、その先端の画素の画像データの前に、データ値「６５５３５」を挿入する。

一方、同期信号再生回路４４は、上述の書込みデータ生成回路４３のデータ生成ルールに従って、出力側ＦＩＦＯメモリ４６から入力されるデータにおいて、データ値「６５５３４」を検出するに伴って前記フレーム位置信号を再生し、データ値「６５５３５」を検出するに伴って前記ライン位置信号を再生する。
但し、必ずしも、書込みデータ生成回路４３に入力された前記フレーム位置信号及び前記ライン位置信号をそのままの形で再生する必要はなく、後段回路での処理に適した信号形態に加工して再生するものであっても良い。

〔露光・現像装置ＥＰの概略構成〕
露光・現像装置ＥＰは、前記データ処理装置ＩＰにて処理された画像データに基づいて写真プリントを作製するプリント装置ＰＥとして機能するものであり、図５に示すように、筐体内部に、画像入力装置ＩＲから受け取った露光用の画像データの画像を印画紙１上に露光形成する露光ユニット２０と、露光ユニット２０を制御する露光制御装置２１と、露光ユニット２０にて露光された印画紙１を現像処理する現像処理装置２２と、筐体上面に配置された印画紙マガジン２３から引き出された印画紙１を多数の搬送ローラ２５等にて現像処理装置２２へ搬送する印画紙搬送系ＰＴとが設けられている。露光ユニット２０には、ＰＬＺＴ微小光シャッタをライン状に配列した露光ヘッド２０ａが備えられており、ＰＬＺＴ光シャッタ方式を採用している。
露光・現像装置ＥＰの筐体外部には、図６に示すように、現像処理装置２２にて現像処理及び乾燥処理された印画紙１をオーダ毎に分類するためのソータ２６と、排出口２２ａから排出された印画紙１をソータ２６へ搬送するコンベア２７とが設けられている。
更に、印画紙搬送系ＰＴの搬送経路の途中には、印画紙マガジン２３から引き出された長尺の印画紙１を設定プリントサイズに切断するカッタ２８が備えられている。

〔写真プリントの作製動作〕
次に、上記構成の写真プリントシステムＤＰによる写真プリントの作製動作を概略的に説明する。
操作者が写真フィルムの駒画像について写真プリントの作製を指示入力したときは、主制御装置６は、フィルムスキャナ２に対して写真フィルムの読み取りを指令し、フィルムスキャナ２からその写真フィルムの画像データを順次受取って、画像処理装置１１にて上述の処理を含む画像処理が施されてコントローラ１２に内蔵されているメモリに記録する。
一方、操作者がメモリーカード，ＭＯあるいはＣＤ−Ｒ等の記録媒体に記録された画像データについて写真プリントの作製を指示入力したときは、主制御装置６は、外部入出力装置４の該当するドライブに画像データの読み取りを指令し、そのドライブから画像データを順次受取って、コントローラ１２のメモリに記録する。

主制御装置６は、入力された画像データに基づいてシミュレート演算部１０が求めたシミュレート画像をモニタ６ａに表示する。
操作者は、このモニタ６ａ上のシミュレート画像を観察して、適宜に操作卓６ｂから画像補正指示情報の入力操作を行う。
主制御装置６は、入力された前記画像補正指示情報を反映した状態で画像処理装置１１にて露光用の画像データを生成し、露光制御装置２１に送る。
露光制御装置２１は、印画紙搬送系ＰＴから得られる印画紙１の搬送情報に基づいて、印画紙１の前端が所定の露光開始位置まで搬送されて来たことを検知すると、露光ユニット２０の露光処理スピードに対応した速度で露光用画像データを露光ユニット２０へ順次送信する。
露光ユニット２０は、受け取った露光用画像データに基づいて露光ヘッド２０ａの各光シャッタを作動させて印画紙１にプリント画像の潜像を形成する。
露光ユニット２０にて露光処理された印画紙１は、印画紙搬送系ＰＴにて現像処理装置２２へ搬送されて、各現像処理タンクを順次通過することにより現像され、現像処理された印画紙１は、更に乾燥処理された後に排出口からコンベア２７上に排出され、ソータ２６にてオーダー毎にまとめられる。

〔別実施形態〕
以下、本発明の別実施形態を列記する。
（１）上記実施の形態では、本発明のフレーム画像バッファ装置３２を、写真プリントシステムＤＰにおいて、フィルムスキャナ２と画像処理装置１１の処理モジュールＭＤとの間に配置して、フレーム画像のバッファリングを行う場合に適用しているが、写真処理機関係に限らず、取り扱う画像のサイズや縦横比が変動する種々の用途に本発明を適用できる。
（２）上記実施の形態では、書込みデータ生成回路４３は、前記フレーム画像と共に入力される前記フレーム位置信号及びライン位置信号を画像データと共にメモリ４１に書込み可能なデータに編成するについて、前記フレーム位置信号及び前記ライン位置信号を、前記メモリに記憶される画像データのビット長と同一のビット長を有し且つ前記画像データとは別個のデータとして生成する場合を例示しているが、例えば、メモリ４１に読み書きするデータのビット長を１６ビットとした場合、そのうちの２ビットを利用して前記フレーム位置信号及び前記ライン位置信号に対応するデータを生成すると共に、残りの１４ビットを画像データに使用する等して、メモリ４１に読み書きする１つのデータ内に前記フレーム位置信号及び前記ライン位置信号に対応する情報と画像データとを混在させるように構成しても良い。
（３）上記実施の形態では、フレーム画像バッファ装置３２の後段回路として画像処理を実行する回路を例示しているが、図２で説明したような同期信号を再生して、フレーム画像をモニタ表示させる回路を後段回路とするような場合にも本発明を適用できる。

本発明の実施の形態にかかるフレーム画像バッファ装置のブロック構成図 フレーム画像の同期信号を説明するための図 写真フィルムの駒画像の読取りを説明するための図 本発明の実施の形態にかかる要部ブロック構成図 本発明の実施の形態にかかる写真プリントシステムのブロック構成図 本発明の実施の形態にかかる写真プリントシステムの外観斜視図

符号の説明

４１ メモリ
４２ メモリ制御回路
４３ 書込みデータ生成回路
４４ 同期信号再生回路
４７ レジスタ

Claims (4)

1. ラスタ走査状態で入力されるフレーム画像の画像データを記憶するためのメモリと、前記メモリに対してＦＩＦＯ形式で画像データの書込み及び読み出しを行うためのメモリ制御回路とが設けられたフレーム画像バッファ装置であって、
   前記フレーム画像と共に入力される、前記フレーム画像の先端あるいは後端の画素を特定するためのフレーム位置信号と、前記フレーム画像の各水平走査ラインの先端あるいは後端の画素を特定するためのライン位置信号とを、前記画像データと共に前記メモリに書込み可能なデータに編成する書込みデータ生成回路が設けられ、
   前記書込みデータ生成回路にて生成されたデータが前記メモリに書き込まれるように構成されているフレーム画像バッファ装置。
2. 前記メモリから読み出されたデータに基づいて、前記フレーム位置信号及び前記ライン位置信号を再生する同期信号再生回路が設けられている請求項１記載のフレーム画像バッファ装置。
3. 前記メモリに記憶されている前記フレーム画像夫々の先端若しくは後端の画素についてのデータのアドレスデータ又はそのアドレスデータと一定の関係を有するアドレスデータを記憶するレジスタが設けられ、
   前記メモリ制御回路は、後段回路からの要求に従って、前記レジスタに記憶されているアドレスデータをロードして、そのアドレスデータによって特定される前記フレーム画像の先端からデータを読み出して出力するように構成されている請求項１又は２記載のフレーム画像バッファ装置。
4. 前記書込みデータ生成回路は、前記フレーム位置信号及び前記ライン位置信号を、前記入力される画像データがとりえるデータ値以外のデータ値を割り付けることによって、前記メモリに記憶される画像データのビット長と同一のビット長を有し且つ前記画像データとは別個のデータとして生成するように構成されている請求項１〜３のいずれか１項に記載のフレーム画像バッファ装置。

Images