JPH04237292A - 映像符号化装置用タイムベースコレクタ - Google Patents

映像符号化装置用タイムベースコレクタ

Info

Publication number
JPH04237292A
JPH04237292A JP3005435A JP543591A JPH04237292A JP H04237292 A JPH04237292 A JP H04237292A JP 3005435 A JP3005435 A JP 3005435A JP 543591 A JP543591 A JP 543591A JP H04237292 A JPH04237292 A JP H04237292A
Authority
JP
Japan
Prior art keywords
signal
sampling
video
clock
time base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3005435A
Other languages
English (en)
Inventor
Hiroshi Sakai
洋 酒井
Hideo Hashimoto
秀雄 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP3005435A priority Critical patent/JPH04237292A/ja
Publication of JPH04237292A publication Critical patent/JPH04237292A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Color Television Systems (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、NTSC信号等の映像
信号を符号化するに際して、その映像信号の時間軸方向
の変動を補正する映像符号化装置用タイムベースコレク
タに関するものである。
【0002】
【従来の技術】映像信号をデジタル信号処理し、帯域圧
縮・符号化等を行う装置として、映像符号化装置がある
。図4は映像信号としてVTR(ビデオ  テープレコ
ーダ)の出力を用いる場合の映像符号化装置の接続構成
を示している。図中、21はVTR、22は映像符号化
装置、23はタイムベースコレクタ(TBC)を示して
いる。映像信号をデジタル信号処理し、帯域圧縮・符号
化等を行う場合、映像符号化装置22側では、映像同期
信号に同期したクロックを用いて標本化を行うが、映像
信号としてVTR21の出力を用いる場合、VTR21
の駆動系のワウフラッタ等の理由により映像同期信号の
周波数が大きく変動(ジッタ:時間軸変動)するため、
正常な標本化クロックを発生させることが困難である。 したがって、図示したようにVTR21の出力に対して
、映像符号化装置22側では入力前にタイムベースコレ
クタ(TBC)23を置き、時間軸変動を補正してジッ
タの無い標本化用の映像信号を得るようにしている。
【0003】このような機能を有するタイムベースコレ
クタの従来例の構成を図5のブッロク図に示す。図中に
おいて、24はA/D変換器、25は同期分離部、26
はクロックパルス発生回路、27はメモリ部、28は読
み出しパルス発生部、29はD/A変換器を示している
。入力NTSC信号はジッタ(時間軸変動)を含んだV
TR出力信号であり、同期分離部25では入力NTSC
信号の同期信号を分離する。分離された同期信号はクロ
ックパルス発生回路26に入力し、クロックパルス発生
回路26ではPLO(位相ロックオシレータ)等により
同期信号の周波数にロックしたクロックパルスを発生す
る。このクロックパルスにはジッタが含まれており、A
/D変換器24の標本化クロックとして用いられる。 A/D変換器24では入力NTSC信号をデジタル値に
変換し、このときの標本化した画素の間隔はジッタを含
んだクロックパルスを用いているため、原理的には等間
隔になる。A/D変換された標本化値はクロックパルス
により、メモリ27に書き込まれ一旦蓄積される。一方
、メモリ部27からの出力は読み出しパルスにより行う
。読み出しパルスは基準クロックをもとに読み出しパル
ス発生部28によって発生させ、周波数および水平同時
信号区間等のタイミング条件はNTSCの規定に対応さ
せている。D/A変換部29ではメモリ部27からの出
力をアナログ値に変換し、これによってジッタのないN
TSC信号を出力映像信号として再生している。
【0004】
【発明が解決しようとする課題】しかしながら、上記従
来の技術によるタイムベースコレクタ(TBC)では、
A/D,D/A変換器が2段接続になるため映像の画質
が劣化する問題がある。また、NTSC信号を直接タイ
ムベースコレクタ23で処理した信号では、映像符号化
処理を行う場合、輝度信号,色差信号の分離信号のそれ
ぞれについて符号化を行うが、輝度信号,色差信号のそ
れぞれにジッタ補正を行わないと、受信側での復号化に
よって得られる映像に色落ち等を生じ、著しく画質が劣
化する場合がある。
【0005】本発明は、上記問題を解決するためになさ
れたものであり、その目的は、映像信号の符号化処理を
行う際に画質の劣化が発生しないように、映像信号の時
間軸変動を補正する映像符号化装置用タイムベースコレ
クタを提供することにある。
【0006】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の映像符号化装置用タイムベースコレクタに
おいては、映像信号を輝度信号と色差信号に分離する手
段と、前記映像信号から前記輝度信号と色差信号のそれ
ぞれの標本化用の第1の標本化クロックを分離・生成す
る手段と、前記第1の標本化クロックにより前記輝度信
号と色差信号を標本化する手段と、該標本化された輝度
信号と色差信号のデータを前記第1の標本化クロックに
同期して記憶するメモリと、一定の周波数の基準信号に
より前記メモリから前記データを読み取る手段と、該読
み取ったデータを直接あるいは前記基準信号とは異なる
周波数の第2の標本化クロックで周波数変換して映像符
号化装置へ出力する手段とを具備することを特徴として
いる。
【0007】
【作用】本発明の映像符号化装置用タイムベースコレク
タでは、映像信号を輝度信号と色差信号に分離し、各々
についてその映像信号に基づく第1の標本化クロックを
用いて画素間隔の等間隔な標本化データをメモリに書き
込む。続いてその等間隔な標本化データを基準信号によ
り読み出して、輝度信号と色差信号毎に時間軸補正を行
うことで画質の劣化を防止する。また、これと併せて、
D/A変換処理を行わずにデジタル信号のままで標本化
データを映像符号化装置へ出力することにより、D/A
変換処理による画質の劣化を防止する。さらに、第2の
標本化クロックによる周波数変換は、標本化周波数の異
なる種々の映像符号化装置への接続を可能にする。
【0008】
【実施例】以下、本発明の実施例を、図面を参照して詳
細に説明する。
【0009】図1は本発明の一実施例の構成を示すブロ
ック図である。本実施例のタイムベースコレクタを構成
するものとして、1はY/C分離部、2はデコーダ、3
,4,5はA/D変換器、7は同期分離部、8はクロッ
ク発生部(書き込み用)、9はクロック発生部(読み取
り用)、10はメモリ、11はデジタルインタフェース
、12はメモリコントロール、13,14,15は標本
化速度変換部である。上記において、入力NTSC信号
はY/C分離部1と同期分離部7へ入力する。Y/C分
離部1で分離されたY信号はA/D変換器3へ、同じく
分離されたC信号はデコーダ2へ入力する。デコーダ2
により分離されたR−Y信号はA/D変換器4へ、同じ
く分離されたB−Y信号はA/D変換器5へ入力する。 同期分離部7で分離された同期信号は書き込み用のクロ
ック発生部8に入力され、ここで発生される第1の標本
化クロック(サンプリングクロック)YCLK,CCL
Kは、メモリコントロール12,メモリ10,クロック
発生部(読み出し用)9,A/D変換器3,4,5へ入
力される。メモリ10は、メモリコントロール12の制
御信号を受け、前記第1の標本化クロックYCLK,C
CLKに同期して各A/D変換器3,4,5の標本化出
力を書き込む。読み出し用のクロック発生部9には基準
クロックが入力され、そこで発生される読み出しクロッ
クRCLK,R′CLKをメモリ10およびメモリコン
トロール12に入力するとともに、同じくそこで発生さ
れる第2の標本化クロックf,f′を対応する標本化速
度変換部13,14,15へ入力する。メモリ10は、
メモリコントロール12の制御信号を受け、前記の読み
出しクロックRCLK,R′CLKに同期してY,R−
Y,B−Y信号に対応するメモリ10の内容を読み出し
、対応する標本化速度変換部13,14,15に出力す
る。各標本化速度変換部13,14,15で時間軸が補
正されたデジタルのY,R−Y,B−Y信号は、デジタ
ルインタフェース11を介して映像符号化装置へ送出さ
れる。
【0010】次に、上記実施例に用いる標本化速度変換
部の構成例を示す。図2は、図1中の標本化速度変換部
13の構成を示すブロック図である。この標本化速度変
換部13を構成するものとして、16は遅延回路、17
,18は乗算器、19は加算器、20は重み回路である
【0011】以下、この標本化速度変換部13の接続構
成と動作を合わせて説明する。図3は図2で処理される
信号のタイミング図を示している。図2において、遅延
回路16はY信号を1標本点区間分遅延させYt−1を
出力する。YtはYt−1より1標本点後のY信号値で
ある。 重み回路20では読み取りクロックRCLKと第2の標
本化クロックfよりYt−1、Ytに与える重み値Wt
−1、Wtを求め、乗算器17,18と加算器19を用
いて、1標本点区間における線形補間を行う。Y信号の
補間値YOは第2の標本化クロックfに同期している。 Wt−1、Wtは例えばWt−1=p2/(p1+p2
)、Wt=p1/(p1+p2)の式による計算で規定
される。ここに、p1,p2は図3に示すように、1標
本点区間における読み取りクロックRCLKと第2標本
化クロックfのタイミングのいずれであり、重み回路2
0は位相比較器等を用いて実現される。このような、W
t−1、Wtを用いて次式のような線形補間を行い、Y
OをYO=Wt−1×Yt−1+Wt×Ytの式により
求める。なお、標本化速度変換部14,標本化速度変換
部15の構成は、扱う信号が異なるほかは標本化速度変
換部13と同じである。
【0012】以上のように構成した一実施例の動作およ
び作用を述べる。始めにその動作を各機能を分けて説明
する。
【0013】(1)NTSC信号の輝度信号Y,色差信
号R−Y,B−Yへの分離Y/C分離部1は櫛形フィル
タあるいは帯域制限フィルタとして構成され、輝度信号
Y,色信号Cの分離を行う。C信号はさらにデコーダ2
において2つの色差信号R−Y,R−Bの分離を行う。 これら、Y信号,R−Y信号には入力NTSC信号の時
間軸変動に対応したジッタが含まれている。
【0014】(2)第1の標本化クロックの分離同期分
離部7ではNTSC信号から水平同期およびカラーバー
スト信号を分離する。クロック発生部(書き込み用)8
は分離した水平同期信号およびカラーバースト信号に周
波数ロックした信号を発生させ、この信号をもとにA/
D変換器3,4,5の第1の標本化クロックYCLK,
CCLKを発生させる。ここに第1の標本化クロックY
CLKは水平同期信号から、第1の標本化クロックCC
LKはカラーバースト信号をもとに発生させる。通常、
YCLK,CCLKの周波数は映像符号化装置で用いる
標本点仕様に合わせて決められ、Y信号、R−Y,B−
Y信号の画素数/ラインが4:2:2の場合にはYCL
Kの周波数はCCLKの2倍である。
【0015】(3)標本化・メモリへの書き込みおよび
メモリコントロールA/D変換器3では、第1の標本化
クロックYCLKによりY信号をA/D変換し、その出
力はYCLKに同期してメモリ10に書き込まれる。A
/D変換器4,5では第1の標本化クロックCCLKに
よりR−Y,B−Y信号を標本化し、標本化データはC
CLKに同期してメモリ10に書き込まれる。第1の標
本化クロックYCLK,CCLKには、映像信号と同じ
ジッタが含まれているので、メモリ10に書き込まれた
標本化データの画素間隔は等間隔になる。なお、メモリ
10に書き込む1ライン分の標本化データの最初のアド
レスおよび最終アドレスの指定は、Y信号については水
平同期信号を契機として、R−Y,B−Y信号について
はカラーバーストの先頭パルスを契機として行う。
【0016】(4)メモリからの読み取り、標本化速度
変換およびメモリコントロールクロック発生部(読み取
り用)9では基準クロックに同期した一定パルスにより
、読み取りクロックRCLK(Y信号読み取りクロック
),R′CLK(R−Y,B−Y読み取りクロック)を
発生させ、メモリ10よりRCLK,R′CLKの速度
でそれぞれY信号,R−Y,B−Y信号のデータの読み
取りを行う。読み取るアドレスの指定はメモリコントロ
ール12からの信号に基づく。書き込まれた1ライン分
の標本化データの最初のアドレスと最終アドレスのデー
タは読み取られるラインの第一標本点と最終標本点にそ
れぞれ対応させている。読み取られたデータは標本化速
度変換部13(Y信号用),標本化速度変換部14(R
−Y信号用),標本化速度変換部15(B−Y信号用)
において第2の標本化クロックf(Y信号用),f′(
R−Y、B−Y信号用)を用いて標本化速度の変換がな
される。標本化速度変換部13,14,15の出力は、
デジタルインターフェース11を介して図略の映像符号
化装置に出力される。このとき、映像符号化装置で用い
る標本点仕様に合わせて第2の標本化クロックの周波数
を変化させることによって、種々の映像符号化装置への
接続が可能となる。
【0017】本実施例では、上記(3)の機能動作によ
りメモリ10に画素が等間隔に書き込まれた標本化デー
タを基準クロックに基づいて読み出し、かつこの基準ク
ロックに基づく第2の標本化クロックで出力することに
より、時間軸変動のない標本化データを映像符号化装置
に入力することができる。また、このときデジタル信号
の映像出力を直接、映像符号化装置に入力することによ
って、D/A変換処理による画質の劣化を防止すること
ができる。
【0018】
【発明の効果】以上の説明で明らかなように、本発明の
映像符号化装置用タイムベースコレクタによれば、映像
信号を輝度信号と色差信号に分けて標本化と時間軸変動
に対する補正を行うため、また、デジタル信号を直接映
像符号化装置へ出力するため、ハードウェアが簡単にな
るとともに、画質の劣化のない高品質な映像信号を出力
できる利点がある。また、周波数変換により、映像符号
化装置に用いる標本点仕様に合わせて標本化周波数を変
化させることができ、種々の映像符号化装置への接続が
可能になる。
【図面の簡単な説明】
【図1】本発明の一実施例を示すブロック図
【図2】上
記実施例に使用する標本化速度変換部の構成例を示すブ
ロック図
【図3】上記標本化速度変換部で処理される信号のタイ
ミング図
【図4】タイムベースコレクタと映像符号化装置の接続
【図5】従来例のタイムベースコレクタの構成を示すブ
ロック図
【符号の説明】
1…Y/C分離部、2…デコーダ、3,4,5…A/D
変換器、7…同期分離部、8…クロック発生部(書き込
み用)、9…クロック発生部(読み取り用)、10…メ
モリ、11…デジタルインタフェース、12…メモリコ
ントロール、13,14,15…標本化速度変換部、1
6…遅延回路、17,18乗算器、19…加算器、20
…重み回路。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  映像信号を輝度信号と色差信号に分離
    する手段と、前記映像信号から前記輝度信号と色差信号
    のそれぞれの標本化用の第1の標本化クロックを分離・
    生成する手段と、前記第1の標本化クロックにより前記
    輝度信号と色差信号を標本化する手段と、該標本化され
    た輝度信号と色差信号のデータを前記第1の標本化クロ
    ックに同期して記憶するメモリと、一定の周波数の基準
    信号により前記メモリから前記データを読み取る手段と
    、該読み取ったデータを直接あるいは前記基準信号とは
    異なる周波数の第2の標本化クロックで周波数変換して
    映像符号化装置へ出力する手段とを具備することを特徴
    とする映像符号化装置用タイムベースコレクタ。
JP3005435A 1991-01-22 1991-01-22 映像符号化装置用タイムベースコレクタ Pending JPH04237292A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3005435A JPH04237292A (ja) 1991-01-22 1991-01-22 映像符号化装置用タイムベースコレクタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3005435A JPH04237292A (ja) 1991-01-22 1991-01-22 映像符号化装置用タイムベースコレクタ

Publications (1)

Publication Number Publication Date
JPH04237292A true JPH04237292A (ja) 1992-08-25

Family

ID=11611121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3005435A Pending JPH04237292A (ja) 1991-01-22 1991-01-22 映像符号化装置用タイムベースコレクタ

Country Status (1)

Country Link
JP (1) JPH04237292A (ja)

Similar Documents

Publication Publication Date Title
US5600379A (en) Television digital signal processing apparatus employing time-base correction
US4084181A (en) Apparatus for transmission of chrominance signals during blanking period
JPS5923517B2 (ja) テレビジヨン信号同期装置
US4680632A (en) Television display system with flicker reduction processor having burst locked clock and skew correction
KR100238287B1 (ko) 프레임 동기 장치 및 그 방법
US5929923A (en) Apparatus for producing a video signal in synchronism with an external synchronizing signal
JP2612438B2 (ja) ビデオ信号処理装置
JPH0591522A (ja) デイジタル発振器及びこれを用いた色副搬送波再生回路
JPH0564171A (ja) デイジタルビデオ・オーデイオ信号伝送方式及びデイジタルオーデイオ信号再生方法
JPS60203094A (ja) ビデオ信号を時間圧縮または時間伸長する回路装置
GB1576117A (en) Video picture compression
US6724430B2 (en) Sampling frequency converter, sampling frequency conversion method, video signal processor, and video signal processing method
JPS583482A (ja) ビデオ信号デジタル処理装置
JPH04237292A (ja) 映像符号化装置用タイムベースコレクタ
JP3880177B2 (ja) 時間軸補正装置
JPH04252591A (ja) 映像符号化装置用タイムベースコレクタ
US5270815A (en) Image compression processing apparatus having means for removing jitter contained at boundary between image and mask portions
JP2002300425A (ja) デジタル・ビデオ処理回路および方法
JPS647556B2 (ja)
KR950013829B1 (ko) 영상기록 재생기기의 시간축 보정장치
JPH0681327B2 (ja) 画像メモリ装置
JPH05219403A (ja) 同期変換装置
JPH0993502A (ja) メモリ制御回路
JPH06181582A (ja) 時間軸補正装置
JPH09215005A (ja) 標本化信号処理装置