JP2000036943A - 時間軸補正装置及び方法 - Google Patents

Abstract

(57)【要約】 【課題】 メモリのビット数を増やすことなく安価且つ
簡単な構成で、また、映像信号と同期がとれた状態で、
映像信号に同期した種々のパルス信号の時間軸補正を実
現する。 【解決手段】 信号多重回路７及び８は、映像信号の下
位側２ビットに、垂直同期信号Ｖsync，垂直基準信号Ｖ
pulseとして、映像信号の周波数よりも高い７．１５Ｍ
Ｈｚの信号を多重し、時間軸補正回路９に送る。時間軸
補正回路９から読み出される信号は、時間軸補正回路９
のメモリ操作により時間軸が補正される。信号分離回路
１０及び１１は、映像信号の下位側２ビットに多重され
ている７．１５ＭＨｚの信号から垂直同期信号Ｖsync，
垂直基準信号Ｖpulseを取り出す。この信号分離回路１
０及び１１にて分離した垂直同期信号Ｖsync，垂直基準
信号Ｖpulseを、時間軸補正された信号として出力す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、少なくとも、映像
信号に同期した種々のパルス信号の時間軸補正を行う時
間軸補正装置及び方法に関し、特に、映像信号に影響を
与えず、またメモリを増やすことなく、簡単な構成によ
り、パルス信号の時間軸補正を実現する時間軸補正装置
及び方法に関する。

【０００２】

【従来の技術】一般に、ビデオテープレコーダ（以下、
適宜ＶＴＲと呼ぶ）やディスク装置などでは、信号の記
録再生時における走行或いは回転メカニズム等の機械的
変動などに起因して、再生信号の時間軸が変動する。例
えばＶＴＲにおいて再生映像信号に時間軸変動が発生す
ると、例えば再生画像の揺らぎや画質劣化等が発生す
る。

【０００３】このため、従来より、再生映像信号の時間
軸変動を補正することが行われている。

【０００４】図７には、再生映像信号の時間軸変動を補
正する時間軸補正装置（ＴＢＣ：time base error corr
ector）の基本的な構成を示す。

【０００５】この図７において、入力端子１０１には、
例えばＶＴＲ等からの再生映像信号が入力映像信号とし
て供給される。当該入力映像信号には、ＶＴＲ等に起因
した時間軸変動が含まれているものとする。この入力映
像信号は、Ａ／Ｄ（アナログ／ディジタル）変換器１０
２に送られると共に、書き込みクロック発生器１０６に
送られる。

【０００６】書き込みクロック発生器１０６は、入力映
像信号からクロックを取り出し、このクロックを、Ａ／
Ｄ変換器１０２へのサンプリングクロック、及びメモリ
１０３への書き込みクロックとしてそれぞれ供給する。
当該書き込みクロック発生器１０６から出力されるクロ
ックは、入力映像信号から取り出したものであるため、
当該入力映像信号の時間軸変動に一致した時間軸変動を
含んでいる。

【０００７】Ａ／Ｄ変換器１０２は、書き込みクロック
発生器１０６からのクロック（時間軸変動を有するサン
プリングクロック）に基づいて、入力映像信号をディジ
タル映像信号に変換する。このＡ／Ｄ変換器１０２から
出力されたディジタル映像信号は、メモリ１０３に入力
される。

【０００８】メモリ１０３は、書き込みクロック発生器
１０６からのクロック（時間軸変動を有する書き込みク
ロック）に応じてディジタル映像信号が書き込まれる。

【０００９】一方、端子１０８には、外部同期用の基準
信号が入力され、この基準信号は読み出しクロック発生
器１０７に送られる。当該基準信号は、時間軸変動を含
んでいない。

【００１０】読み出しクロック発生器１０７は、基準信
号から基準クロックを生成し、この基準クロックを、Ｄ
／Ａ（ディジタル／アナログ）変換器１０４へのサンプ
リングクロック、及びメモリ１０３への読み出しクロッ
クとしてそれぞれ供給する。

【００１１】メモリ１０３は、読み出しクロック発生器
１０７からの基準クロック（時間軸変動を含まない読み
出しクロック）に基づいて、既に記憶しているディジタ
ル映像信号を読み出す。このメモリ１０３から読み出さ
れたディジタル映像信号は、Ｄ／Ａ変換器１０４に送ら
れる。

【００１２】Ｄ／Ａ変換器１０４は、読み出しクロック
発生器１０７からの基準クロック（時間軸変動を含まな
いサンプリングクロック）に基づいて、メモリ１０３か
らのディジタル映像信号をアナログ映像信号に変換す
る。

【００１３】図７の時間軸補正装置では、上述のように
して時間軸変動を含んでいた入力映像信号から時間軸変
動を含まない出力映像信号を生成、すなわち時間軸補正
を行う。当該時間軸補正された後の出力映像信号は、出
力端子１０５から後段の構成に送られる。

【００１４】

【発明が解決しようとする課題】ところで、映像信号に
同期した垂直同期信号Ｖsyncや特殊再生時の垂直基準信
号Ｖpulseなどの各種のパルス信号を、例えば上述した
ように時間軸補正を行った後の映像信号に対して使用す
るような場合、このパルス信号に対しても当該映像信号
と同様に時間軸補正を行う必要がある。すなわち、映像
信号に時間軸変動が含まれている場合には、このパルス
信号にも時間軸変動が含まれているため、その映像信号
の時間軸補正を行った後は、当該パルス信号に対しても
同様の時間軸補正を行わなければならない。

【００１５】これらパルス信号に対して時間軸補正を施
すための最も簡単な手法としては、例えば図７の構成に
おいて、メモリ１０３のビット数をそのパルス信号に相
当する分だけ増やし、映像信号の場合と同様に書き込み
及び読み出し行うような手法が存在する。しかし、メモ
リのビット数を増やすには多大なコストがかかり、好ま
しいことではない。

【００１６】一方、各パルス信号に対する時間軸補正の
別の手法として、メモリを増やすのではなく、図８に示
すような構成を用いて各パルス信号の時間軸補正を行う
ような手法も存在する。なお、図８には、再生映像信号
から同期分離された垂直同期信号Ｖsyncや特殊再生時の
垂直基準信号Ｖpulseなどの各種パルス信号のうち、垂
直同期信号Ｖsyncの時間軸補正を行う構成を例に挙げて
いる。垂直基準信号Ｖpulseの時間軸補正を行う構成も
基本的に図８と同様であるため、その図示及び説明は省
略する。

【００１７】この図８において、端子１１１には、再生
映像信号から同期分離された時間軸変動を有する垂直同
期信号Ｖsyncが供給される。この垂直同期信号Ｖsyncは
ダウンカウンタ１１２に送られる。

【００１８】また、端子１１３には、例えば図７に示し
た映像信号用の時間軸補正装置の書き込みクロック発生
器１０６がメモリ１０３の書き込みリセット用として発
生した書き込みリセットパルスが供給され、端子１１４
には同じく図７に示した映像信号の時間軸補正装置の読
み出しクロック発生器１０７がメモリ１０３の読み出し
リセット用として生成した読み出しリセットパルスが供
給される。これら書き込みリセットパルスと読み出しリ
セットパルスは、アップカウンタ１１６に送られる。

【００１９】アップカウンタ１１６は、書き込みリセッ
トパルスでアップカウントがリセットされ、読み出しリ
セットパルスでアップカウントを停止するものである。
すなわち、当該アップカウンタ１１６は、時間軸変動を
有する書き込みリセットパルスでアップカウントをリセ
ットし、時間軸変動を含まない読み出しリセットパルス
によってアンプカウントを止めることにより、これら書
き込みリセットパルス及び読み出しリセットパルスの２
つのパルスの時間間隔、すなわち時間軸変動分をカウン
ト値として検出する。このカウント値は、ダウンカウン
タ１１２に送られる。

【００２０】ダウンカウンタ１１２は、垂直同期信号Ｖ
syncの来たタイミングにより、アンプカウンタ１１６に
て検出したカウント値をセットし、このセットしたカウ
ント値から順次ダウンカウントし、そのダウンカウント
値をデコーダ１１５に送る。

【００２１】デコーダ１１５は、ダウンカウンタ１１２
からのダウンカウント値が０になった時、つまり時間軸
変動分が０になったときのタイミングで所定のパルス信
号を出力する。このデコーダ１１５から出力されたパル
ス信号が、時間軸補正された垂直同期信号Ｖsyncとして
出力端子１１７から取り出される。

【００２２】上述したように、図８の構成では、垂直同
期信号Ｖsyncをメモリの書き込みから読み出しまでの時
間分遅らせたことにより、垂直同期信号Ｖsyncの時間軸
補正を行っている。

【００２３】しかし、この図８の構成では、垂直同期信
号Ｖsyncについては間接的に時間軸補正を行うようにな
されているため、メモリ１０３の動作にオーバーフロー
が発生した場合に垂直同期信号Ｖsyncと映像信号の垂直
同期部分との間に１Ｈ分のズレが生ずることがある。

【００２４】本発明は、上述の課題に鑑みてなされたも
のであり、メモリのビット数を増やすことなく安価且つ
簡単な構成で、また、映像信号と同期がとれた状態で、
映像信号に同期した種々のパルス信号の時間軸補正を実
現する時間軸補正装置及び方法の提供を目的とする。

【００２５】

【課題を解決するための手段】本発明に係る時間軸補正
装置は、上述の課題を解決するために、少なくとも、映
像信号に同期したパルス信号の時間軸補正を行う時間軸
補正装置において、前記パルス信号を少なくとも映像信
号の周波数よりも高い周波数の信号に変換し、当該高周
波数信号を映像信号に多重する信号多重手段と、前記信
号多重手段からの出力信号に対して時間軸補正を施す補
正手段と、前記補正手段による時間軸補正後の信号から
前記多重された高周波数信号を分離し、当該高周波数信
号から前記パルス信号を復元する信号分離手段とを有す
る。

【００２６】ここで、前記映像信号及び前記高周波数信
号はディジタル信号であり、前記信号多重手段は、前記
ディジタル信号である映像信号の最下位ビット側に前記
ディジタル信号である高周波数信号を多重し、前記信号
分離手段は、前記映像信号の最下位ビット側に多重され
た前記高周波数信号を分離する。前記信号多重手段は、
前記映像信号の周波数よりも高い周波数の信号を発生す
る高周波数信号発生手段と、前記高周波数信号発生手段
が発生した高周波数信号と前記映像信号の最下位ビット
側の信号とを前記パルス信号に基づいて切り換え出力す
る切り換え出力手段とを備える。前記信号分離手段は、
前記映像信号の最下位ビット側に前記高周波数信号が多
重されている期間を検出する多重期間検出手段と、当該
多重期間検出手段が検出した多重期間が所定期間に達し
たときに所定長のパルスを有する信号を前記パルス信号
として発生するパルス信号発生手段とを備える。

【００２７】また、本発明の時間軸補正装置は、前記信
号多重手段にて多重がなされた信号期間を、所定の信号
パターンですげ替えるすげ替え手段や、前記信号分離手
段にて前記多重された高周波数信号を分離した後の信号
から、前記映像信号の周波数成分を通過させる信号通過
手段を設けてなる。

【００２８】本発明の時間軸補正方法は、少なくとも、
映像信号に同期したパルス信号の時間軸補正を行う時間
軸補正方法において、前記パルス信号を少なくとも映像
信号の周波数よりも高い周波数の信号に変換し、当該高
周波数信号を映像信号に多重するステップと、前記多重
後の信号に対して時間軸補正を施すステップと、前記時
間軸補正後の信号から前記多重された高周波数信号を分
離し、当該高周波数信号から前記パルス信号を復元する
ステップとを有する。

【００２９】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態の説明を行う。

【００３０】図１には、映像信号の時間軸変動を補正す
ると同時に、当該映像信号に同期した各種パルス信号の
時間軸変動を補正する、本発明の時間軸補正装置及び方
法の一実施の形態の概略的な構成を示す。

【００３１】この図１において、入力端子１には、例え
ばＶＴＲ等からの再生映像信号が入力映像信号として供
給される。当該入力映像信号には、ＶＴＲ等に起因した
時間軸変動が含まれているものとする。また、端子４に
は、映像信号から同期分離された垂直同期信号Ｖsyncが
供給され、端子５には、特殊再生用の垂直基準信号Ｖpu
lseが供給される。端子６には、本実施の形態の時間軸
補正装置の動作の基準となる基準クロックｃｌｋが供給
される。端子４に供給された垂直同期信号Ｖsyncは信号
多重回路７に送られ、端子５に供給された垂直基準信号
Ｖpulseは信号多重回路８に送られる。また、端子６に
供給された基準クロックｃｌｋは、信号多重回路７及び
８、時間軸補正回路９（ＴＢＣ）、信号分離回路１０及
び１１にそれぞれ送られる。

【００３２】入力端子１に供給された入力映像信号は、
Ａ／Ｄ（アナログ／ディジタル）変換器２に送られる。
Ａ／Ｄ変換器２は、このアナログの入力映像信号を、例
えば８ビットのディジタル映像信号に変換すると共に、
この８ビットのディジタル映像信号のうち、上位側の６
ビットを時間軸補正回路９に供給し、残り下位側の２ビ
ットのうちの例えば最下位ビット（ＬＳＢ）から２ビッ
ト目（以下、下位２ビット目ＬＳＢ２と呼ぶ）を信号多
重回路７に供給し、最下位の１ビット（以下、下位１ビ
ット目ＬＳＢ１と呼ぶ）を信号多重回路８に供給する。

【００３３】信号多重回路７と信号多重回路８は、垂直
同期信号Ｖsyncと垂直基準信号Ｖpulseに対してそれぞ
れ全く同じ処理を行うため、本実施の形態では、代表し
て垂直同期信号Ｖsyncが入力される信号多重回路７を例
に挙げて動作説明を行い、垂直基準信号Ｖpulseが入力
される信号多重回路８についての動作説明は省略する。

【００３４】信号多重回路７の具体的な構成を図２に示
し、図３には当該図２の構成におけるタイミングチャー
トを示す。

【００３５】図２において、端子２１には図１のＡ／Ｄ
変換器２からの下位２ビット目ＬＳＢ２が入力され、端
子２２には図１の端子６からの基準クロックｃｌｋが入
力され、端子２３には図１の端子４からの垂直同期信号
Ｖsyncが入力される。端子２１に入力された下位２ビッ
ト目ＬＳＢ２の信号波形は例えば図３の（ａ）に示すよ
うな波形となり、端子２２に入力された基準クロックｃ
ｌｋの信号波形は例えば図３の（ｂ）に示すような波形
であり、端子２３に入力された垂直同期信号Ｖsyncの信
号波形は例えば図３の（ｄ）に示すような波形である。
基準クロックｃｌｋはＴＦＦ（トグルフリップフロップ
或いはトリガフリップフロップ）２４の入力端子に送ら
れ、下位２ビット目ＬＳＢ２はスイッチ２５の一方の被
切換端子に、垂直同期信号Ｖsyncは切り換え制御信号と
してスイッチ２５に送られる。

【００３６】ＴＦＦ２４では、図３の（ｂ）に示した基
準クロックｃｌｋの１クロック毎に反転する、図３の
（ｃ）に示すようなＴＦＦ出力信号を生成する。このＴ
ＦＦ出力信号は、スイッチ２５の他方の被切換端子に送
られる。

【００３７】スイッチ２５は、切り換え制御信号がＬ
（ローレベル）であるときに一方の被切換端子側が選ば
れ、切り換え制御信号がＨ（ハイレベル）であるときに
他方の被切換端子側が選ばれるスイッチである。図２の
スイッチ２５は、一方の被切換端子に図３の（ａ）に示
した下位２ビット目ＬＳＢ２が入力され、他方の被切換
端子に図３の（ｃ）に示したＴＦＦ出力信号が入力さ
れ、切り換え制御信号として図３の（ｄ）に示した垂直
同期信号Ｖsyncが入力されているため、当該スイッチ２
５からは、図３の（ｅ）に示すような信号が出力される
ことになる。

【００３８】すなわち、この図２に示した信号多重回路
７の出力端子２６からは、図３の（ｄ）に示した垂直同
期信号ＶsyncのＬ（ローレベル）区間で図３の（ａ）の
下位２ビット目ＬＳＢ２が選ばれ、垂直同期信号Ｖsync
のＨ（ハイレベル）区間で図３の（ｃ）のＴＦＦ出力信
号が選ばれた、図３の（ｅ）のような信号が出力される
ことになる。言い換えると、この信号多重回路７では、
ＴＦＦ出力信号を垂直同期信号Ｖsyncとして下位２ビッ
ト目ＬＳＢ２に多重する処理を行っている。以下適宜、
この下位２ビット目ＬＳＢ２に垂直同期信号Ｖsyncとし
てのＴＦＦ出力信号が多重化された信号を、下位２ビッ
ト目ｌｓｂ２と呼ぶことにする。

【００３９】信号多重回路８においても同様に、下位１
ビット目ＬＳＢ１と垂直基準信号Ｖpulse及び基準クロ
ックｃｌｋを用いた処理を行う。すなわち、この信号多
重回路８では、ＴＦＦ出力信号を垂直基準信号Ｖpulse
として下位１ビット目ＬＳＢ１に多重する処理を行って
いる。以下適宜、この下位１ビット目ＬＳＢ１に垂直基
準信号ＶpulseとしてのＴＦＦ出力信号が多重化された
信号を、下位１ビット目ｌｓｂ１と呼ぶことにする。

【００４０】ここで、基準クロックｃｌｋの周波数（ク
ロック周波数）を例えば１４．３ＭＨｚとすると、ＴＦ
Ｆ２４からのＴＦＦ出力信号の周波数は、当該クロック
周波数の半分の周波数の７．１５ＭＨｚとなる。したが
って、この図２に示した信号多重回路７では、垂直同期
信号Ｖsyncを、周波数が７．１５ＭＨｚの信号として、
８ビットディジタル映像信号の下位側の２ビット目に多
重していることになる。また、信号多重回路８では、垂
直基準信号Ｖpulseを、周波数が７．１５ＭＨｚの信号
として、８ビットディジタル映像信号の下位側の１ビッ
ト目（最下位ビット）に多重していることになる。

【００４１】上述のように、信号多重回路７にて下位２
ビット目ＬＳＢ２に垂直同期信号ＶsyncとしてのＴＦＦ
出力信号を多重化した下位２ビット目ｌｓｂ２、及び信
号多重回路８にて下位１ビット目ＬＳＢ１に垂直基準信
号ＶpulseとしてのＴＦＦ出力信号を多重化した下位１
ビット目ｌｓｂ１は、それぞれ時間軸補正回路９に供給
される。

【００４２】時間軸補正回路９は、例えば前述の図７の
例と同様に、メモリを使用して映像信号の時間軸変動を
補正するものであり、当該メモリに対する書き込みクロ
ックを発生する書き込みクロック発生器と、読み出しク
ロックを発生する読み出しクロック発生器とを少なくと
も備えたものである。

【００４３】すなわち、この時間軸補正回路９は、Ａ／
Ｄ変換器２から供給された上位側の６ビットと、信号多
重回路７からの下位２ビット目ｌｓｂ２の１ビットと、
信号多重回路８からの下位１ビット目ｌｓｂ１の１ビッ
トとからなる合計８ビットの信号を、書き込みクロック
発生器からの書き込みクロックに基づいてメモリに書き
込み、読み出しクロック発生器からの読み出しクロック
に基づいて読み出す。これにより、８ビットのディジタ
ル映像信号Ａと共に、このディジタル映像信号Ａの下位
側に多重化されている、下位２ビット目ｌｓｂ２及び下
位１ビット目ｌｓｂ１の垂直同期信号Ｖsync及び垂直基
準信号Ｖpulseの時間軸補正を行うことができる。

【００４４】この時間軸補正が施された８ビットのディ
ジタル映像信号Ａは、同期信号すげ替え回路１２に送ら
れると共に、その下位２ビット目ｌｓｂ２が信号分離回
路１０に送られ、下位１ビット目ｌｓｂ１が信号分離回
路１１に送られる。

【００４５】信号分離回路１０の具体的な構成を図４に
示し、図５には当該図４の構成におけるタイミングチャ
ートを示す。なお、信号分離回路１０と信号分離回路１
１は、下位２ビット目ｌｓｂ２と下位１ビット目ｌｓｂ
１、すなわち垂直同期信号Ｖsyncと垂直基準信号Ｖpuls
eに対してそれぞれ全く同じ処理を行うため、本実施の
形態では、代表して垂直同期信号Ｖsyncが入力される信
号分離回路１０を例に挙げて動作説明を行い、垂直基準
信号Ｖpulseが入力される信号分離回路１１についての
動作説明は省略する。

【００４６】図４において、端子３１には図１の時間軸
補正回路９から出力された８ビットの信号Ａのうちの下
位２ビット目ｌｓｂ２が入力され、端子３２には図１の
端子６からの基準クロックｃｌｋが入力される。端子３
１に入力された下位２ビット目ｌｓｂ２の信号波形は図
５の（ａ）に示すような波形となり、端子３２に入力さ
れた基準クロックｃｌｋの信号波形は図５の（ｂ）に示
すような波形である。下位２ビット目ｌｓｂ２の信号は
ＤＦＦ（ディレイフリップフロップ）３３の入力端子と
ＥＸＯＲ（排他的論理和）ゲート３４の一方の入力端子
に送られ、基準クロックｃｌｋはＤＦＦ３３のクロック
入力端子とカウンタ３５のクロック入力端子に入力され
る。

【００４７】ＤＦＦ３３では、図５の（ａ）に示した下
位２ビット目ｌｓｂ２を、図５の（ｂ）に示した基準ク
ロックｃｌｋにより取り込み、図５の（ｃ）に示すよう
なＤＦＦ出力信号を生成する。このＤＦＦ出力信号は、
ＥＸＯＲゲート３４の他方の入力端子に入力される。

【００４８】ＥＸＯＲゲート３４は、図５の（ａ）に示
した下位２ビット目ｌｓｂ２の信号と、図５の（ｃ）に
示したＤＦＦ出力信号との排他的論理和を取り、図５の
（ｄ）に示すような信号を出力する。すなわち、このＥ
ＸＯＲゲート３４からは、図５の（ａ）に示した下位２
ビット目ｌｓｂ２の信号と、図５の（ｃ）に示したＤＦ
Ｆ出力信号との何れかがＨ（ハイレベル）となるときに
Ｈ（ハイレベル）となる信号が出力される。

【００４９】言い換えると、ＤＦＦ３３とＥＸＯＲゲー
ト３４は、下位２ビット目ｌｓｂ２の信号レベルが連続
して反転しているとき、すなわち垂直同期信号Ｖsyncと
して多重された７．１５ＭＨｚのパルス信号が存在する
期間を検出し、ＥＸＯＲゲート３４からは、その期間は
常にＨ（ハイレベル）となるような信号が出力される。
このＥＸＯＲゲート３４の出力信号は、カウンタ３５へ
リセットパルスとして送られる。

【００５０】カウンタ３５は、基準クロックｃｌｋに基
づいてカウント動作を行い、リセットパルスがＨ（ハイ
レベル）の間はカウントアップし、リセットパルスがＬ
（ローレベル）になると０にクリアされるものである。
したがって、図５の（ｂ）に示した基準クロックｃｌｋ
と図５の（ｄ）に示したリセットパルスのとき、当該カ
ウンタ３５からは、図５の（ｅ）に示すようなカウント
値が出力されることになる。当該カウント値は、デコー
ダ３６に送られる。

【００５１】デコーダ３６は、例えば図５に示すように
カウント値が６３となったときに、図５の（ｆ）に示す
ような所定時間Ｈ（ハイレベル）が続くパルス信号を出
力する。すなわち、このデコーダ３６は、前記６３のカ
ウント値が供給された後に、図５の（ｆ）に示すパルス
信号を垂直同期信号Ｖsyncとして出力することで、前記
時間軸補正回路９により時間軸補正処理が施された垂直
同期信号Ｖsyncを前記８ビットのディジタル映像信号Ａ
から間接的に分離し、これを後段の回路に供給する。

【００５２】信号分離回路１１においても同様に、時間
軸補正回路９から出力された８ビットの信号Ａのうち、
下位１ビット目ｌｓｂ１と基準クロックｃｌｋを用いた
処理を行うことにより、当該下位１ビット目ｌｓｂ１に
多重され、時間軸補正がなされた垂直基準信号Ｖpulse
を間接的に分離し、これを端子１４を介して後段の回路
に供給する。

【００５３】なお、端子１３及び端子１４から出力され
る垂直同期信号Ｖsync及び垂直基準信号Ｖpulseには前
記カウント動作に伴い定量的な遅れが生ずるが、この遅
れは僅かなものであり後段の信号処理において何等問題
にはならない程度のものである。

【００５４】ところで、映像信号に着目すると、時間軸
補正回路９から出力された８ビットのディジタル映像信
号Ａの下位側の２ビットには、前述したように周波数が
７．１５ＭＨｚのパルス信号からなる下位２ビット目ｌ
ｓｂ２及び下位１ビットｌｓｂ１が多重されていること
になる。すなわち、７．１５ＭＨｚのような高周波数の
パルス信号からなる下位２ビット目ｌｓｂ２及び下位１
ビットｌｓｂ１がディジタル映像信号Ａに多重されるこ
とで、映像信号上においては、例えば図６の（ａ）に示
すように、それら下位２ビット目ｌｓｂ２及び下位１ビ
ットｌｓｂ１に起因する高周波成分ＨＮが発生すること
になる。なお、この高周波成分ＨＮは、図６の（ｃ）に
示すタイミングで発生することもある。また、この図６
は、説明を分かりやすくするため、本来はディジタル信
号である信号Ａをアナログ的に表している。

【００５５】このようなことから同期信号すげ替え回路
１２は、時間軸補正回路９にて時間軸補正された映像信
号の水平同期信号（Ｈシンク）、及び前記信号分離回路
１０で分離された垂直同期信号Ｖsyncに基づいて、図６
に示すような同期すげ替え期間を生成し、ディジタル映
像信号Ａのうち、この同期すげ替え期間の信号部分を本
来の垂直帰線期間の信号パターンにすげ替えを行う。

【００５６】当該同期信号すげ替え回路１２における同
期信号すげ替え処理により、図６の（ａ）に示したよう
な映像信号上に発生している高周波成分ＨＮは取り除か
れ、図６の（ｂ）に示すような高周波成分ＨＮの無い映
像信号Ｂが生成されることになる。すなわち、前述した
ように、信号多重回路７及び８にて例えば７．１５ＭＨ
ｚのような高周波数の信号をディジタル映像信号に多重
したとしても、同期信号すげ替え回路１２にて本来の垂
直帰線期間の信号パターンにすげ替えを行うことによ
り、前段での多重化処理が最終的な映像信号には全く影
響していないことがわかる。

【００５７】この同期信号すげ替え回路１２から出力さ
れた映像信号Ｂは、Ｄ／Ａ（ディジタル／アナログ）変
換器１５にてアナログ映像信号に変換され、その後、Ｌ
ＰＦ（ローパスフィルタ）１６を介して出力端子１７か
ら出力される。ここで、ＬＰＦ１６は、少なくとも垂直
同期信号Ｖsync及び垂直基準信号Ｖpulseとしてディジ
タル映像信号に多重化されるＴＦＦ出力信号の周波数を
充分減衰させることができるカットオフ周波数特性を有
するものである。本実施の形態では、７．１５ＭＨｚ以
下の周波数成分を充分減衰させることができるカットオ
フ周波数特性を有するローパスフィルタを使用する。

【００５８】一方、図６の（ｃ）に示した映像信号のよ
うに、垂直基準信号Ｖpulseが垂直帰線期間だけでなく
映像信号期間にも多重されて高周波成分ＨＮが発生して
いるような場合、同期信号すげ替え回路１２にて上述の
ような同期信号すげ替え処理を行ったとしても、図６の
（ｄ）に示すように、本体の垂直帰線期間の信号パター
ンではすげ替えできない部分ＲＮが残ることになる。

【００５９】これに対し、本実施の形態では、上述した
ように、ディジタル映像信号を構成する８ビットのうち
の最下位側のビット（下位１ビットｌｓｂ１）に垂直基
準信号Ｖpulseを多重化するようにしているため、映像
信号の信号振幅への影響は非常に小さく、また、下位１
ビットｌｓｂ１として多重化される信号は７．１５ＭＨ
ｚのような高周波数の信号であるため、Ｄ／Ａ変換器１
５の後に設けられているＬＰＦ１６により、すげ替えさ
れずに残った高周波成分（ＲＮ）を十分に減衰させるこ
とができる。例えばいわゆるＳ−ＶＨＳの場合でも、信
号の帯域は５ＭＨｚ程度であり、７．１５ＭＨｚ以上の
周波数信号の振幅を十分減衰することができるＬＰＦ１
６を用いれば、多重化した信号の影響を抑えることが可
能である。

【００６０】以上説明したように、本発明実施の形態の
時間軸補正装置によれば、映像信号に同期した垂直同期
信号Ｖsyncや垂直基準信号Ｖpulseのような種々のパル
ス信号を、高周波数の信号に変換して映像信号に多重
し、時間軸補正を行った後にこれらパルス信号を分離す
ることにより、メモリのビット数を増やすことなく、き
わめて簡単な回路構成によって、それら垂直同期信号Ｖ
syncや垂直基準信号Ｖpulseのような種々のパルス信号
の時間軸補正が実現できている。また、本実施の形態の
時間軸補正装置によれば、映像信号に多重するパルス信
号の周波数を、当該映像信号には影響を与えない例えば
７．１５ＭＨｚのような高い周波数の信号に設定すると
共に、そのパルス信号の周波数以上の信号成分を充分に
減衰させることができるローパスフィルタを設け、パル
ス信号を分離した後の映像信号を当該ローパスフィルタ
に通すことにより、映像信号にパルス信号を多重化する
ことによる影響を充分に抑えることができる。

【００６１】なお、本発明は一例として説明した上述の
実施の形態に限定されることはなく、例えば時間軸補正
を行う各種パルス信号も前述した垂直同期信号Ｖsyncや
垂直基準信号Ｖpulseだけでなく他のパルス信号であっ
てもよく、この他、本発明に係る技術的思想を逸脱しな
い範囲であれば、設計等に応じて種々の変更が可能であ
ることは勿論である。

【００６２】

【発明の効果】請求項１に記載の本発明に係る時間軸補
正装置は、パルス信号を少なくとも映像信号の周波数よ
りも高い周波数の信号に変換し、当該高周波数信号を映
像信号に多重する信号多重手段と、信号多重手段からの
出力信号に対して時間軸補正を施す補正手段と、前記補
正手段による時間軸補正後の信号から前記多重された高
周波数信号を分離し、当該高周波数信号からパルス信号
を復元する信号分離手段とを有することにより、極めて
簡単な回路構成により、メモリのビット数を増やすこと
なく安価且つ簡単な構成で、また、映像信号と同期がと
れた状態で、映像信号に同期した種々のパルス信号の時
間軸補正を実現できる。

【００６３】請求項２に記載の本発明に係る時間軸補正
装置は、ディジタル信号である映像信号の最下位ビット
側に同じくディジタル信号である高周波数信号を多重
し、この映像信号の最下位ビット側に多重された前記高
周波数信号を分離することにより、映像信号への多重を
行ったとしても、当該映像信号の信号振幅への影響を非
常に小さくすることが可能である。

【００６４】請求項３及び請求項４に記載の本発明に係
る時間軸補正装置は、信号多重手段として、映像信号の
周波数よりも高い周波数の信号を発生する高周波数信号
発生手段と、高周波数信号発生手段が発生した高周波数
信号と前記映像信号の最下位ビット側の信号とをパルス
信号に基づいて切り換え出力する切り換え出力手段とを
備えるものを使用し、また、信号分離手段として、映像
信号の最下位ビット側に高周波数信号が多重されている
期間を検出する多重期間検出手段と、当該多重期間検出
手段が検出した多重期間が所定期間に達したときに所定
長のパルスを有する信号をパルス信号として発生するパ
ルス信号発生手段とを備えるものを使用することによ
り、極めて簡単な回路構成にて、パルス信号としての高
周波数信号の多重及び分離を実現している。

【００６５】請求項５に記載の本発明に係る時間軸補正
装置は、信号多重手段にて多重がなされた信号期間を、
所定の信号パターンですげ替えるすげ替え手段を備える
ことにより、パルス信号としての高周波数信号を多重す
ることによる映像信号への影響を無くすことができる。

【００６６】請求項６に記載の本発明に係る時間軸補正
装置は、信号分離手段にて多重された高周波数信号を分
離した後の信号から、映像信号の周波数成分を通過させ
る信号通過手段を設けてなることにより、映像信号に残
った多重信号の影響を充分に抑えることができる。

【００６７】請求項７に記載の本発明に係る時間軸補正
方法は、パルス信号を少なくとも映像信号の周波数より
も高い周波数の信号に変換し、当該高周波数信号を映像
信号に多重するステップと、多重後の信号に対して時間
軸補正を施すステップと、時間軸補正後の信号から前記
多重された高周波数信号を分離し、当該高周波数信号か
ら前記パルス信号を復元するステップとを有することに
より、極めて簡単な回路構成により、メモリのビット数
を増やすことなく安価且つ簡単な構成で、また、映像信
号と同期がとれた状態で、映像信号に同期した種々のパ
ルス信号の時間軸補正を実現できる。

【図面の簡単な説明】

【図１】本発明が適用される一実施の形態の時間軸補正
装置の概略構成を示すブロック図である。

【図２】信号多重回路の具体的構成例を示すブロック図
である。

【図３】信号多重回路の動作説明に用いるタイミングチ
ャートである。

【図４】信号分離回路の具体的構成例を示すブロック図
である。

【図５】信号分離回路の動作説明に用いるタイミングチ
ャートである。

【図６】同期信号すげ替え回路の動作説明に用いるタイ
ミングチャートである。

【図７】映像信号の時間軸補正装置の概略構成を示すブ
ロック図である。

【図８】映像信号が同期分離した垂直同期信号の時間軸
補正を行う従来の時間軸補正回路の概略構成を示すブロ
ック図である。

【符号の説明】

２…Ａ／Ｄ変換器、７…垂直同期信号用の信号多重回
路、８…垂直基準信号用の信号多重回路、９…時間軸補
正回路、１０…垂直同期信号用の信号分離回路、１１…
垂直基準信号用の信号分離回路、１２…同期信号すげ替
え回路、１５…Ｄ／Ａ変換器、１６…ＬＰＦ、２４…Ｔ
ＦＦ、２５…スイッチ、３３…ＤＦＦ、３４…ＥＸＯ
Ｒ、３５…カウンタ、３６…デコーダ

Claims (7)

【特許請求の範囲】
1. 【請求項１】 少なくとも、映像信号に同期したパルス
   信号の時間軸補正を行う時間軸補正装置において、 前記パルス信号を少なくとも映像信号の周波数よりも高
   い周波数の信号に変換し、当該高周波数信号を映像信号
   に多重する信号多重手段と、 前記信号多重手段からの出力信号に対して時間軸補正を
   施す補正手段と、 前記補正手段による時間軸補正後の信号から前記多重さ
   れた高周波数信号を分離し、当該高周波数信号から前記
   パルス信号を復元する信号分離手段とを有することを特
   徴とする時間軸補正装置。
2. 【請求項２】 前記映像信号及び前記高周波数信号はデ
   ィジタル信号であり、 前記信号多重手段は、前記ディジタル信号である映像信
   号の最下位ビット側に、前記ディジタル信号である高周
   波数信号を多重し、 前記信号分離手段は、前記映像信号の最下位ビット側に
   多重された前記高周波数信号を分離することを特徴とす
   る請求項１記載の時間軸補正装置。
3. 【請求項３】 前記信号多重手段は、前記映像信号の周
   波数よりも高い周波数の信号を発生する高周波数信号発
   生手段と、前記高周波数信号発生手段が発生した高周波
   数信号と前記映像信号の最下位ビット側の信号とを前記
   パルス信号に基づいて切り換え出力する切り換え出力手
   段とを備えることを特徴とする請求項２記載の時間軸補
   正装置。
4. 【請求項４】 前記信号分離手段は、前記映像信号の最
   下位ビット側に前記高周波数信号が多重されている期間
   を検出する多重期間検出手段と、当該多重期間検出手段
   が検出した多重期間が所定期間に達したときに所定長の
   パルスを有する信号を前記パルス信号として発生するパ
   ルス信号発生手段とを備えることを特徴とする請求項２
   又は請求項３記載の時間軸補正装置。
5. 【請求項５】 前記信号多重手段にて多重がなされた信
   号期間を、所定の信号パターンですげ替えるすげ替え手
   段を設けることを特徴とする請求項１乃至請求項４のう
   ち何れか１項記載の時間軸補正装置。
6. 【請求項６】 前記信号分離手段にて前記多重された高
   周波数信号を分離した後の信号から、前記映像信号の周
   波数成分を通過させる信号通過手段を設けることを特徴
   とする請求項１乃至請求項５のうち何れか１項記載の時
   間軸補正装置。
7. 【請求項７】 少なくとも、映像信号に同期したパルス
   信号の時間軸補正を行う時間軸補正方法において、 前記パルス信号を少なくとも映像信号の周波数よりも高
   い周波数の信号に変換し、当該高周波数信号を映像信号
   に多重するステップと、 前記多重後の信号に対して時間軸補正を施すステップ
   と、 前記時間軸補正後の信号から前記多重された高周波数信
   号を分離し、当該高周波数信号から前記パルス信号を復
   元するステップとを有することを特徴とする時間軸補正
   方法。