JP3994530B2 - 時間軸補正装置及び方法 - Google Patents
時間軸補正装置及び方法 Download PDFInfo
- Publication number
- JP3994530B2 JP3994530B2 JP20386298A JP20386298A JP3994530B2 JP 3994530 B2 JP3994530 B2 JP 3994530B2 JP 20386298 A JP20386298 A JP 20386298A JP 20386298 A JP20386298 A JP 20386298A JP 3994530 B2 JP3994530 B2 JP 3994530B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- time axis
- video signal
- digital video
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Television Signal Processing For Recording (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、少なくとも、映像信号に同期した種々のパルス信号の時間軸補正を行う時間軸補正装置及び方法に関し、特に、映像信号に影響を与えず、またメモリを増やすことなく、簡単な構成により、パルス信号の時間軸補正を実現する時間軸補正装置及び方法に関する。
【０００２】
【従来の技術】
一般に、ビデオテープレコーダ（以下、適宜ＶＴＲと呼ぶ）やディスク装置などでは、信号の記録再生時における走行或いは回転メカニズム等の機械的変動などに起因して、再生信号の時間軸が変動する。例えばＶＴＲにおいて再生映像信号に時間軸変動が発生すると、例えば再生画像の揺らぎや画質劣化等が発生する。
【０００３】
このため、従来より、再生映像信号の時間軸変動を補正することが行われている。
【０００４】
図７には、再生映像信号の時間軸変動を補正する時間軸補正装置（ＴＢＣ：time base error corrector）の基本的な構成を示す。
【０００５】
この図７において、入力端子１０１には、例えばＶＴＲ等からの再生映像信号が入力映像信号として供給される。当該入力映像信号には、ＶＴＲ等に起因した時間軸変動が含まれているものとする。この入力映像信号は、Ａ／Ｄ（アナログ／ディジタル）変換器１０２に送られると共に、書き込みクロック発生器１０６に送られる。
【０００６】
書き込みクロック発生器１０６は、入力映像信号からクロックを取り出し、このクロックを、Ａ／Ｄ変換器１０２へのサンプリングクロック、及びメモリ１０３への書き込みクロックとしてそれぞれ供給する。当該書き込みクロック発生器１０６から出力されるクロックは、入力映像信号から取り出したものであるため、当該入力映像信号の時間軸変動に一致した時間軸変動を含んでいる。
【０００７】
Ａ／Ｄ変換器１０２は、書き込みクロック発生器１０６からのクロック（時間軸変動を有するサンプリングクロック）に基づいて、入力映像信号をディジタル映像信号に変換する。このＡ／Ｄ変換器１０２から出力されたディジタル映像信号は、メモリ１０３に入力される。
【０００８】
メモリ１０３は、書き込みクロック発生器１０６からのクロック（時間軸変動を有する書き込みクロック）に応じてディジタル映像信号が書き込まれる。
【０００９】
一方、端子１０８には、外部同期用の基準信号が入力され、この基準信号は読み出しクロック発生器１０７に送られる。当該基準信号は、時間軸変動を含んでいない。
【００１０】
読み出しクロック発生器１０７は、基準信号から基準クロックを生成し、この基準クロックを、Ｄ／Ａ（ディジタル／アナログ）変換器１０４へのサンプリングクロック、及びメモリ１０３への読み出しクロックとしてそれぞれ供給する。
【００１１】
メモリ１０３は、読み出しクロック発生器１０７からの基準クロック（時間軸変動を含まない読み出しクロック）に基づいて、既に記憶しているディジタル映像信号を読み出す。このメモリ１０３から読み出されたディジタル映像信号は、Ｄ／Ａ変換器１０４に送られる。
【００１２】
Ｄ／Ａ変換器１０４は、読み出しクロック発生器１０７からの基準クロック（時間軸変動を含まないサンプリングクロック）に基づいて、メモリ１０３からのディジタル映像信号をアナログ映像信号に変換する。
【００１３】
図７の時間軸補正装置では、上述のようにして時間軸変動を含んでいた入力映像信号から時間軸変動を含まない出力映像信号を生成、すなわち時間軸補正を行う。当該時間軸補正された後の出力映像信号は、出力端子１０５から後段の構成に送られる。
【００１４】
【発明が解決しようとする課題】
ところで、映像信号に同期した垂直同期信号Ｖsyncや特殊再生時の垂直基準信号Ｖpulseなどの各種のパルス信号を、例えば上述したように時間軸補正を行った後の映像信号に対して使用するような場合、このパルス信号に対しても当該映像信号と同様に時間軸補正を行う必要がある。すなわち、映像信号に時間軸変動が含まれている場合には、このパルス信号にも時間軸変動が含まれているため、その映像信号の時間軸補正を行った後は、当該パルス信号に対しても同様の時間軸補正を行わなければならない。
【００１５】
これらパルス信号に対して時間軸補正を施すための最も簡単な手法としては、例えば図７の構成において、メモリ１０３のビット数をそのパルス信号に相当する分だけ増やし、映像信号の場合と同様に書き込み及び読み出し行うような手法が存在する。しかし、メモリのビット数を増やすには多大なコストがかかり、好ましいことではない。
【００１６】
一方、各パルス信号に対する時間軸補正の別の手法として、メモリを増やすのではなく、図８に示すような構成を用いて各パルス信号の時間軸補正を行うような手法も存在する。なお、図８には、再生映像信号から同期分離された垂直同期信号Ｖsyncや特殊再生時の垂直基準信号Ｖpulseなどの各種パルス信号のうち、垂直同期信号Ｖsyncの時間軸補正を行う構成を例に挙げている。垂直基準信号Ｖpulseの時間軸補正を行う構成も基本的に図８と同様であるため、その図示及び説明は省略する。
【００１７】
この図８において、端子１１１には、再生映像信号から同期分離された時間軸変動を有する垂直同期信号Ｖsyncが供給される。この垂直同期信号Ｖsyncはダウンカウンタ１１２に送られる。
【００１８】
また、端子１１３には、例えば図７に示した映像信号用の時間軸補正装置の書き込みクロック発生器１０６がメモリ１０３の書き込みリセット用として発生した書き込みリセットパルスが供給され、端子１１４には同じく図７に示した映像信号の時間軸補正装置の読み出しクロック発生器１０７がメモリ１０３の読み出しリセット用として生成した読み出しリセットパルスが供給される。これら書き込みリセットパルスと読み出しリセットパルスは、アップカウンタ１１６に送られる。
【００１９】
アップカウンタ１１６は、書き込みリセットパルスでアップカウントがリセットされ、読み出しリセットパルスでアップカウントを停止するものである。すなわち、当該アップカウンタ１１６は、時間軸変動を有する書き込みリセットパルスでアップカウントをリセットし、時間軸変動を含まない読み出しリセットパルスによってアンプカウントを止めることにより、これら書き込みリセットパルス及び読み出しリセットパルスの２つのパルスの時間間隔、すなわち時間軸変動分をカウント値として検出する。このカウント値は、ダウンカウンタ１１２に送られる。
【００２０】
ダウンカウンタ１１２は、垂直同期信号Ｖsyncの来たタイミングにより、アンプカウンタ１１６にて検出したカウント値をセットし、このセットしたカウント値から順次ダウンカウントし、そのダウンカウント値をデコーダ１１５に送る。
【００２１】
デコーダ１１５は、ダウンカウンタ１１２からのダウンカウント値が０になった時、つまり時間軸変動分が０になったときのタイミングで所定のパルス信号を出力する。このデコーダ１１５から出力されたパルス信号が、時間軸補正された垂直同期信号Ｖsyncとして出力端子１１７から取り出される。
【００２２】
上述したように、図８の構成では、垂直同期信号Ｖsyncをメモリの書き込みから読み出しまでの時間分遅らせたことにより、垂直同期信号Ｖsyncの時間軸補正を行っている。
【００２３】
しかし、この図８の構成では、垂直同期信号Ｖsyncについては間接的に時間軸補正を行うようになされているため、メモリ１０３の動作にオーバーフローが発生した場合に垂直同期信号Ｖsyncと映像信号の垂直同期部分との間に１Ｈ分のズレが生ずることがある。
【００２４】
本発明は、上述の課題に鑑みてなされたものであり、メモリのビット数を増やすことなく安価且つ簡単な構成で、また、映像信号と同期がとれた状態で、映像信号に同期した種々のパルス信号の時間軸補正を実現する時間軸補正装置及び方法の提供を目的とする。
【００２５】
【課題を解決するための手段】
本発明に係る時間軸補正装置は、上述の課題を解決するために、ディジタル映像信号及び前記ディジタル映像信号に同期したディジタル同期パルス信号をメモリを用いて時間軸補正を行う時間軸補正装置において、当該時間軸補正装置の動作の基準となる基準信号に基づいて前記ディジタル映像信号の周波数よりも高い周波数の信号を発生し、当該高周波数信号を前記ディジタル同期パルス信号に同期して前記ディジタル映像信号に多重する信号多重手段と、前記信号多重手段により多重されたディジタル映像信号を前記メモリに書き込み、時間軸変動が含まれないように前記多重されたディジタル映像信号を前記メモリから読み出すことにより時間軸補正を施す補正手段と、前記補正手段による時間軸補正後のディジタル映像信号と前記基準信号とから前記多重された高周波数信号を分離し、当該高周波数信号に基づいて前記時間軸補正後のディジタル映像信号から前記ディジタル同期パルス信号を復元する信号分離手段とを有する。
【００２６】
ここで、前記信号多重手段は、前記ディジタル映像信号の最下位ビット側に、前記高周波数信号を多重し、前記信号分離手段は、前記ディジタル映像信号の最下位ビット側に多重された前記高周波数信号を分離する。前記信号多重手段は、前記ディジタル映像信号の周波数よりも高い周波数の信号を発生する高周波数信号発生手段と、前記高周波数信号発生手段が発生した高周波数信号と前記ディジタル映像信号の最下位ビット側の信号とを前記ディジタル同期パルス信号に基づいて切り換え出力する切り換え出力手段とを備える。前記信号分離手段は、前記ディジタル映像信号の最下位ビット側に前記高周波数信号が多重されている期間を検出する多重期間検出手段と、当該多重期間検出手段が検出した多重期間が所定期間に達したときに所定長のパルスを有する信号を前記ディジタル同期パルス信号として発生するパルス信号発生手段とを備える。
【００２７】
また、本発明の時間軸補正装置は、前記信号多重手段にて多重がなされた信号期間を、所定の信号パターンですげ替えるすげ替え手段や、前記信号分離手段にて前記多重された高周波数信号を分離した後の信号から、前記ディジタル映像信号の周波数成分を通過させる信号通過手段を設けてなる。
【００２８】
本発明の時間軸補正方法は、ディジタル映像信号及び前記ディジタル映像信号に同期したディジタル同期パルス信号をメモリを用いて時間軸補正を行う時間軸補正方法において、当該時間軸補正装置の動作の基準となる基準信号に基づいて前記ディジタル映像信号の周波数よりも高い周波数の信号を発生し、当該高周波数信号を前記ディジタル同期パルス信号に同期して前記ディジタル映像信号に多重する信号多重ステップと、前記信号多重ステップにより多重されたディジタル映像信号を前記メモリに書き込み、時間軸変動が含まれないように前記多重されたディジタル映像信号を前記メモリから読み出すことにより時間軸補正を施す補正ステップと、前記補正ステップによる時間軸補正後のディジタル映像信号と前記基準信号とから前記多重された高周波数信号を分離し、当該高周波数信号に基づいて前記時間軸補正後のディジタル映像信号から前記ディジタル同期パルス信号を復元する信号分離ステップとを有する。
【００２９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態の説明を行う。
【００３０】
図１には、映像信号の時間軸変動を補正すると同時に、当該映像信号に同期した各種パルス信号の時間軸変動を補正する、本発明の時間軸補正装置及び方法の一実施の形態の概略的な構成を示す。
【００３１】
この図１において、入力端子１には、例えばＶＴＲ等からの再生映像信号が入力映像信号として供給される。当該入力映像信号には、ＶＴＲ等に起因した時間軸変動が含まれているものとする。また、端子４には、映像信号から同期分離された垂直同期信号Ｖsyncが供給され、端子５には、特殊再生用の垂直基準信号Ｖpulseが供給される。端子６には、本実施の形態の時間軸補正装置の動作の基準となる基準クロックｃｌｋが供給される。端子４に供給された垂直同期信号Ｖsyncは信号多重回路７に送られ、端子５に供給された垂直基準信号Ｖpulseは信号多重回路８に送られる。また、端子６に供給された基準クロックｃｌｋは、信号多重回路７及び８、時間軸補正回路９（ＴＢＣ）、信号分離回路１０及び１１にそれぞれ送られる。
【００３２】
入力端子１に供給された入力映像信号は、Ａ／Ｄ（アナログ／ディジタル）変換器２に送られる。Ａ／Ｄ変換器２は、このアナログの入力映像信号を、例えば８ビットのディジタル映像信号に変換すると共に、この８ビットのディジタル映像信号のうち、上位側の６ビットを時間軸補正回路９に供給し、残り下位側の２ビットのうちの例えば最下位ビット（ＬＳＢ）から２ビット目（以下、下位２ビット目ＬＳＢ２と呼ぶ）を信号多重回路７に供給し、最下位の１ビット（以下、下位１ビット目ＬＳＢ１と呼ぶ）を信号多重回路８に供給する。
【００３３】
信号多重回路７と信号多重回路８は、垂直同期信号Ｖsyncと垂直基準信号Ｖpulseに対してそれぞれ全く同じ処理を行うため、本実施の形態では、代表して垂直同期信号Ｖsyncが入力される信号多重回路７を例に挙げて動作説明を行い、垂直基準信号Ｖpulseが入力される信号多重回路８についての動作説明は省略する。
【００３４】
信号多重回路７の具体的な構成を図２に示し、図３には当該図２の構成におけるタイミングチャートを示す。
【００３５】
図２において、端子２１には図１のＡ／Ｄ変換器２からの下位２ビット目ＬＳＢ２が入力され、端子２２には図１の端子６からの基準クロックｃｌｋが入力され、端子２３には図１の端子４からの垂直同期信号Ｖsyncが入力される。端子２１に入力された下位２ビット目ＬＳＢ２の信号波形は例えば図３の（ａ）に示すような波形となり、端子２２に入力された基準クロックｃｌｋの信号波形は例えば図３の（ｂ）に示すような波形であり、端子２３に入力された垂直同期信号Ｖsyncの信号波形は例えば図３の（ｄ）に示すような波形である。基準クロックｃｌｋはＴＦＦ（トグルフリップフロップ或いはトリガフリップフロップ）２４の入力端子に送られ、下位２ビット目ＬＳＢ２はスイッチ２５の一方の被切換端子に、垂直同期信号Ｖsyncは切り換え制御信号としてスイッチ２５に送られる。
【００３６】
ＴＦＦ２４では、図３の（ｂ）に示した基準クロックｃｌｋの１クロック毎に反転する、図３の（ｃ）に示すようなＴＦＦ出力信号を生成する。このＴＦＦ出力信号は、スイッチ２５の他方の被切換端子に送られる。
【００３７】
スイッチ２５は、切り換え制御信号がＬ（ローレベル）であるときに一方の被切換端子側が選ばれ、切り換え制御信号がＨ（ハイレベル）であるときに他方の被切換端子側が選ばれるスイッチである。図２のスイッチ２５は、一方の被切換端子に図３の（ａ）に示した下位２ビット目ＬＳＢ２が入力され、他方の被切換端子に図３の（ｃ）に示したＴＦＦ出力信号が入力され、切り換え制御信号として図３の（ｄ）に示した垂直同期信号Ｖsyncが入力されているため、当該スイッチ２５からは、図３の（ｅ）に示すような信号が出力されることになる。
【００３８】
すなわち、この図２に示した信号多重回路７の出力端子２６からは、図３の（ｄ）に示した垂直同期信号ＶsyncのＬ（ローレベル）区間で図３の（ａ）の下位２ビット目ＬＳＢ２が選ばれ、垂直同期信号ＶsyncのＨ（ハイレベル）区間で図３の（ｃ）のＴＦＦ出力信号が選ばれた、図３の（ｅ）のような信号が出力されることになる。言い換えると、この信号多重回路７では、ＴＦＦ出力信号を垂直同期信号Ｖsyncとして下位２ビット目ＬＳＢ２に多重する処理を行っている。以下適宜、この下位２ビット目ＬＳＢ２に垂直同期信号ＶsyncとしてのＴＦＦ出力信号が多重化された信号を、下位２ビット目ｌｓｂ２と呼ぶことにする。
【００３９】
信号多重回路８においても同様に、下位１ビット目ＬＳＢ１と垂直基準信号Ｖpulse及び基準クロックｃｌｋを用いた処理を行う。すなわち、この信号多重回路８では、ＴＦＦ出力信号を垂直基準信号Ｖpulseとして下位１ビット目ＬＳＢ１に多重する処理を行っている。以下適宜、この下位１ビット目ＬＳＢ１に垂直基準信号ＶpulseとしてのＴＦＦ出力信号が多重化された信号を、下位１ビット目ｌｓｂ１と呼ぶことにする。
【００４０】
ここで、基準クロックｃｌｋの周波数（クロック周波数）を例えば１４．３ＭＨｚとすると、ＴＦＦ２４からのＴＦＦ出力信号の周波数は、当該クロック周波数の半分の周波数の７．１５ＭＨｚとなる。したがって、この図２に示した信号多重回路７では、垂直同期信号Ｖsyncを、周波数が７．１５ＭＨｚの信号として、８ビットディジタル映像信号の下位側の２ビット目に多重していることになる。また、信号多重回路８では、垂直基準信号Ｖpulseを、周波数が７．１５ＭＨｚの信号として、８ビットディジタル映像信号の下位側の１ビット目（最下位ビット）に多重していることになる。
【００４１】
上述のように、信号多重回路７にて下位２ビット目ＬＳＢ２に垂直同期信号ＶsyncとしてのＴＦＦ出力信号を多重化した下位２ビット目ｌｓｂ２、及び信号多重回路８にて下位１ビット目ＬＳＢ１に垂直基準信号ＶpulseとしてのＴＦＦ出力信号を多重化した下位１ビット目ｌｓｂ１は、それぞれ時間軸補正回路９に供給される。
【００４２】
時間軸補正回路９は、例えば前述の図７の例と同様に、メモリを使用して映像信号の時間軸変動を補正するものであり、当該メモリに対する書き込みクロックを発生する書き込みクロック発生器と、読み出しクロックを発生する読み出しクロック発生器とを少なくとも備えたものである。
【００４３】
すなわち、この時間軸補正回路９は、Ａ／Ｄ変換器２から供給された上位側の６ビットと、信号多重回路７からの下位２ビット目ｌｓｂ２の１ビットと、信号多重回路８からの下位１ビット目ｌｓｂ１の１ビットとからなる合計８ビットの信号を、書き込みクロック発生器からの書き込みクロックに基づいてメモリに書き込み、読み出しクロック発生器からの読み出しクロックに基づいて読み出す。これにより、８ビットのディジタル映像信号Ａと共に、このディジタル映像信号Ａの下位側に多重化されている、下位２ビット目ｌｓｂ２及び下位１ビット目ｌｓｂ１の垂直同期信号Ｖsync及び垂直基準信号Ｖpulseの時間軸補正を行うことができる。
【００４４】
この時間軸補正が施された８ビットのディジタル映像信号Ａは、同期信号すげ替え回路１２に送られると共に、その下位２ビット目ｌｓｂ２が信号分離回路１０に送られ、下位１ビット目ｌｓｂ１が信号分離回路１１に送られる。
【００４５】
信号分離回路１０の具体的な構成を図４に示し、図５には当該図４の構成におけるタイミングチャートを示す。なお、信号分離回路１０と信号分離回路１１は、下位２ビット目ｌｓｂ２と下位１ビット目ｌｓｂ１、すなわち垂直同期信号Ｖsyncと垂直基準信号Ｖpulseに対してそれぞれ全く同じ処理を行うため、本実施の形態では、代表して垂直同期信号Ｖsyncが入力される信号分離回路１０を例に挙げて動作説明を行い、垂直基準信号Ｖpulseが入力される信号分離回路１１についての動作説明は省略する。
【００４６】
図４において、端子３１には図１の時間軸補正回路９から出力された８ビットの信号Ａのうちの下位２ビット目ｌｓｂ２が入力され、端子３２には図１の端子６からの基準クロックｃｌｋが入力される。端子３１に入力された下位２ビット目ｌｓｂ２の信号波形は図５の（ａ）に示すような波形となり、端子３２に入力された基準クロックｃｌｋの信号波形は図５の（ｂ）に示すような波形である。下位２ビット目ｌｓｂ２の信号はＤＦＦ（ディレイフリップフロップ）３３の入力端子とＥＸＯＲ（排他的論理和）ゲート３４の一方の入力端子に送られ、基準クロックｃｌｋはＤＦＦ３３のクロック入力端子とカウンタ３５のクロック入力端子に入力される。
【００４７】
ＤＦＦ３３では、図５の（ａ）に示した下位２ビット目ｌｓｂ２を、図５の（ｂ）に示した基準クロックｃｌｋにより取り込み、図５の（ｃ）に示すようなＤＦＦ出力信号を生成する。このＤＦＦ出力信号は、ＥＸＯＲゲート３４の他方の入力端子に入力される。
【００４８】
ＥＸＯＲゲート３４は、図５の（ａ）に示した下位２ビット目ｌｓｂ２の信号と、図５の（ｃ）に示したＤＦＦ出力信号との排他的論理和を取り、図５の（ｄ）に示すような信号を出力する。すなわち、このＥＸＯＲゲート３４からは、図５の（ａ）に示した下位２ビット目ｌｓｂ２の信号と、図５の（ｃ）に示したＤＦＦ出力信号との何れかがＨ（ハイレベル）となるときにＨ（ハイレベル）となる信号が出力される。
【００４９】
言い換えると、ＤＦＦ３３とＥＸＯＲゲート３４は、下位２ビット目ｌｓｂ２の信号レベルが連続して反転しているとき、すなわち垂直同期信号Ｖsyncとして多重された７．１５ＭＨｚのパルス信号が存在する期間を検出し、ＥＸＯＲゲート３４からは、その期間は常にＨ（ハイレベル）となるような信号が出力される。このＥＸＯＲゲート３４の出力信号は、カウンタ３５へリセットパルスとして送られる。
【００５０】
カウンタ３５は、基準クロックｃｌｋに基づいてカウント動作を行い、リセットパルスがＨ（ハイレベル）の間はカウントアップし、リセットパルスがＬ（ローレベル）になると０にクリアされるものである。したがって、図５の（ｂ）に示した基準クロックｃｌｋと図５の（ｄ）に示したリセットパルスのとき、当該カウンタ３５からは、図５の（ｅ）に示すようなカウント値が出力されることになる。当該カウント値は、デコーダ３６に送られる。
【００５１】
デコーダ３６は、例えば図５に示すようにカウント値が６３となったときに、図５の（ｆ）に示すような所定時間Ｈ（ハイレベル）が続くパルス信号を出力する。すなわち、このデコーダ３６は、前記６３のカウント値が供給された後に、図５の（ｆ）に示すパルス信号を垂直同期信号Ｖsyncとして出力することで、前記時間軸補正回路９により時間軸補正処理が施された垂直同期信号Ｖsyncを前記８ビットのディジタル映像信号Ａから間接的に分離し、これを後段の回路に供給する。
【００５２】
信号分離回路１１においても同様に、時間軸補正回路９から出力された８ビットの信号Ａのうち、下位１ビット目ｌｓｂ１と基準クロックｃｌｋを用いた処理を行うことにより、当該下位１ビット目ｌｓｂ１に多重され、時間軸補正がなされた垂直基準信号Ｖpulseを間接的に分離し、これを端子１４を介して後段の回路に供給する。
【００５３】
なお、端子１３及び端子１４から出力される垂直同期信号Ｖsync及び垂直基準信号Ｖpulseには前記カウント動作に伴い定量的な遅れが生ずるが、この遅れは僅かなものであり後段の信号処理において何等問題にはならない程度のものである。
【００５４】
ところで、映像信号に着目すると、時間軸補正回路９から出力された８ビットのディジタル映像信号Ａの下位側の２ビットには、前述したように周波数が７．１５ＭＨｚのパルス信号からなる下位２ビット目ｌｓｂ２及び下位１ビットｌｓｂ１が多重されていることになる。すなわち、７．１５ＭＨｚのような高周波数のパルス信号からなる下位２ビット目ｌｓｂ２及び下位１ビットｌｓｂ１がディジタル映像信号Ａに多重されることで、映像信号上においては、例えば図６の（ａ）に示すように、それら下位２ビット目ｌｓｂ２及び下位１ビットｌｓｂ１に起因する高周波成分ＨＮが発生することになる。なお、この高周波成分ＨＮは、図６の（ｃ）に示すタイミングで発生することもある。また、この図６は、説明を分かりやすくするため、本来はディジタル信号である信号Ａをアナログ的に表している。
【００５５】
このようなことから同期信号すげ替え回路１２は、時間軸補正回路９にて時間軸補正された映像信号の水平同期信号（Ｈシンク）、及び前記信号分離回路１０で分離された垂直同期信号Ｖsyncに基づいて、図６に示すような同期すげ替え期間を生成し、ディジタル映像信号Ａのうち、この同期すげ替え期間の信号部分を本来の垂直帰線期間の信号パターンにすげ替えを行う。
【００５６】
当該同期信号すげ替え回路１２における同期信号すげ替え処理により、図６の（ａ）に示したような映像信号上に発生している高周波成分ＨＮは取り除かれ、図６の（ｂ）に示すような高周波成分ＨＮの無い映像信号Ｂが生成されることになる。すなわち、前述したように、信号多重回路７及び８にて例えば７．１５ＭＨｚのような高周波数の信号をディジタル映像信号に多重したとしても、同期信号すげ替え回路１２にて本来の垂直帰線期間の信号パターンにすげ替えを行うことにより、前段での多重化処理が最終的な映像信号には全く影響していないことがわかる。
【００５７】
この同期信号すげ替え回路１２から出力された映像信号Ｂは、Ｄ／Ａ（ディジタル／アナログ）変換器１５にてアナログ映像信号に変換され、その後、ＬＰＦ（ローパスフィルタ）１６を介して出力端子１７から出力される。ここで、ＬＰＦ１６は、少なくとも垂直同期信号Ｖsync及び垂直基準信号Ｖpulseとしてディジタル映像信号に多重化されるＴＦＦ出力信号の周波数を充分減衰させることができるカットオフ周波数特性を有するものである。本実施の形態では、７．１５ＭＨｚ以下の周波数成分を充分減衰させることができるカットオフ周波数特性を有するローパスフィルタを使用する。
【００５８】
一方、図６の（ｃ）に示した映像信号のように、垂直基準信号Ｖpulseが垂直帰線期間だけでなく映像信号期間にも多重されて高周波成分ＨＮが発生しているような場合、同期信号すげ替え回路１２にて上述のような同期信号すげ替え処理を行ったとしても、図６の（ｄ）に示すように、本体の垂直帰線期間の信号パターンではすげ替えできない部分ＲＮが残ることになる。
【００５９】
これに対し、本実施の形態では、上述したように、ディジタル映像信号を構成する８ビットのうちの最下位側のビット（下位１ビットｌｓｂ１）に垂直基準信号Ｖpulseを多重化するようにしているため、映像信号の信号振幅への影響は非常に小さく、また、下位１ビットｌｓｂ１として多重化される信号は７．１５ＭＨｚのような高周波数の信号であるため、Ｄ／Ａ変換器１５の後に設けられているＬＰＦ１６により、すげ替えされずに残った高周波成分（ＲＮ）を十分に減衰させることができる。例えばいわゆるＳ−ＶＨＳの場合でも、信号の帯域は５ＭＨｚ程度であり、７．１５ＭＨｚ以上の周波数信号の振幅を十分減衰することができるＬＰＦ１６を用いれば、多重化した信号の影響を抑えることが可能である。
【００６０】
以上説明したように、本発明実施の形態の時間軸補正装置によれば、映像信号に同期した垂直同期信号Ｖsyncや垂直基準信号Ｖpulseのような種々のパルス信号を、高周波数の信号に変換して映像信号に多重し、時間軸補正を行った後にこれらパルス信号を分離することにより、メモリのビット数を増やすことなく、きわめて簡単な回路構成によって、それら垂直同期信号Ｖsyncや垂直基準信号Ｖpulseのような種々のパルス信号の時間軸補正が実現できている。また、本実施の形態の時間軸補正装置によれば、映像信号に多重するパルス信号の周波数を、当該映像信号には影響を与えない例えば７．１５ＭＨｚのような高い周波数の信号に設定すると共に、そのパルス信号の周波数以上の信号成分を充分に減衰させることができるローパスフィルタを設け、パルス信号を分離した後の映像信号を当該ローパスフィルタに通すことにより、映像信号にパルス信号を多重化することによる影響を充分に抑えることができる。
【００６１】
なお、本発明は一例として説明した上述の実施の形態に限定されることはなく、例えば時間軸補正を行う各種パルス信号も前述した垂直同期信号Ｖsyncや垂直基準信号Ｖpulseだけでなく他のパルス信号であってもよく、この他、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。
【００６２】
【発明の効果】
請求項１に記載の本発明に係る時間軸補正装置は、当該時間軸補正装置の動作の基準となる基準信号に基づいてディジタル映像信号の周波数よりも高い周波数の信号を発生し、当該高周波数信号をディジタル同期パルス信号に同期して前記ディジタル映像信号に多重する信号多重手段と、前記信号多重手段により多重されたディジタル映像信号を前記メモリに書き込み、時間軸変動が含まれないように前記多重されたディジタル映像信号を前記メモリから読み出すことにより時間軸補正を施す補正手段と、前記補正手段による時間軸補正後のディジタル映像信号と前記基準信号とから前記多重された高周波数信号を分離し、当該高周波数信号に基づいて前記時間軸補正後のディジタル映像信号から前記ディジタル同期パルス信号を復元する信号分離手段とを有することにより、極めて簡単な回路構成により、メモリのビット数を増やすことなく安価且つ簡単な構成で、また、ディジタル映像信号と同期がとれた状態で、ディジタル映像信号に同期した種々のディジタル同期パルス信号の時間軸補正を実現できる。
【００６３】
請求項２に記載の本発明に係る時間軸補正装置は、ディジタル映像信号の最下位ビット側に、高周波数信号を多重し、このディジタル映像信号の最下位ビット側に多重された前記高周波数信号を分離することにより、ディジタル映像信号への多重を行ったとしても、当該ディジタル映像信号の信号振幅への影響を非常に小さくすることが可能である。
【００６４】
請求項３及び請求項４に記載の本発明に係る時間軸補正装置は、信号多重手段として、ディジタル映像信号の周波数よりも高い周波数の信号を発生する高周波数信号発生手段と、高周波数信号発生手段が発生した高周波数信号とディジタル映像信号の最下位ビット側の信号とをディジタル同期パルス信号に基づいて切り換え出力する切り換え出力手段とを備えるものを使用し、また、信号分離手段として、ディジタル映像信号の最下位ビット側に高周波数信号が多重されている期間を検出する多重期間検出手段と、当該多重期間検出手段が検出した多重期間が所定期間に達したときに所定長のパルスを有する信号をディジタル同期パルス信号として発生するパルス信号発生手段とを備えるものを使用することにより、極めて簡単な回路構成にて、ディジタル同期パルス信号としての高周波数信号の多重及び分離を実現している。
【００６５】
請求項５に記載の本発明に係る時間軸補正装置は、信号多重手段にて多重がなされた信号期間を、所定の信号パターンですげ替えるすげ替え手段を備えることにより、ディジタル同期パルス信号としての高周波数信号を多重することによるディジタル映像信号への影響を無くすことができる。
【００６６】
請求項６に記載の本発明に係る時間軸補正装置は、信号分離手段にて多重された高周波数信号を分離した後の信号から、ディジタル映像信号の周波数成分を通過させる信号通過手段を設けてなることにより、ディジタル映像信号に残った多重信号の影響を充分に抑えることができる。
【００６７】
請求項７に記載の本発明に係る時間軸補正方法は、当該時間軸補正装置の動作の基準となる基準信号に基づいてディジタル映像信号の周波数よりも高い周波数の信号を発生し、当該高周波数信号をディジタル同期パルス信号に同期して前記ディジタル映像信号に多重する信号多重ステップと、前記信号多重ステップにより多重されたディジタル映像信号を前記メモリに書き込み、時間軸変動が含まれないように前記多重されたディジタル映像信号を前記メモリから読み出すことにより時間軸補正を施す補正ステップと、前記補正ステップによる時間軸補正後のディジタル映像信号と前記基準信号とから前記多重された高周波数信号を分離し、当該高周波数信号に基づいて前記時間軸補正後のディジタル映像信号から前記ディジタル同期パルス信号を復元する信号分離ステップとを有することにより、極めて簡単な回路構成により、メモリのビット数を増やすことなく安価且つ簡単な構成で、また、ディジタル映像信号と同期がとれた状態で、ディジタル映像信号に同期した種々のディジタル同期パルス信号の時間軸補正を実現できる。
【図面の簡単な説明】
【図１】本発明が適用される一実施の形態の時間軸補正装置の概略構成を示すブロック図である。
【図２】信号多重回路の具体的構成例を示すブロック図である。
【図３】信号多重回路の動作説明に用いるタイミングチャートである。
【図４】信号分離回路の具体的構成例を示すブロック図である。
【図５】信号分離回路の動作説明に用いるタイミングチャートである。
【図６】同期信号すげ替え回路の動作説明に用いるタイミングチャートである。
【図７】映像信号の時間軸補正装置の概略構成を示すブロック図である。
【図８】映像信号が同期分離した垂直同期信号の時間軸補正を行う従来の時間軸補正回路の概略構成を示すブロック図である。
【符号の説明】
２…Ａ／Ｄ変換器、７…垂直同期信号用の信号多重回路、８…垂直基準信号用の信号多重回路、９…時間軸補正回路、１０…垂直同期信号用の信号分離回路、１１…垂直基準信号用の信号分離回路、１２…同期信号すげ替え回路、１５…Ｄ／Ａ変換器、１６…ＬＰＦ、２４…ＴＦＦ、２５…スイッチ、３３…ＤＦＦ、３４…ＥＸＯＲ、３５…カウンタ、３６…デコーダ
【発明の属する技術分野】
本発明は、少なくとも、映像信号に同期した種々のパルス信号の時間軸補正を行う時間軸補正装置及び方法に関し、特に、映像信号に影響を与えず、またメモリを増やすことなく、簡単な構成により、パルス信号の時間軸補正を実現する時間軸補正装置及び方法に関する。
【０００２】
【従来の技術】
一般に、ビデオテープレコーダ（以下、適宜ＶＴＲと呼ぶ）やディスク装置などでは、信号の記録再生時における走行或いは回転メカニズム等の機械的変動などに起因して、再生信号の時間軸が変動する。例えばＶＴＲにおいて再生映像信号に時間軸変動が発生すると、例えば再生画像の揺らぎや画質劣化等が発生する。
【０００３】
このため、従来より、再生映像信号の時間軸変動を補正することが行われている。
【０００４】
図７には、再生映像信号の時間軸変動を補正する時間軸補正装置（ＴＢＣ：time base error corrector）の基本的な構成を示す。
【０００５】
この図７において、入力端子１０１には、例えばＶＴＲ等からの再生映像信号が入力映像信号として供給される。当該入力映像信号には、ＶＴＲ等に起因した時間軸変動が含まれているものとする。この入力映像信号は、Ａ／Ｄ（アナログ／ディジタル）変換器１０２に送られると共に、書き込みクロック発生器１０６に送られる。
【０００６】
書き込みクロック発生器１０６は、入力映像信号からクロックを取り出し、このクロックを、Ａ／Ｄ変換器１０２へのサンプリングクロック、及びメモリ１０３への書き込みクロックとしてそれぞれ供給する。当該書き込みクロック発生器１０６から出力されるクロックは、入力映像信号から取り出したものであるため、当該入力映像信号の時間軸変動に一致した時間軸変動を含んでいる。
【０００７】
Ａ／Ｄ変換器１０２は、書き込みクロック発生器１０６からのクロック（時間軸変動を有するサンプリングクロック）に基づいて、入力映像信号をディジタル映像信号に変換する。このＡ／Ｄ変換器１０２から出力されたディジタル映像信号は、メモリ１０３に入力される。
【０００８】
メモリ１０３は、書き込みクロック発生器１０６からのクロック（時間軸変動を有する書き込みクロック）に応じてディジタル映像信号が書き込まれる。
【０００９】
一方、端子１０８には、外部同期用の基準信号が入力され、この基準信号は読み出しクロック発生器１０７に送られる。当該基準信号は、時間軸変動を含んでいない。
【００１０】
読み出しクロック発生器１０７は、基準信号から基準クロックを生成し、この基準クロックを、Ｄ／Ａ（ディジタル／アナログ）変換器１０４へのサンプリングクロック、及びメモリ１０３への読み出しクロックとしてそれぞれ供給する。
【００１１】
メモリ１０３は、読み出しクロック発生器１０７からの基準クロック（時間軸変動を含まない読み出しクロック）に基づいて、既に記憶しているディジタル映像信号を読み出す。このメモリ１０３から読み出されたディジタル映像信号は、Ｄ／Ａ変換器１０４に送られる。
【００１２】
Ｄ／Ａ変換器１０４は、読み出しクロック発生器１０７からの基準クロック（時間軸変動を含まないサンプリングクロック）に基づいて、メモリ１０３からのディジタル映像信号をアナログ映像信号に変換する。
【００１３】
図７の時間軸補正装置では、上述のようにして時間軸変動を含んでいた入力映像信号から時間軸変動を含まない出力映像信号を生成、すなわち時間軸補正を行う。当該時間軸補正された後の出力映像信号は、出力端子１０５から後段の構成に送られる。
【００１４】
【発明が解決しようとする課題】
ところで、映像信号に同期した垂直同期信号Ｖsyncや特殊再生時の垂直基準信号Ｖpulseなどの各種のパルス信号を、例えば上述したように時間軸補正を行った後の映像信号に対して使用するような場合、このパルス信号に対しても当該映像信号と同様に時間軸補正を行う必要がある。すなわち、映像信号に時間軸変動が含まれている場合には、このパルス信号にも時間軸変動が含まれているため、その映像信号の時間軸補正を行った後は、当該パルス信号に対しても同様の時間軸補正を行わなければならない。
【００１５】
これらパルス信号に対して時間軸補正を施すための最も簡単な手法としては、例えば図７の構成において、メモリ１０３のビット数をそのパルス信号に相当する分だけ増やし、映像信号の場合と同様に書き込み及び読み出し行うような手法が存在する。しかし、メモリのビット数を増やすには多大なコストがかかり、好ましいことではない。
【００１６】
一方、各パルス信号に対する時間軸補正の別の手法として、メモリを増やすのではなく、図８に示すような構成を用いて各パルス信号の時間軸補正を行うような手法も存在する。なお、図８には、再生映像信号から同期分離された垂直同期信号Ｖsyncや特殊再生時の垂直基準信号Ｖpulseなどの各種パルス信号のうち、垂直同期信号Ｖsyncの時間軸補正を行う構成を例に挙げている。垂直基準信号Ｖpulseの時間軸補正を行う構成も基本的に図８と同様であるため、その図示及び説明は省略する。
【００１７】
この図８において、端子１１１には、再生映像信号から同期分離された時間軸変動を有する垂直同期信号Ｖsyncが供給される。この垂直同期信号Ｖsyncはダウンカウンタ１１２に送られる。
【００１８】
また、端子１１３には、例えば図７に示した映像信号用の時間軸補正装置の書き込みクロック発生器１０６がメモリ１０３の書き込みリセット用として発生した書き込みリセットパルスが供給され、端子１１４には同じく図７に示した映像信号の時間軸補正装置の読み出しクロック発生器１０７がメモリ１０３の読み出しリセット用として生成した読み出しリセットパルスが供給される。これら書き込みリセットパルスと読み出しリセットパルスは、アップカウンタ１１６に送られる。
【００１９】
アップカウンタ１１６は、書き込みリセットパルスでアップカウントがリセットされ、読み出しリセットパルスでアップカウントを停止するものである。すなわち、当該アップカウンタ１１６は、時間軸変動を有する書き込みリセットパルスでアップカウントをリセットし、時間軸変動を含まない読み出しリセットパルスによってアンプカウントを止めることにより、これら書き込みリセットパルス及び読み出しリセットパルスの２つのパルスの時間間隔、すなわち時間軸変動分をカウント値として検出する。このカウント値は、ダウンカウンタ１１２に送られる。
【００２０】
ダウンカウンタ１１２は、垂直同期信号Ｖsyncの来たタイミングにより、アンプカウンタ１１６にて検出したカウント値をセットし、このセットしたカウント値から順次ダウンカウントし、そのダウンカウント値をデコーダ１１５に送る。
【００２１】
デコーダ１１５は、ダウンカウンタ１１２からのダウンカウント値が０になった時、つまり時間軸変動分が０になったときのタイミングで所定のパルス信号を出力する。このデコーダ１１５から出力されたパルス信号が、時間軸補正された垂直同期信号Ｖsyncとして出力端子１１７から取り出される。
【００２２】
上述したように、図８の構成では、垂直同期信号Ｖsyncをメモリの書き込みから読み出しまでの時間分遅らせたことにより、垂直同期信号Ｖsyncの時間軸補正を行っている。
【００２３】
しかし、この図８の構成では、垂直同期信号Ｖsyncについては間接的に時間軸補正を行うようになされているため、メモリ１０３の動作にオーバーフローが発生した場合に垂直同期信号Ｖsyncと映像信号の垂直同期部分との間に１Ｈ分のズレが生ずることがある。
【００２４】
本発明は、上述の課題に鑑みてなされたものであり、メモリのビット数を増やすことなく安価且つ簡単な構成で、また、映像信号と同期がとれた状態で、映像信号に同期した種々のパルス信号の時間軸補正を実現する時間軸補正装置及び方法の提供を目的とする。
【００２５】
【課題を解決するための手段】
本発明に係る時間軸補正装置は、上述の課題を解決するために、ディジタル映像信号及び前記ディジタル映像信号に同期したディジタル同期パルス信号をメモリを用いて時間軸補正を行う時間軸補正装置において、当該時間軸補正装置の動作の基準となる基準信号に基づいて前記ディジタル映像信号の周波数よりも高い周波数の信号を発生し、当該高周波数信号を前記ディジタル同期パルス信号に同期して前記ディジタル映像信号に多重する信号多重手段と、前記信号多重手段により多重されたディジタル映像信号を前記メモリに書き込み、時間軸変動が含まれないように前記多重されたディジタル映像信号を前記メモリから読み出すことにより時間軸補正を施す補正手段と、前記補正手段による時間軸補正後のディジタル映像信号と前記基準信号とから前記多重された高周波数信号を分離し、当該高周波数信号に基づいて前記時間軸補正後のディジタル映像信号から前記ディジタル同期パルス信号を復元する信号分離手段とを有する。
【００２６】
ここで、前記信号多重手段は、前記ディジタル映像信号の最下位ビット側に、前記高周波数信号を多重し、前記信号分離手段は、前記ディジタル映像信号の最下位ビット側に多重された前記高周波数信号を分離する。前記信号多重手段は、前記ディジタル映像信号の周波数よりも高い周波数の信号を発生する高周波数信号発生手段と、前記高周波数信号発生手段が発生した高周波数信号と前記ディジタル映像信号の最下位ビット側の信号とを前記ディジタル同期パルス信号に基づいて切り換え出力する切り換え出力手段とを備える。前記信号分離手段は、前記ディジタル映像信号の最下位ビット側に前記高周波数信号が多重されている期間を検出する多重期間検出手段と、当該多重期間検出手段が検出した多重期間が所定期間に達したときに所定長のパルスを有する信号を前記ディジタル同期パルス信号として発生するパルス信号発生手段とを備える。
【００２７】
また、本発明の時間軸補正装置は、前記信号多重手段にて多重がなされた信号期間を、所定の信号パターンですげ替えるすげ替え手段や、前記信号分離手段にて前記多重された高周波数信号を分離した後の信号から、前記ディジタル映像信号の周波数成分を通過させる信号通過手段を設けてなる。
【００２８】
本発明の時間軸補正方法は、ディジタル映像信号及び前記ディジタル映像信号に同期したディジタル同期パルス信号をメモリを用いて時間軸補正を行う時間軸補正方法において、当該時間軸補正装置の動作の基準となる基準信号に基づいて前記ディジタル映像信号の周波数よりも高い周波数の信号を発生し、当該高周波数信号を前記ディジタル同期パルス信号に同期して前記ディジタル映像信号に多重する信号多重ステップと、前記信号多重ステップにより多重されたディジタル映像信号を前記メモリに書き込み、時間軸変動が含まれないように前記多重されたディジタル映像信号を前記メモリから読み出すことにより時間軸補正を施す補正ステップと、前記補正ステップによる時間軸補正後のディジタル映像信号と前記基準信号とから前記多重された高周波数信号を分離し、当該高周波数信号に基づいて前記時間軸補正後のディジタル映像信号から前記ディジタル同期パルス信号を復元する信号分離ステップとを有する。
【００２９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態の説明を行う。
【００３０】
図１には、映像信号の時間軸変動を補正すると同時に、当該映像信号に同期した各種パルス信号の時間軸変動を補正する、本発明の時間軸補正装置及び方法の一実施の形態の概略的な構成を示す。
【００３１】
この図１において、入力端子１には、例えばＶＴＲ等からの再生映像信号が入力映像信号として供給される。当該入力映像信号には、ＶＴＲ等に起因した時間軸変動が含まれているものとする。また、端子４には、映像信号から同期分離された垂直同期信号Ｖsyncが供給され、端子５には、特殊再生用の垂直基準信号Ｖpulseが供給される。端子６には、本実施の形態の時間軸補正装置の動作の基準となる基準クロックｃｌｋが供給される。端子４に供給された垂直同期信号Ｖsyncは信号多重回路７に送られ、端子５に供給された垂直基準信号Ｖpulseは信号多重回路８に送られる。また、端子６に供給された基準クロックｃｌｋは、信号多重回路７及び８、時間軸補正回路９（ＴＢＣ）、信号分離回路１０及び１１にそれぞれ送られる。
【００３２】
入力端子１に供給された入力映像信号は、Ａ／Ｄ（アナログ／ディジタル）変換器２に送られる。Ａ／Ｄ変換器２は、このアナログの入力映像信号を、例えば８ビットのディジタル映像信号に変換すると共に、この８ビットのディジタル映像信号のうち、上位側の６ビットを時間軸補正回路９に供給し、残り下位側の２ビットのうちの例えば最下位ビット（ＬＳＢ）から２ビット目（以下、下位２ビット目ＬＳＢ２と呼ぶ）を信号多重回路７に供給し、最下位の１ビット（以下、下位１ビット目ＬＳＢ１と呼ぶ）を信号多重回路８に供給する。
【００３３】
信号多重回路７と信号多重回路８は、垂直同期信号Ｖsyncと垂直基準信号Ｖpulseに対してそれぞれ全く同じ処理を行うため、本実施の形態では、代表して垂直同期信号Ｖsyncが入力される信号多重回路７を例に挙げて動作説明を行い、垂直基準信号Ｖpulseが入力される信号多重回路８についての動作説明は省略する。
【００３４】
信号多重回路７の具体的な構成を図２に示し、図３には当該図２の構成におけるタイミングチャートを示す。
【００３５】
図２において、端子２１には図１のＡ／Ｄ変換器２からの下位２ビット目ＬＳＢ２が入力され、端子２２には図１の端子６からの基準クロックｃｌｋが入力され、端子２３には図１の端子４からの垂直同期信号Ｖsyncが入力される。端子２１に入力された下位２ビット目ＬＳＢ２の信号波形は例えば図３の（ａ）に示すような波形となり、端子２２に入力された基準クロックｃｌｋの信号波形は例えば図３の（ｂ）に示すような波形であり、端子２３に入力された垂直同期信号Ｖsyncの信号波形は例えば図３の（ｄ）に示すような波形である。基準クロックｃｌｋはＴＦＦ（トグルフリップフロップ或いはトリガフリップフロップ）２４の入力端子に送られ、下位２ビット目ＬＳＢ２はスイッチ２５の一方の被切換端子に、垂直同期信号Ｖsyncは切り換え制御信号としてスイッチ２５に送られる。
【００３６】
ＴＦＦ２４では、図３の（ｂ）に示した基準クロックｃｌｋの１クロック毎に反転する、図３の（ｃ）に示すようなＴＦＦ出力信号を生成する。このＴＦＦ出力信号は、スイッチ２５の他方の被切換端子に送られる。
【００３７】
スイッチ２５は、切り換え制御信号がＬ（ローレベル）であるときに一方の被切換端子側が選ばれ、切り換え制御信号がＨ（ハイレベル）であるときに他方の被切換端子側が選ばれるスイッチである。図２のスイッチ２５は、一方の被切換端子に図３の（ａ）に示した下位２ビット目ＬＳＢ２が入力され、他方の被切換端子に図３の（ｃ）に示したＴＦＦ出力信号が入力され、切り換え制御信号として図３の（ｄ）に示した垂直同期信号Ｖsyncが入力されているため、当該スイッチ２５からは、図３の（ｅ）に示すような信号が出力されることになる。
【００３８】
すなわち、この図２に示した信号多重回路７の出力端子２６からは、図３の（ｄ）に示した垂直同期信号ＶsyncのＬ（ローレベル）区間で図３の（ａ）の下位２ビット目ＬＳＢ２が選ばれ、垂直同期信号ＶsyncのＨ（ハイレベル）区間で図３の（ｃ）のＴＦＦ出力信号が選ばれた、図３の（ｅ）のような信号が出力されることになる。言い換えると、この信号多重回路７では、ＴＦＦ出力信号を垂直同期信号Ｖsyncとして下位２ビット目ＬＳＢ２に多重する処理を行っている。以下適宜、この下位２ビット目ＬＳＢ２に垂直同期信号ＶsyncとしてのＴＦＦ出力信号が多重化された信号を、下位２ビット目ｌｓｂ２と呼ぶことにする。
【００３９】
信号多重回路８においても同様に、下位１ビット目ＬＳＢ１と垂直基準信号Ｖpulse及び基準クロックｃｌｋを用いた処理を行う。すなわち、この信号多重回路８では、ＴＦＦ出力信号を垂直基準信号Ｖpulseとして下位１ビット目ＬＳＢ１に多重する処理を行っている。以下適宜、この下位１ビット目ＬＳＢ１に垂直基準信号ＶpulseとしてのＴＦＦ出力信号が多重化された信号を、下位１ビット目ｌｓｂ１と呼ぶことにする。
【００４０】
ここで、基準クロックｃｌｋの周波数（クロック周波数）を例えば１４．３ＭＨｚとすると、ＴＦＦ２４からのＴＦＦ出力信号の周波数は、当該クロック周波数の半分の周波数の７．１５ＭＨｚとなる。したがって、この図２に示した信号多重回路７では、垂直同期信号Ｖsyncを、周波数が７．１５ＭＨｚの信号として、８ビットディジタル映像信号の下位側の２ビット目に多重していることになる。また、信号多重回路８では、垂直基準信号Ｖpulseを、周波数が７．１５ＭＨｚの信号として、８ビットディジタル映像信号の下位側の１ビット目（最下位ビット）に多重していることになる。
【００４１】
上述のように、信号多重回路７にて下位２ビット目ＬＳＢ２に垂直同期信号ＶsyncとしてのＴＦＦ出力信号を多重化した下位２ビット目ｌｓｂ２、及び信号多重回路８にて下位１ビット目ＬＳＢ１に垂直基準信号ＶpulseとしてのＴＦＦ出力信号を多重化した下位１ビット目ｌｓｂ１は、それぞれ時間軸補正回路９に供給される。
【００４２】
時間軸補正回路９は、例えば前述の図７の例と同様に、メモリを使用して映像信号の時間軸変動を補正するものであり、当該メモリに対する書き込みクロックを発生する書き込みクロック発生器と、読み出しクロックを発生する読み出しクロック発生器とを少なくとも備えたものである。
【００４３】
すなわち、この時間軸補正回路９は、Ａ／Ｄ変換器２から供給された上位側の６ビットと、信号多重回路７からの下位２ビット目ｌｓｂ２の１ビットと、信号多重回路８からの下位１ビット目ｌｓｂ１の１ビットとからなる合計８ビットの信号を、書き込みクロック発生器からの書き込みクロックに基づいてメモリに書き込み、読み出しクロック発生器からの読み出しクロックに基づいて読み出す。これにより、８ビットのディジタル映像信号Ａと共に、このディジタル映像信号Ａの下位側に多重化されている、下位２ビット目ｌｓｂ２及び下位１ビット目ｌｓｂ１の垂直同期信号Ｖsync及び垂直基準信号Ｖpulseの時間軸補正を行うことができる。
【００４４】
この時間軸補正が施された８ビットのディジタル映像信号Ａは、同期信号すげ替え回路１２に送られると共に、その下位２ビット目ｌｓｂ２が信号分離回路１０に送られ、下位１ビット目ｌｓｂ１が信号分離回路１１に送られる。
【００４５】
信号分離回路１０の具体的な構成を図４に示し、図５には当該図４の構成におけるタイミングチャートを示す。なお、信号分離回路１０と信号分離回路１１は、下位２ビット目ｌｓｂ２と下位１ビット目ｌｓｂ１、すなわち垂直同期信号Ｖsyncと垂直基準信号Ｖpulseに対してそれぞれ全く同じ処理を行うため、本実施の形態では、代表して垂直同期信号Ｖsyncが入力される信号分離回路１０を例に挙げて動作説明を行い、垂直基準信号Ｖpulseが入力される信号分離回路１１についての動作説明は省略する。
【００４６】
図４において、端子３１には図１の時間軸補正回路９から出力された８ビットの信号Ａのうちの下位２ビット目ｌｓｂ２が入力され、端子３２には図１の端子６からの基準クロックｃｌｋが入力される。端子３１に入力された下位２ビット目ｌｓｂ２の信号波形は図５の（ａ）に示すような波形となり、端子３２に入力された基準クロックｃｌｋの信号波形は図５の（ｂ）に示すような波形である。下位２ビット目ｌｓｂ２の信号はＤＦＦ（ディレイフリップフロップ）３３の入力端子とＥＸＯＲ（排他的論理和）ゲート３４の一方の入力端子に送られ、基準クロックｃｌｋはＤＦＦ３３のクロック入力端子とカウンタ３５のクロック入力端子に入力される。
【００４７】
ＤＦＦ３３では、図５の（ａ）に示した下位２ビット目ｌｓｂ２を、図５の（ｂ）に示した基準クロックｃｌｋにより取り込み、図５の（ｃ）に示すようなＤＦＦ出力信号を生成する。このＤＦＦ出力信号は、ＥＸＯＲゲート３４の他方の入力端子に入力される。
【００４８】
ＥＸＯＲゲート３４は、図５の（ａ）に示した下位２ビット目ｌｓｂ２の信号と、図５の（ｃ）に示したＤＦＦ出力信号との排他的論理和を取り、図５の（ｄ）に示すような信号を出力する。すなわち、このＥＸＯＲゲート３４からは、図５の（ａ）に示した下位２ビット目ｌｓｂ２の信号と、図５の（ｃ）に示したＤＦＦ出力信号との何れかがＨ（ハイレベル）となるときにＨ（ハイレベル）となる信号が出力される。
【００４９】
言い換えると、ＤＦＦ３３とＥＸＯＲゲート３４は、下位２ビット目ｌｓｂ２の信号レベルが連続して反転しているとき、すなわち垂直同期信号Ｖsyncとして多重された７．１５ＭＨｚのパルス信号が存在する期間を検出し、ＥＸＯＲゲート３４からは、その期間は常にＨ（ハイレベル）となるような信号が出力される。このＥＸＯＲゲート３４の出力信号は、カウンタ３５へリセットパルスとして送られる。
【００５０】
カウンタ３５は、基準クロックｃｌｋに基づいてカウント動作を行い、リセットパルスがＨ（ハイレベル）の間はカウントアップし、リセットパルスがＬ（ローレベル）になると０にクリアされるものである。したがって、図５の（ｂ）に示した基準クロックｃｌｋと図５の（ｄ）に示したリセットパルスのとき、当該カウンタ３５からは、図５の（ｅ）に示すようなカウント値が出力されることになる。当該カウント値は、デコーダ３６に送られる。
【００５１】
デコーダ３６は、例えば図５に示すようにカウント値が６３となったときに、図５の（ｆ）に示すような所定時間Ｈ（ハイレベル）が続くパルス信号を出力する。すなわち、このデコーダ３６は、前記６３のカウント値が供給された後に、図５の（ｆ）に示すパルス信号を垂直同期信号Ｖsyncとして出力することで、前記時間軸補正回路９により時間軸補正処理が施された垂直同期信号Ｖsyncを前記８ビットのディジタル映像信号Ａから間接的に分離し、これを後段の回路に供給する。
【００５２】
信号分離回路１１においても同様に、時間軸補正回路９から出力された８ビットの信号Ａのうち、下位１ビット目ｌｓｂ１と基準クロックｃｌｋを用いた処理を行うことにより、当該下位１ビット目ｌｓｂ１に多重され、時間軸補正がなされた垂直基準信号Ｖpulseを間接的に分離し、これを端子１４を介して後段の回路に供給する。
【００５３】
なお、端子１３及び端子１４から出力される垂直同期信号Ｖsync及び垂直基準信号Ｖpulseには前記カウント動作に伴い定量的な遅れが生ずるが、この遅れは僅かなものであり後段の信号処理において何等問題にはならない程度のものである。
【００５４】
ところで、映像信号に着目すると、時間軸補正回路９から出力された８ビットのディジタル映像信号Ａの下位側の２ビットには、前述したように周波数が７．１５ＭＨｚのパルス信号からなる下位２ビット目ｌｓｂ２及び下位１ビットｌｓｂ１が多重されていることになる。すなわち、７．１５ＭＨｚのような高周波数のパルス信号からなる下位２ビット目ｌｓｂ２及び下位１ビットｌｓｂ１がディジタル映像信号Ａに多重されることで、映像信号上においては、例えば図６の（ａ）に示すように、それら下位２ビット目ｌｓｂ２及び下位１ビットｌｓｂ１に起因する高周波成分ＨＮが発生することになる。なお、この高周波成分ＨＮは、図６の（ｃ）に示すタイミングで発生することもある。また、この図６は、説明を分かりやすくするため、本来はディジタル信号である信号Ａをアナログ的に表している。
【００５５】
このようなことから同期信号すげ替え回路１２は、時間軸補正回路９にて時間軸補正された映像信号の水平同期信号（Ｈシンク）、及び前記信号分離回路１０で分離された垂直同期信号Ｖsyncに基づいて、図６に示すような同期すげ替え期間を生成し、ディジタル映像信号Ａのうち、この同期すげ替え期間の信号部分を本来の垂直帰線期間の信号パターンにすげ替えを行う。
【００５６】
当該同期信号すげ替え回路１２における同期信号すげ替え処理により、図６の（ａ）に示したような映像信号上に発生している高周波成分ＨＮは取り除かれ、図６の（ｂ）に示すような高周波成分ＨＮの無い映像信号Ｂが生成されることになる。すなわち、前述したように、信号多重回路７及び８にて例えば７．１５ＭＨｚのような高周波数の信号をディジタル映像信号に多重したとしても、同期信号すげ替え回路１２にて本来の垂直帰線期間の信号パターンにすげ替えを行うことにより、前段での多重化処理が最終的な映像信号には全く影響していないことがわかる。
【００５７】
この同期信号すげ替え回路１２から出力された映像信号Ｂは、Ｄ／Ａ（ディジタル／アナログ）変換器１５にてアナログ映像信号に変換され、その後、ＬＰＦ（ローパスフィルタ）１６を介して出力端子１７から出力される。ここで、ＬＰＦ１６は、少なくとも垂直同期信号Ｖsync及び垂直基準信号Ｖpulseとしてディジタル映像信号に多重化されるＴＦＦ出力信号の周波数を充分減衰させることができるカットオフ周波数特性を有するものである。本実施の形態では、７．１５ＭＨｚ以下の周波数成分を充分減衰させることができるカットオフ周波数特性を有するローパスフィルタを使用する。
【００５８】
一方、図６の（ｃ）に示した映像信号のように、垂直基準信号Ｖpulseが垂直帰線期間だけでなく映像信号期間にも多重されて高周波成分ＨＮが発生しているような場合、同期信号すげ替え回路１２にて上述のような同期信号すげ替え処理を行ったとしても、図６の（ｄ）に示すように、本体の垂直帰線期間の信号パターンではすげ替えできない部分ＲＮが残ることになる。
【００５９】
これに対し、本実施の形態では、上述したように、ディジタル映像信号を構成する８ビットのうちの最下位側のビット（下位１ビットｌｓｂ１）に垂直基準信号Ｖpulseを多重化するようにしているため、映像信号の信号振幅への影響は非常に小さく、また、下位１ビットｌｓｂ１として多重化される信号は７．１５ＭＨｚのような高周波数の信号であるため、Ｄ／Ａ変換器１５の後に設けられているＬＰＦ１６により、すげ替えされずに残った高周波成分（ＲＮ）を十分に減衰させることができる。例えばいわゆるＳ−ＶＨＳの場合でも、信号の帯域は５ＭＨｚ程度であり、７．１５ＭＨｚ以上の周波数信号の振幅を十分減衰することができるＬＰＦ１６を用いれば、多重化した信号の影響を抑えることが可能である。
【００６０】
以上説明したように、本発明実施の形態の時間軸補正装置によれば、映像信号に同期した垂直同期信号Ｖsyncや垂直基準信号Ｖpulseのような種々のパルス信号を、高周波数の信号に変換して映像信号に多重し、時間軸補正を行った後にこれらパルス信号を分離することにより、メモリのビット数を増やすことなく、きわめて簡単な回路構成によって、それら垂直同期信号Ｖsyncや垂直基準信号Ｖpulseのような種々のパルス信号の時間軸補正が実現できている。また、本実施の形態の時間軸補正装置によれば、映像信号に多重するパルス信号の周波数を、当該映像信号には影響を与えない例えば７．１５ＭＨｚのような高い周波数の信号に設定すると共に、そのパルス信号の周波数以上の信号成分を充分に減衰させることができるローパスフィルタを設け、パルス信号を分離した後の映像信号を当該ローパスフィルタに通すことにより、映像信号にパルス信号を多重化することによる影響を充分に抑えることができる。
【００６１】
なお、本発明は一例として説明した上述の実施の形態に限定されることはなく、例えば時間軸補正を行う各種パルス信号も前述した垂直同期信号Ｖsyncや垂直基準信号Ｖpulseだけでなく他のパルス信号であってもよく、この他、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。
【００６２】
【発明の効果】
請求項１に記載の本発明に係る時間軸補正装置は、当該時間軸補正装置の動作の基準となる基準信号に基づいてディジタル映像信号の周波数よりも高い周波数の信号を発生し、当該高周波数信号をディジタル同期パルス信号に同期して前記ディジタル映像信号に多重する信号多重手段と、前記信号多重手段により多重されたディジタル映像信号を前記メモリに書き込み、時間軸変動が含まれないように前記多重されたディジタル映像信号を前記メモリから読み出すことにより時間軸補正を施す補正手段と、前記補正手段による時間軸補正後のディジタル映像信号と前記基準信号とから前記多重された高周波数信号を分離し、当該高周波数信号に基づいて前記時間軸補正後のディジタル映像信号から前記ディジタル同期パルス信号を復元する信号分離手段とを有することにより、極めて簡単な回路構成により、メモリのビット数を増やすことなく安価且つ簡単な構成で、また、ディジタル映像信号と同期がとれた状態で、ディジタル映像信号に同期した種々のディジタル同期パルス信号の時間軸補正を実現できる。
【００６３】
請求項２に記載の本発明に係る時間軸補正装置は、ディジタル映像信号の最下位ビット側に、高周波数信号を多重し、このディジタル映像信号の最下位ビット側に多重された前記高周波数信号を分離することにより、ディジタル映像信号への多重を行ったとしても、当該ディジタル映像信号の信号振幅への影響を非常に小さくすることが可能である。
【００６４】
請求項３及び請求項４に記載の本発明に係る時間軸補正装置は、信号多重手段として、ディジタル映像信号の周波数よりも高い周波数の信号を発生する高周波数信号発生手段と、高周波数信号発生手段が発生した高周波数信号とディジタル映像信号の最下位ビット側の信号とをディジタル同期パルス信号に基づいて切り換え出力する切り換え出力手段とを備えるものを使用し、また、信号分離手段として、ディジタル映像信号の最下位ビット側に高周波数信号が多重されている期間を検出する多重期間検出手段と、当該多重期間検出手段が検出した多重期間が所定期間に達したときに所定長のパルスを有する信号をディジタル同期パルス信号として発生するパルス信号発生手段とを備えるものを使用することにより、極めて簡単な回路構成にて、ディジタル同期パルス信号としての高周波数信号の多重及び分離を実現している。
【００６５】
請求項５に記載の本発明に係る時間軸補正装置は、信号多重手段にて多重がなされた信号期間を、所定の信号パターンですげ替えるすげ替え手段を備えることにより、ディジタル同期パルス信号としての高周波数信号を多重することによるディジタル映像信号への影響を無くすことができる。
【００６６】
請求項６に記載の本発明に係る時間軸補正装置は、信号分離手段にて多重された高周波数信号を分離した後の信号から、ディジタル映像信号の周波数成分を通過させる信号通過手段を設けてなることにより、ディジタル映像信号に残った多重信号の影響を充分に抑えることができる。
【００６７】
請求項７に記載の本発明に係る時間軸補正方法は、当該時間軸補正装置の動作の基準となる基準信号に基づいてディジタル映像信号の周波数よりも高い周波数の信号を発生し、当該高周波数信号をディジタル同期パルス信号に同期して前記ディジタル映像信号に多重する信号多重ステップと、前記信号多重ステップにより多重されたディジタル映像信号を前記メモリに書き込み、時間軸変動が含まれないように前記多重されたディジタル映像信号を前記メモリから読み出すことにより時間軸補正を施す補正ステップと、前記補正ステップによる時間軸補正後のディジタル映像信号と前記基準信号とから前記多重された高周波数信号を分離し、当該高周波数信号に基づいて前記時間軸補正後のディジタル映像信号から前記ディジタル同期パルス信号を復元する信号分離ステップとを有することにより、極めて簡単な回路構成により、メモリのビット数を増やすことなく安価且つ簡単な構成で、また、ディジタル映像信号と同期がとれた状態で、ディジタル映像信号に同期した種々のディジタル同期パルス信号の時間軸補正を実現できる。
【図面の簡単な説明】
【図１】本発明が適用される一実施の形態の時間軸補正装置の概略構成を示すブロック図である。
【図２】信号多重回路の具体的構成例を示すブロック図である。
【図３】信号多重回路の動作説明に用いるタイミングチャートである。
【図４】信号分離回路の具体的構成例を示すブロック図である。
【図５】信号分離回路の動作説明に用いるタイミングチャートである。
【図６】同期信号すげ替え回路の動作説明に用いるタイミングチャートである。
【図７】映像信号の時間軸補正装置の概略構成を示すブロック図である。
【図８】映像信号が同期分離した垂直同期信号の時間軸補正を行う従来の時間軸補正回路の概略構成を示すブロック図である。
【符号の説明】
２…Ａ／Ｄ変換器、７…垂直同期信号用の信号多重回路、８…垂直基準信号用の信号多重回路、９…時間軸補正回路、１０…垂直同期信号用の信号分離回路、１１…垂直基準信号用の信号分離回路、１２…同期信号すげ替え回路、１５…Ｄ／Ａ変換器、１６…ＬＰＦ、２４…ＴＦＦ、２５…スイッチ、３３…ＤＦＦ、３４…ＥＸＯＲ、３５…カウンタ、３６…デコーダ
Claims (7)
- ディジタル映像信号及び前記ディジタル映像信号に同期したディジタル同期パルス信号をメモリを用いて時間軸補正を行う時間軸補正装置において、
当該時間軸補正装置の動作の基準となる基準信号に基づいて前記ディジタル映像信号の周波数よりも高い周波数の信号を発生し、当該高周波数信号を前記ディジタル同期パルス信号に同期して前記ディジタル映像信号に多重する信号多重手段と、
前記信号多重手段により多重されたディジタル映像信号を前記メモリに書き込み、時間軸変動が含まれないように前記多重されたディジタル映像信号を前記メモリから読み出すことにより時間軸補正を施す補正手段と、
前記補正手段による時間軸補正後のディジタル映像信号と前記基準信号とから前記多重された高周波数信号を分離し、当該高周波数信号に基づいて前記時間軸補正後のディジタル映像信号から前記ディジタル同期パルス信号を復元する信号分離手段と
を有することを特徴とする時間軸補正装置。 - 前記信号多重手段は、前記ディジタル映像信号の最下位ビット側に、前記高周波数信号を多重し、
前記信号分離手段は、前記ディジタル映像信号の最下位ビット側に多重された前記高周波数信号を分離すること
を特徴とする請求項１記載の時間軸補正装置。 - 前記信号多重手段は、前記ディジタル映像信号の周波数よりも高い周波数の信号を発生する高周波数信号発生手段と、前記高周波数信号発生手段が発生した高周波数信号と前記ディジタル映像信号の最下位ビット側の信号とを前記ディジタル同期パルス信号に基づいて切り換え出力する切り換え出力手段とを備えること
を特徴とする請求項２記載の時間軸補正装置。 - 前記信号分離手段は、前記ディジタル映像信号の最下位ビット側に前記高周波数信号が多重されている期間を検出する多重期間検出手段と、当該多重期間検出手段が検出した多重期間が所定期間に達したときに所定長のパルスを有する信号を前記ディジタル同期パルス信号として発生するパルス信号発生手段とを備えること
を特徴とする請求項２又は請求項３記載の時間軸補正装置。 - 前記信号多重手段にて多重がなされた信号期間を、所定の信号パターンですげ替えるすげ替え手段を設けること
を特徴とする請求項１乃至請求項４のうち何れか１項記載の時間軸補正装置。 - 前記信号分離手段にて前記多重された高周波数信号を分離した後の信号から、前記ディジタル映像信号の周波数成分を通過させる信号通過手段を設けること
を特徴とする請求項１乃至請求項５のうち何れか１項記載の時間軸補正装置。 - ディジタル映像信号及び前記ディジタル映像信号に同期したディジタル同期パルス信号をメモリを用いて時間軸補正を行う時間軸補正方法において、
当該時間軸補正装置の動作の基準となる基準信号に基づいて前記ディジタル映像信号の周波数よりも高い周波数の信号を発生し、当該高周波数信号を前記ディジタル同期パルス信号に同期して前記ディジタル映像信号に多重する信号多重ステップと、
前記信号多重ステップにより多重されたディジタル映像信号を前記メモリに書き込み、時間軸変動が含まれないように前記多重されたディジタル映像信号を前記メモリから読み出すことにより時間軸補正を施す補正ステップと、
前記補正ステップによる時間軸補正後のディジタル映像信号と前記基準信号とから前記多重された高周波数信号を分離し、当該高周波数信号に基づいて前記時間軸補正後のディジタル映像信号から前記ディジタル同期パルス信号を復元する信号分離ステップとを有すること
を特徴とする時間軸補正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20386298A JP3994530B2 (ja) | 1998-07-17 | 1998-07-17 | 時間軸補正装置及び方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20386298A JP3994530B2 (ja) | 1998-07-17 | 1998-07-17 | 時間軸補正装置及び方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000036943A JP2000036943A (ja) | 2000-02-02 |
| JP3994530B2 true JP3994530B2 (ja) | 2007-10-24 |
Family
ID=16480942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20386298A Expired - Fee Related JP3994530B2 (ja) | 1998-07-17 | 1998-07-17 | 時間軸補正装置及び方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3994530B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4679750B2 (ja) * | 2001-04-05 | 2011-04-27 | 旭化成エレクトロニクス株式会社 | デジタル・ビデオフレームを構成する装置 |
-
1998
- 1998-07-17 JP JP20386298A patent/JP3994530B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000036943A (ja) | 2000-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| NL8104959A (nl) | Werkwijze en inrichting voor transmissie, meer in het bijzonder opname en weergave, van een videosignaal. | |
| JP3994530B2 (ja) | 時間軸補正装置及び方法 | |
| EP0369892B1 (en) | Dropout detecting circuit | |
| KR920000430B1 (ko) | 주기성잡음제거기능을 갖춘 아날로그신호연결부분처리장치 | |
| US4825303A (en) | Compressed audio silencing | |
| JPH066758A (ja) | 表示画像の歪みを補正する信号処理装置 | |
| JPS60109982A (ja) | 情報信号の時間軸成分を再発生するための装置 | |
| JPH08307832A (ja) | スキュー補償及び雑音除去用の映像信号処理装置 | |
| JPH0339988Y2 (ja) | ||
| JP2527471B2 (ja) | 再生ｍｕｓｅ信号処理装置 | |
| JP2688725B2 (ja) | 映像信号記録再生装置 | |
| KR940006727B1 (ko) | 기록 재생 장치 | |
| KR0166921B1 (ko) | 복수채널 기록재생장치에서의 화질열화 방지회로 | |
| KR970010138B1 (ko) | 디스크재생시스템에서의 디지탈정지화상기억장치 | |
| JPH0747017Y2 (ja) | Ｍｕｓｅデコーダ | |
| JP2546590B2 (ja) | 同期信号抽出回路 | |
| JPH04196693A (ja) | 映像信号記録装置 | |
| JPH0813121B2 (ja) | 時間軸誤差補正装置 | |
| JPH0319578A (ja) | 映像信号処理装置 | |
| JPS63113981A (ja) | デジタル信号検出回路 | |
| JPH066745A (ja) | 磁気記録再生装置 | |
| JP2001169229A (ja) | ビデオ信号処理装置とそのためのビデオ信号処理方法 | |
| JPS63232778A (ja) | 映像信号処理装置 | |
| JPH07264540A (ja) | 磁気記録再生装置 | |
| JPH01180192A (ja) | ドロップアウト補正回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070613 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070710 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070723 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |