JPS63151287A - 映像信号の処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、映像信号の輝度信号と２つの色信号をそれぞ
れディジタル変換して信号処理する装置に関し、特に輝
度信号Ｙと２つの色信号ＣＩ　、　０２のそれぞれのサ
ンプリングタイミングや振幅を自動調整する装置に関す
るものである。

従来の技術 従来、映像信号の輝度信号Ｙと２つの色信号０１．０２
をそれぞれ時間軸圧縮し時分割多重（ＴＣＩ処理）して
磁気記録再生装置に記録するには以下のように行われて
いた。まず、前記映像信号から水平同期信号を分離しこ
の水平同期信号からＰ　Ｌ　Ｌ　（Ｐｈａｓｅ　Ｌｏｃ
ｋｅｄ　Ｌｏｏｐ　）を用イテ前記映像信号に位相同期
した所定周波数の２つのクロック信号ｆｒ＋ｆｏを得る
。前記Ｙ信号は第一のＡ　／　Ｄ変換器でクロック信号
ｆｒによってディジタル変換され、前記Ｃ１信号、Ｃ２
信号はそれぞれ第二、及び第三のＡ／Ｄ変換器でクロッ
ク信号ｆｃ　によってディジタル変換される。これらデ
ィジタル変換された前記映像信号はそれぞれメモリーな
どに書き込まれ、書き込みと読みだしのクロック周波数
を変えることによ９時間軸圧縮され、映像信号の１水平
走査期間内に所定のタイミングで時分割多重されて記録
信号となる。

発明が解決しようとする問題点 しかしながら上記信号処理においては、前記同期分離し
て位相同期したクロック信号を得る信号処理系とＡ　／
　Ｄ変換する系とが異なるため、前記第一、第二、第三
のＡ／Ｄ変換器それぞれの前段に設けられる増幅器のゲ
インやローパスフィルターの群遅延特性のばらつきや温
度特性によって、実際に前記Ａ／Ｄ変換器でディジタル
変換される５ｔ・−ノ 振幅やサンプリングタイミングがずれることがあるとい
う問題があった。このため、映像信号をＴＣＣ倍信号変
換し記録再生して元の時間軸の映像信号に戻した時に、
Ｙ−Ｃタイミングがずれたり輝度や色相、色飽和度が変
わるという大きな問題があった。

本発明はかかる点に鑑み、増幅器やローパスフィルター
などのばらつきや調整誤差、温度特性による特性変動が
あっても実際にＡ　／　Ｄ変換器でディジタル変換され
る映像信号の振幅やサンプリングタイミングがずれない
映像信号の処理装置を提供することを目的とする。

問題点を解決するだめの手段 本発明は、映像信号の輝度信号と２つの色信号のそれぞ
れに基準信号を挿入する手段と、これら３つの信号をそ
れぞれアナログ信号処理する手段と、これらアナログ信
号処理した信号をそれぞれＡ　／　Ｄ変換器でディジタ
ル変換する手段と、ディジタル変換された基準信号デー
タと前記挿入した基準信号との差を検出し誤差信号を得
る手段と、６、、−； この誤差信号が零になるように制御する手段とを少なく
とも有することを特徴とする映像信号の処理装置である
。

作用 本発明は前記した構成により、基準信号を挿入してから
ディジタル変換されるまで３つのアナログ信号処理系に
回路素子のばらつきや温度による特性変動、調整誤差等
があってもそれらの誤差成分を自動的に補正してディジ
タル変換することができるものである。

実施例 第１図は本発明の一実施例における映像信号の処理装置
のブロック図である。同図において、１は所定ＤＣレベ
ルで輝度信号Ｙが入力する第一の入力端子、２は所定Ｄ
Ｃレベルで色信号Ｃ１が入力する第二の入力端子、３は
所定ＤＣレベルで色信号Ｃ２が入力する第三の入力端子
、４は輝度信号から水平同期信号を分離する同期分離回
路、５は前記同期分離回路４から分離された水平同期信
号に位相同期したクロック信号ｆｙ、　ｆｃ、及び各７
、、−７ 水平走査期間の基準位置を示すｆＨを発生させるクロッ
ク信号発生回路、６はＲＯＭ　（ＩＪ−ド・オンリー・
メモリー）とＤ／Ａ等で構成され、前記クロック信号ｆ
Ｙと前記ｆＨとから前記Ｙ、Ｃ１゜Ｃ２に挿入する基準
信号を発生させる基準信号発生回路、７は前記輝度信号
Ｙの水平ブランキング期間内の所定位置に前記基準信号
を挿入する第一のスイッチ回路、８，２５．３２はそれ
ぞれ前記ｙ、ａ１．ｃ２を増幅する第一、第二、第三の
可変利得増幅回路、９，２６．３３はそれぞれ前記Ｙ、
Ｇ１．Ｃ２を帯域制限する第一、第二、第三のローパス
フィルター、１０，２７．３４はそれぞれ前記Ｙ、０１
，０２を所定レベルにクランプする第一、第二、第三の
クランプ回路、１１゜２８．３５はそれぞれ前記Ｙ、０
１，０２をディジタル変換する第一、第二、第三のＡ　
／　Ｄ変換器、１２は前記クロック信号ｆＹでディジタ
ル変換された基準信号の振幅を検出し、前記基準信号発
生回路６で発生した基準信号振幅との振幅誤差信号を出
力する振幅検出回路、１３は前記振幅誤差信号をアナロ
グ変換する第一のＤ　／　Ａ変換器、１４は前記アナロ
グ変換された振幅誤差信号を増幅する増幅器、１５はロ
ーパスフィルター、１６は前記８，１２．１３，１４．
１５からなる第一の振幅誤差制御部、１７は前記クロッ
ク信号ｆＹでディジタル変換された基準信号のサンプリ
ング位相を検出し、前記基準信号発生回路６で発生した
基準信号の基準位相点とサンプリング点との１クロック
以内の位相誤差信号を出力しクロック単位の基準位置を
ＴＣＩ処理回路２３に出力する位相検出回路、１８は前
記位相誤差信号をアナログ変換する第二のＤ／Ａ変換器
、１９は前記アナログ変換された位相誤差信号を増幅す
る増幅器、２ｏはローパスフィルター、２１はＣＭＯＳ
ゲートで構成されており、前記位相誤差信号でその電源
電圧を制御して前記クロック信号発生回路５で発生する
クロック信号ｆＹの遅延量を変化させる可変遅延回路、
２２は前記１７．１Ｂ、１９，２０゜２１からなる第一
の位相誤差制御部、２４は前記色信号Ｃ１の水平ブラン
キング期間内の所定位置に前記基準信号を挿入する第二
のスイッチ回路、２９は前記第一の振幅誤差制御部１６
と同じ構成の第二の振幅誤差制御部、３０は前記第一の
位相誤差制御部２２と同じ構成の第二の位相誤差制御部
、３１は前記色信号Ｃ２の水平ブランキング期間内の所
定位置に前記基準信号を挿入する第三のスイッチ回路、
３６は前記第一の振幅誤差制御部１６と同じ構成の第三
の振幅誤差制御部、３７は前記第一の位相誤差制御部２
２と同じ構成の第三の位相誤差制御部、２３はＲＡＭ　
（ランダム・アクセス・メモリー）とアドレスカウンタ
ーで構成されており、前記ディジタル変換されたＹとＣ
Ｉ。

Ｃ２を前記位相制御部２２，３０．３７で検出した基準
位置をそれぞれの１水平走査の基準位置としてそれぞれ
前記クロック信号ｆＹとｆｃでＲＡＭに書き込み、クロ
ック信号ｆＴＱＸで読みだして時間軸圧縮し一水平走査
期間に時分割多重するＴＣＩ処理回路、３９はＴＣＩ信
号の出力端子である。

第２図は本実施例の動作を説明する動作波形図である。

同図において４０は入力輝度信号Ｙ、４１は基準信号人
が水平ブランキング期間の白レベルから黒レベル間に挿
入された輝度信号波形、４２は入力色信号０１，４３は
基準信号Ａが水平ブランキング期間の０１　ｐ−ｐ内に
挿入された色信号Ｃ１波形、４４はＴＯＩ処理回路の出
力端子に出力するＴＣＩ信号波形である。同図において
Ｂ区間はＣ１信号、Ｃ区間はＣ２信号、Ｄ区間はＹ信号
であり、時間軸基準として水平同期及びバースト信号が
挿入されている。第３図は本実施例で前記輝度信号４１
のＡ区間に挿入される立ち上がり部を拡大した基準信号
４５の波形図である。同図において黒丸は基準信号の基
準位相点、白丸は前記クロック信号ｆＹにおける基準サ
ンプリング点、ＥばｆＹの１周期期間、Ｆは映像信号の
最大振幅よりも小さい値に設定された基準振幅である。

第４図は前記第一のＡ／Ｄ変換器１１１でサンプリング
された基準信号４６の波形図である。同図において黒丸
は前記基準信号の基準位相点、白丸は実際にクロック信
号ｆＹでサンプリングされたサンプリング点、Ｇはサン
プリング位相誤差である。第１１　　ｆ、−。

５図は前記第二のＡ　／　Ｄ変換器２８でサンプリング
された基準信号４７の波形図である。同図において黒丸
は前記基準信号の基準位相点、白丸は実際にクロック信
号ｆｃでサンプリングされたサンプリング点、Ｈはサン
プリング位相誤差である。

本実施例ではｆ！＝＝　３　ｆｃに設定されている。

以上のように構成された第一の実施例についてその動作
を説明する。

入力端子１から入力した輝度信号Ｙは同期分離回路４、
および第一のスイッチ回路７に入力する。

前記同期分離回路４は前記輝度信号から水平同期信号を
分離する。クロック信号発生回路５はＰＬＬ構成にｔっ
でおり、前記分離された水平同期信号に位相同期したク
ロック信号ｆＹ　＋　’Ｃｓ及び各水平走査期間の基準
位置を示すｆＨを発生させる。

基準信号発生回路６はアドレスカウンターを前記ｆＨに
同期してリセットし前記クロック信号ｆＹを計数してあ
らかじめ前記基準信号を記憶したＲＯＭをアドレスして
所定期間にデータを発生させ、このデータをアナログ変
換し帯域制限した後に出力する。ここで用いるローパス
フィルターは前記Ｙ。

０１．０２の帯域制限をする第一、第二、及び第三のロ
ーパスフィルターのいずれよりもその帯域が狭いか、又
は等しいものである。第一のスイッチ回路７は前記輝度
信号Ｙの水平ブランキング期間の所定位置に前記基準信
号を挿入する。この基準信号が挿入された輝度信号は、
第一の可変増幅回路８、第一のローパスフィルター９、
第一のクランプ回路１Ｑそれぞれで増幅、帯域制限、ク
ランプされ第一のＡ　／　Ｄ変換器１１に入力する。位
相検出回路１７は前記基準信号が挿入されたタイミング
でその動作を開始する。この位相検出回路では連続する
基準信号のサンプリング点からサンプリング値が増加す
るポイント（例えば、第４図のＣ）を検出してサンプリ
ング点ｏｂ、ｃ、ｄ。

ｅ、ｆを決定し、ＴＣＩ処理回路２３における基準位置
となる信号を出力するとともに、これらサンプリング点
ｃ、ｄ、ｅからｄ−（ｃ＋ｅ）／２を計算し実際のサン
プリング位相と前記基準信号４５の基準位相点ａとの位
相誤差Ｇに比例した位相誤差信号を出力する。前記位相
誤差信号は第二のＤ／Ａ変換器１８でアナログ変換され
増幅器１９、ローパスフィルター２０で増幅、及び帯域
制限されて、可変遅延回路２１に入力する。この可変遅
延回路２１はＣＭＯＳゲートを縦続接続して構成されて
おり、前記位相誤差信号が零になるようにその電源電圧
を変化させて前記クロック信号発生回路５で発生するク
ロック信号ｆＹの遅延−量を制御する。第一の振幅検出
回路１２はディジタル変換された基準信号４６のサンプ
ル点ｏｂ。

ｆから（ｆ−ｂ）を計算して振幅を検出し、基準信号４
５の振幅Ｆとの振幅誤差信号を出力する。

この振幅誤差信号は第一のＤ　／　Ａ変換器１２でアナ
ログ変換され増幅器１４、ローパスフィルター１５で増
幅、及び帯域制限されて前記第一の可変増幅回路８のゲ
インを制御する。一方、色信号０１゜Ｃ２も輝度信号Ｙ
と同様に処理される。

上記輝度信号の処理と異なるのは、振幅誤差、及び位相
誤差検出である。振幅検出は前記クロック信号ｆ。によ
りディジタル変換された基準信号１４、、＞ ４７のサンプル点ｇ、ｋから（ｋ−ｇ）を計算して振幅
を検出して基準信号４５の振幅Ｆと比較する。位相検出
はディジタル変換された基準信号４７のサンプリング点
ｏｈ、ｉ、コからｉ　−（ｈ＋ｊ）／２を計算し実際の
サンプリング位相と前記基準信号４５０基準位相点ａと
の位相誤差を検出する。

このようにサンプリングされた前記輝度信号Ｙ。

及び色信号０１，０２はＴＣＩ処理回路３８に入力し時
間軸圧縮され時分割多重される。このＴＣＩ処理回路３
８はアドレスカウンターで前記クロック信号ｆＹ、及び
クロック信号ｆｃをそれぞれ計数しアドレスを発生させ
ＲＡＭに前記Ｙ、０１゜Ｃ２をそれぞれ書き込み、前記
クロック信号ｆＴｃＩを計数してアドレスを発生させ前
記ＲＡＭから読みだして時間軸圧縮し一水平走査期間に
時分割多重して出力端子３９に出力する。

以上説明したように本実施例によれば映像信号の輝度信
号と２つの色信号との３つの信号をそれぞれディジタル
変換する際に、少なくとも増幅、１５、、−Ｌ 及び帯域制限する前に前記３つの信号の水平ブランキン
グ期間内に同タイミングで基準信号を挿入し、ディジタ
ル変換したテークからそれぞれ振幅誤差とサンプリング
位相誤差とを検出し、この振幅誤差信号と位相誤差信号
とをアナログ変換して可変増幅器、及び可変遅延回路に
フィードバックして誤差が零になるように制御すること
によって、３つの信号をそれぞれ特性の異なる増幅器や
フィルターなどで処理しても基準信号を挿入した後から
ディジタル変換されるまでの振幅変動、及び遅延時間の
変動を自動的に補正することができる。

また、挿入する基準信号の信号帯域はＹ、Ｇ１゜Ｃ２の
どの信号帯域よりも小さいため、帯域の異なるＹ、０１
，０２の帯域制限によって影響を受けない。

本実施例においては、検出した水平同期信号に位相同期
させてクロック信号を得ていたが、入力輝度信号４１に
は示してないがバースト信号に位相同期させても良い。

また、位相誤差信号をアナログ変換して可変遅延回路に
フィードバックしたが、可変遅延回路に複数の遅延器を
用い位相誤差信号をＲＯＭを介して変換して遅延段数を
変える構成にしても良い。更に、基準信号を水平ブラン
キング期間内に挿入したが、垂直ブランキング期間やそ
の他周期的に挿入しても良い。本実施例は、ＹとＣ１と
Ｃ２とをＴＧＩ処理する場合を例にとって説明したが、
ＴＣＩ処理に限らすＹとＣ１とＣ２をそれぞれディジタ
ル変換する場合に適用できる。

発明の詳細 な説明したように本発明によれば映像信号の輝度信号と
２つの色信号との３つの信号をそれぞれディジタル変換
する際に、少なくとも増幅、及び帯域制限処理するより
も前に前記３つの信号の所定の期間に基準信号を挿入し
てディジタル変換し、基準信号のサンプリングデータか
ら振幅誤差とサンプリング位相誤差とを検出し、この振
幅誤差信号と位相誤差信号とを可変利得増幅回路、及び
可変遅延回路にフィードバックして制御することによっ
て、基準信号を挿入した後からディジタ１７、、−。

ル変換するまでの振幅変動、及び遅延時間の変動的に補
正することができる。このため、部品のば、らつきや温
度特性、調整誤差等があってもディジタルデータそのも
のの振幅やサンプリング位相の誤差をなくすことができ
、３つの映像信号（Ｙ。

０１．０２）をディジタル信号処理する際その実用的効
果は非常に大きい。

【図面の簡単な説明】

第１図は本発明の一実施例における映像信号の処理装置
のブロック図、第２図は同実施例における動作波形図、
第３図は同実施例における基準信号の波形図、第４図は
同実施例においてサンプリングされた輝度信号に挿入さ
れた基準信号の波形図、第５図は同実施例においてサン
プリングされた色信号に挿入された基準信号の波形図で
ある。 ６・・・・・・基準信号発生回路、７・・・・・・第一
のスイッチ回路、８・・・・・・可変利得増幅回路、１
２・・・・・・振幅検出回路、１７・・・・・・位相検
出回路、２１・・・・・・可変遅延回路、２４・・・・
・第二のスイッチ回路、３１・・・・・・第三のスイッ
チ回路。 第１図 第２図 第３図 粥４図

Claims (6)

【特許請求の範囲】
1. （１）映像信号の輝度信号と２つの色信号のそれぞれに
   基準信号を挿入する手段と、これら３つの信号をそれぞ
   れアナログ信号処理する手段と、アナログ信号処理した
   信号をそれぞれＡ／Ｄ変換器を用いてディジタル変換す
   る手段と、ディジタル変換された基準信号データと前記
   挿入した基準信号との差を検出し誤差信号を得る手段と
   、この誤差信号が零になるように制御する手段とを少な
   くとも有することを特徴とする映像信号の処理装置。
2. （２）アナログ信号処理する手段が少なくとも帯域制限
   回路を含み、誤差信号を得る手段がＡ／Ｄ変換器でディ
   ジタル変換された基準信号データからそのサンプリング
   位相を検出してサンプリング位相誤差信号を発生させる
   サンプリング位相誤差検出回路であって、制御する手段
   がＡ／Ｄクロック信号を前記サンプリング位相誤差信号
   で制御して遅延させる可変遅延回路であることを特徴と
   する特許請求の範囲第１項記載の映像信号の処理装置。
3. （３）アナログ信号処理する手段が少なくとも増幅回路
   を含み、誤差信号を得る手段がディジタル変換された基
   準信号データからその振幅を検出して振幅誤差信号を発
   生させる振幅誤差検出回路であって、制御する手段が前
   記振幅誤差信号で制御される可変利得増幅回路であるこ
   とを特徴とする特許請求の範囲第１項記載の映像信号の
   処理装置。
4. （４）基準信号は所定の期間内で少なくとも２つの一定
   レベル区間とそのレベル間を立ち上がる、又は立ち下が
   る区間とからなる信号であり、その信号帯域は映像信号
   の輝度信号と２つの色信号のいずれの信号帯域よりも小
   さいか、または等しいことを特徴とする特許請求の範囲
   第１項記載の映像信号の処理装置。
5. （５）可変遅延回路はＣＭＯＳゲートで構成され、サン
   プリング位相誤差信号でその電源電圧を制御して遅延量
   を変化させることを特徴とする特許請求の範囲第２項記
   載の映像信号の処理装置。
6. （６）可変遅延回路は複数の遅延素子で構成され、サン
   プリング位相誤差信号でその遅延段数を変えることを特
   徴とする特許請求の範囲第２項記載の映像信号の処理装
   置。