JPH04176285A - 時間軸補正装置 - Google Patents
時間軸補正装置Info
- Publication number
- JPH04176285A JPH04176285A JP2305116A JP30511690A JPH04176285A JP H04176285 A JPH04176285 A JP H04176285A JP 2305116 A JP2305116 A JP 2305116A JP 30511690 A JP30511690 A JP 30511690A JP H04176285 A JPH04176285 A JP H04176285A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- delay
- time axis
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 34
- 238000000926 separation method Methods 0.000 claims abstract description 14
- 230000003044 adaptive effect Effects 0.000 claims abstract description 9
- 230000003111 delayed effect Effects 0.000 claims abstract description 6
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 2
- 230000001934 delay Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、再生映像信号に含まれる時間軸変動を除去す
る時間軸補正装置に関するものである。
る時間軸補正装置に関するものである。
従来の技術
従来の時間軸補正装置について第３図を参照しながら説
明する。
明する。
ＶＴＲ等の再生映像信号の時間軸変動を除去するために
、同期信号分離回路２は再生映像信号１から水平同期信
号あるいはバースト信号等の基準信号を抜き出し、ＡＦ
Ｃ回路（自動周波数制御回路）、ＡＰＣ回路（自動位相
制御回路）等から構成される書き込みクロック発生回路
３は、再生映像信号１の水平同期信号あるいはバースト
信号に位相同期した書き込みクロック信号１９を発生す
る。そして書き込みクロック信号１９によって再生映像
信号１をＡ／Ｄ変換回路１２においてＡ／Ｄ変換し、書
き込みクロック信号１９をクロックとしてメモリ１３に
書き込む。書き込みクロック信号１９は再生信号の水平
同期信号あるいはバースト信号に位相同期しているため
、再生映像信号１に含まれる時間軸変動はメモリ１３に
書きこまれた時点である程度除去される。しかしながら
、時間軸誤差は再生信号から分離した水平同期信号ある
いはバースト信号を用いて検出されるので、１水平走査
期間毎にしか時間軸誤差の検出が行えないため、１水平
走査期間内における時間軸変動は残るこ、とになる。特
に、テープとヘッドが接触するときに生じる大きな時間
軸変動が除去されないで残ってしまう。そこで、次に示
す手順によって１水平走査期間内における時間軸変動が
除去される。
、同期信号分離回路２は再生映像信号１から水平同期信
号あるいはバースト信号等の基準信号を抜き出し、ＡＦ
Ｃ回路（自動周波数制御回路）、ＡＰＣ回路（自動位相
制御回路）等から構成される書き込みクロック発生回路
３は、再生映像信号１の水平同期信号あるいはバースト
信号に位相同期した書き込みクロック信号１９を発生す
る。そして書き込みクロック信号１９によって再生映像
信号１をＡ／Ｄ変換回路１２においてＡ／Ｄ変換し、書
き込みクロック信号１９をクロックとしてメモリ１３に
書き込む。書き込みクロック信号１９は再生信号の水平
同期信号あるいはバースト信号に位相同期しているため
、再生映像信号１に含まれる時間軸変動はメモリ１３に
書きこまれた時点である程度除去される。しかしながら
、時間軸誤差は再生信号から分離した水平同期信号ある
いはバースト信号を用いて検出されるので、１水平走査
期間毎にしか時間軸誤差の検出が行えないため、１水平
走査期間内における時間軸変動は残るこ、とになる。特
に、テープとヘッドが接触するときに生じる大きな時間
軸変動が除去されないで残ってしまう。そこで、次に示
す手順によって１水平走査期間内における時間軸変動が
除去される。
すなわち、Ｈ長さ検出用パルス発生回路４は１水平走査
期間の長さを計測するために、同期信号分離回路２で分
離された水平同期信号あるいはバースト信号を基準とし
て、１水平走査期間長より若干短いパルスを発生する。
期間の長さを計測するために、同期信号分離回路２で分
離された水平同期信号あるいはバースト信号を基準とし
て、１水平走査期間長より若干短いパルスを発生する。
そして、第１の遅延回路５はシフトレジスタ等で構成さ
れ、Ｈ長さ検出回路４の出力を１クロツク単位で遅延し
、複数相のパルスをつくる。第２の遅延回路１７は第１
の遅延回路５の複数相の出力をゲート遅延する。
れ、Ｈ長さ検出回路４の出力を１クロツク単位で遅延し
、複数相のパルスをつくる。第２の遅延回路１７は第１
の遅延回路５の複数相の出力をゲート遅延する。
第２の遅延回路１７の構成例を第４図に示す。第２の遅
延回路１７には第４図に示すようにそれぞれ１クロツク
ずつ遅れたパルスが入力され、それぞれはゲート遅延さ
れる。そして、第４図に示す遅延回路のそれぞれのゲー
トの出力を、同期信号分離回路２によって分離された水
平同期信号あるいはバースト信号のタイミングでラッチ
することにより、１水平走査期間長が１クロツク周期よ
りもさらに高い精度で計測できる。時間軸誤差検出回路
１８は第２の遅延回路１７において計測された１水平走
査期間長と基準値との差をとることにより時間軸誤差を
検出する。基準クロック発生回路９は外部入力同期信号
１０に同期した基準クロックを発生し、位相変調回路１
１は１水平走査期間内での時間軸誤差を補正するために
基準クロック発生回路９の出力を位相変調し、読み出し
クロック２０を得る。映像信号は読み出しクロック２、
Ｏをクロックとしてメモリ１３から読み出され、Ｄ／Ａ
変換回路１４てＤ／Ａ変換される。映像信号は１水平走
査期間内での時間軸誤差を補正するように変調された読
み出しクロック２０でＤ／Ａ変換されるため、Ｄ／Ａ変
換された映像信号は、■水平走査期間内での時間軸誤差
も除去されたものとなる。
延回路１７には第４図に示すようにそれぞれ１クロツク
ずつ遅れたパルスが入力され、それぞれはゲート遅延さ
れる。そして、第４図に示す遅延回路のそれぞれのゲー
トの出力を、同期信号分離回路２によって分離された水
平同期信号あるいはバースト信号のタイミングでラッチ
することにより、１水平走査期間長が１クロツク周期よ
りもさらに高い精度で計測できる。時間軸誤差検出回路
１８は第２の遅延回路１７において計測された１水平走
査期間長と基準値との差をとることにより時間軸誤差を
検出する。基準クロック発生回路９は外部入力同期信号
１０に同期した基準クロックを発生し、位相変調回路１
１は１水平走査期間内での時間軸誤差を補正するために
基準クロック発生回路９の出力を位相変調し、読み出し
クロック２０を得る。映像信号は読み出しクロック２、
Ｏをクロックとしてメモリ１３から読み出され、Ｄ／Ａ
変換回路１４てＤ／Ａ変換される。映像信号は１水平走
査期間内での時間軸誤差を補正するように変調された読
み出しクロック２０でＤ／Ａ変換されるため、Ｄ／Ａ変
換された映像信号は、■水平走査期間内での時間軸誤差
も除去されたものとなる。
発明が解決しようとする課題
しかしながら上記従来の方法では、１水平走査期間長の
検出を行うとき、クロック周期より小さな時間の測定は
、第４図に示すようなゲート遅延で行うため、温度や素
子のばらつきにより測定される１水平走査期間長に大き
なばらつきがあった。
検出を行うとき、クロック周期より小さな時間の測定は
、第４図に示すようなゲート遅延で行うため、温度や素
子のばらつきにより測定される１水平走査期間長に大き
なばらつきがあった。
なぜなら、第２の遅延回路１７は同期信号のタイミング
と最も一致するゲートの番号を出力し、次段の時間軸誤
差検出回路１８は第２の遅延回路１７の出力と基準値上
の差をとるだけなので、特に、例えば第４図において各
相が１クロツク周期内に通過できるゲートの数が温度等
の理由によりばらつくと、大きな誤差を生じてしまう。
と最も一致するゲートの番号を出力し、次段の時間軸誤
差検出回路１８は第２の遅延回路１７の出力と基準値上
の差をとるだけなので、特に、例えば第４図において各
相が１クロツク周期内に通過できるゲートの数が温度等
の理由によりばらつくと、大きな誤差を生じてしまう。
本発明は、温度や素子のばらつきがあっても、時間軸誤
差を正確に測定し、時間軸誤差を正確に補正することを
技術的課題とする。
差を正確に測定し、時間軸誤差を正確に補正することを
技術的課題とする。
課題を解決するための手段
上記の課題を解決するために本発明の時間軸補正装置は
、時間軸変動を含む再生映像信号から水平同期信号ある
いはバースト信号を分離する同期信号分離回路と、前記
同期信号分離回路の出力を用いて１水平走査期間長を検
出するために再生映像信号の１水平走査期間よりも少し
短いパルスを発生するＨ長さ検出用パルス発生回路と、
前記Ｈ長さ検出用パルス発生回路の出力を１クロツタ単
位で遅延し複数のパルスを作る第１の遅延回路と、前記
第１の遅延回路の複数の出力をそれぞれゲート遅延する
第２の遅延回路と、前記第２の遅延回路の各段の１クロ
ツタ期間内の遅延段数を検出する遅延段数検出回路と、
前記第２の遅延回路の出力と前記遅延段数検出回路の出
力を用い、適応的に時間軸誤差を検出する適応型時間軸
誤差検出回路と、外部から入力される同期信号から基準
クロックを発生する基準クロック発生回路と、前記適応
型時間軸誤差検出回路の出力を用い前記基準クロック発
生回路の出力を位相変調する位相変調回路と、前記同期
信号分離回路の出力を用いメモリ書き込みクロックを作
る書き込みクロック発生回路と、前記再生映像信号をア
ナログディジタル変換するＡ／Ｄ変換回路と、前記Ａ／
Ｄ変換回路の出力を記憶するメモリと、前記位相変調回
路の出力をクロックとして前記メモリから読み出された
映像信号をディジタルアナログ変換するＤ／Ａ変換回路
とによって構成される。
、時間軸変動を含む再生映像信号から水平同期信号ある
いはバースト信号を分離する同期信号分離回路と、前記
同期信号分離回路の出力を用いて１水平走査期間長を検
出するために再生映像信号の１水平走査期間よりも少し
短いパルスを発生するＨ長さ検出用パルス発生回路と、
前記Ｈ長さ検出用パルス発生回路の出力を１クロツタ単
位で遅延し複数のパルスを作る第１の遅延回路と、前記
第１の遅延回路の複数の出力をそれぞれゲート遅延する
第２の遅延回路と、前記第２の遅延回路の各段の１クロ
ツタ期間内の遅延段数を検出する遅延段数検出回路と、
前記第２の遅延回路の出力と前記遅延段数検出回路の出
力を用い、適応的に時間軸誤差を検出する適応型時間軸
誤差検出回路と、外部から入力される同期信号から基準
クロックを発生する基準クロック発生回路と、前記適応
型時間軸誤差検出回路の出力を用い前記基準クロック発
生回路の出力を位相変調する位相変調回路と、前記同期
信号分離回路の出力を用いメモリ書き込みクロックを作
る書き込みクロック発生回路と、前記再生映像信号をア
ナログディジタル変換するＡ／Ｄ変換回路と、前記Ａ／
Ｄ変換回路の出力を記憶するメモリと、前記位相変調回
路の出力をクロックとして前記メモリから読み出された
映像信号をディジタルアナログ変換するＤ／Ａ変換回路
とによって構成される。
作用
本発明によって、温度や素子のばらつきがあっても、時
間軸誤差を正確に測定することができ、その結果、時間
軸誤差を正確に補正することが可能となった。また、従
来ゲート遅延回路を用いた長さ測定回路のＬＳＩ化は、
素子のばらつきゃ温度特性等の理由によって不可能であ
ったが、本発明によりＬＳＩ化が可能となった。
間軸誤差を正確に測定することができ、その結果、時間
軸誤差を正確に補正することが可能となった。また、従
来ゲート遅延回路を用いた長さ測定回路のＬＳＩ化は、
素子のばらつきゃ温度特性等の理由によって不可能であ
ったが、本発明によりＬＳＩ化が可能となった。
実施例
以下、本発明の時間軸補正装置の実施例について説明す
る。第１図は本発明の実施例を示したブロック図である
。以下、第１図を参照しながら説明する。同期信号分離
回路２は再生映像信号１がら水平同期信号あるいはバー
スト信号等を分離する。書き込みクロック発生回路３は
ＡＦＣ回路（自動周波数制御回路）、ＡＰＣ回路（自動
位相制御回路）等から構成され、再生映像信号の水平同
期信号あるいはバースト信号に位相同期した書き込みク
ロック１５を発生する。Ｈ長さ検出用パルス発生回路４
は１水平走査期間の長さを計測するために、同期信号分
離回路２て分離された水平同期信号あるいはバースト信
号を基準として、１水平走査期間長より若干短いパルス
を発生する。そして、第１の遅延回路５はンフトレジス
タ等で構成され、Ｈ長さ検出用パルス発生回路４の出力
を１クロツタ単位で遅延し、複数相のパルスを作る。
る。第１図は本発明の実施例を示したブロック図である
。以下、第１図を参照しながら説明する。同期信号分離
回路２は再生映像信号１がら水平同期信号あるいはバー
スト信号等を分離する。書き込みクロック発生回路３は
ＡＦＣ回路（自動周波数制御回路）、ＡＰＣ回路（自動
位相制御回路）等から構成され、再生映像信号の水平同
期信号あるいはバースト信号に位相同期した書き込みク
ロック１５を発生する。Ｈ長さ検出用パルス発生回路４
は１水平走査期間の長さを計測するために、同期信号分
離回路２て分離された水平同期信号あるいはバースト信
号を基準として、１水平走査期間長より若干短いパルス
を発生する。そして、第１の遅延回路５はンフトレジス
タ等で構成され、Ｈ長さ検出用パルス発生回路４の出力
を１クロツタ単位で遅延し、複数相のパルスを作る。
第２の遅延回路６は前記第１の遅延回路５の複数相の出
力をゲート遅延する。第２の遅延回路６および遅延段数
検出回路７の構成例を第２図に示す。
力をゲート遅延する。第２の遅延回路６および遅延段数
検出回路７の構成例を第２図に示す。
第２の遅延回路６には第２図に示すようにそれぞれ１ク
ロツタずつ遅れたパルスが入力され、それぞれはゲート
遅延される。そして、第２図に示す遅延回路のそれぞれ
のゲートの出力を同期信号分離回路２によって分離され
た水平同期信号あるいはバースト信号のタイミングでラ
ンチし比較する。
ロツタずつ遅れたパルスが入力され、それぞれはゲート
遅延される。そして、第２図に示す遅延回路のそれぞれ
のゲートの出力を同期信号分離回路２によって分離され
た水平同期信号あるいはバースト信号のタイミングでラ
ンチし比較する。
遅延段数検出回路７は第２の遅延回路６の各相の一〇−
遅延段数を検出する。これには、例えば第２図において
、Ａ相の遅延段数はＡ相の各ゲートの出力をＢ相の入力
パルスによってラッチし比較することによって行われる
。そして、適応型時間軸誤差検出回路８はＲＯＭ等によ
って構成され、第２の遅延回路６の出力と遅延段数検出
回路７の出力とによって正確に時間軸誤差を検出する。
、Ａ相の遅延段数はＡ相の各ゲートの出力をＢ相の入力
パルスによってラッチし比較することによって行われる
。そして、適応型時間軸誤差検出回路８はＲＯＭ等によ
って構成され、第２の遅延回路６の出力と遅延段数検出
回路７の出力とによって正確に時間軸誤差を検出する。
例えば、第２図において、同期信号分離回路２によって
分離された水平同期信号あるいはバースト信号のタイミ
ングがＡ相の第４段目の出力と最も近いとき、Ａ相の１
クロツタ以内に通過するゲート数がＮ個であるとすると
、検出される時間はＡ相の開始時間＋１クロック周期＊
４／Ｎと正確に求められる。この値と基準値との差が時
間軸誤差となる。基準クロック発生回路９は外部入力同
期信号１０に同期した基準クロックを発生し、位相変調
回路１１は基準クロック発生回路９の出力を適応型時間
軸誤差検出回路８の出方に応じて変調し、読み出しクロ
ック１６を発生する。
分離された水平同期信号あるいはバースト信号のタイミ
ングがＡ相の第４段目の出力と最も近いとき、Ａ相の１
クロツタ以内に通過するゲート数がＮ個であるとすると
、検出される時間はＡ相の開始時間＋１クロック周期＊
４／Ｎと正確に求められる。この値と基準値との差が時
間軸誤差となる。基準クロック発生回路９は外部入力同
期信号１０に同期した基準クロックを発生し、位相変調
回路１１は基準クロック発生回路９の出力を適応型時間
軸誤差検出回路８の出方に応じて変調し、読み出しクロ
ック１６を発生する。
Ａ／Ｄ変換回路１２は書き込みクロック発生回路ＩＯ−
３で発生した書き込みクロック１５で再生映像信号１を
Ａ／Ｄ変換し、Ａ／Ｄ変換された映像信号はメモリ１３
に書き込まれる。そして、映像信号は、読み出しクロッ
ク１６でメモリ１３から読み出され、Ｄ／Ａ変換回路１
４によってＤ／Ａ変換される。Ｄ／Ａ変換された映像信
号は１水平走査期間内においても、時間軸誤差が除去さ
れたものとなる。
Ａ／Ｄ変換し、Ａ／Ｄ変換された映像信号はメモリ１３
に書き込まれる。そして、映像信号は、読み出しクロッ
ク１６でメモリ１３から読み出され、Ｄ／Ａ変換回路１
４によってＤ／Ａ変換される。Ｄ／Ａ変換された映像信
号は１水平走査期間内においても、時間軸誤差が除去さ
れたものとなる。
発明の効果
本発明によって、温度や素子のばらつきがあっても、時
間軸誤差を正確に測定することができ、その結果、時間
軸誤差を正確に補正することが可能となった。
間軸誤差を正確に測定することができ、その結果、時間
軸誤差を正確に補正することが可能となった。
第１図は本発明の実施例における時間軸補正装置の構成
を示したブロック図、第２図は第１図の第２の遅延回路
と遅延段数検出回路の構成を示したブロック図、第３図
は従来例の時間軸補正装置の構成を示したブロック図、
第４図は第３図の第２の遅延回路の内部構成例を示した
ブロック図である。 ４・・・Ｈ長さ検出用パルス発生回路、 ５・・・第
１の遅延回路、 ６・・・第２の遅延回路、 ７・
・・遅延段数検出回路、訃・・適応型時間軸誤差検出回
路、１１・・・位相変調回路。 代理人の氏名 弁理士 小鍜冶 明 ばか２名第４図 入力へ°ノしス イＣＬＫ ＩＣＬＫ ６不Ｈ ：栓 牧 挾
を示したブロック図、第２図は第１図の第２の遅延回路
と遅延段数検出回路の構成を示したブロック図、第３図
は従来例の時間軸補正装置の構成を示したブロック図、
第４図は第３図の第２の遅延回路の内部構成例を示した
ブロック図である。 ４・・・Ｈ長さ検出用パルス発生回路、 ５・・・第
１の遅延回路、 ６・・・第２の遅延回路、 ７・
・・遅延段数検出回路、訃・・適応型時間軸誤差検出回
路、１１・・・位相変調回路。 代理人の氏名 弁理士 小鍜冶 明 ばか２名第４図 入力へ°ノしス イＣＬＫ ＩＣＬＫ ６不Ｈ ：栓 牧 挾
Claims (1)
- 【特許請求の範囲】 時間軸変動を含む再生映像信号から水平同期信号あるい
はバースト信号を分離する同期信号分離回路と、 前記同期信号分離回路の出力を用いて１水平走査期間長
を検出するために再生映像信号の１水平走査期間よりも
少し短いパルスを発生するＨ長さ検出用パルス発生回路
と、 前記Ｈ長さ検出用パルス発生回路の出力を１クロック単
位で遅延し、複数のパルスを作る第１の遅延回路と、 前記第１の遅延回路の複数の出力をそれぞれゲート遅延
する第２の遅延回路と、 前記第２の遅延回路の各段の１クロック期間内の遅延段
数を検出する遅延段数検出回路と、前記第２の遅延回路
の出力と前記遅延段数検出回路の出力を用いて適応的に
時間軸誤差を検出する適応型時間軸誤差検出回路と、 外部から入力される同期信号から基準クロックを発生す
る基準クロック発生回路と、 前記適応型時間軸誤差検出回路の出力を用い前記基準ク
ロック発生回路の出力を位相変調する位相変調回路と、 前記同期信号分離回路の出力を用いメモリ書き込みクロ
ックを作る書き込みクロック発生回路と、前記再生映像
信号をアナログディジタル変換するＡ／Ｄ変換回路と、 前記Ａ／Ｄ変換回路の出力を記憶するメモリと、前記位
相変調回路の出力をクロックとして前記メモリから読み
出された映像信号をディジタルアナログ変換するＤ／Ａ
変換回路とを具備してなる時間軸補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2305116A JPH04176285A (ja) | 1990-11-09 | 1990-11-09 | 時間軸補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2305116A JPH04176285A (ja) | 1990-11-09 | 1990-11-09 | 時間軸補正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04176285A true JPH04176285A (ja) | 1992-06-23 |
Family
ID=17941295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2305116A Pending JPH04176285A (ja) | 1990-11-09 | 1990-11-09 | 時間軸補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04176285A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014233873A (ja) * | 2013-05-31 | 2014-12-15 | 京セラドキュメントソリューションズ株式会社 | 画像処理装置、画像形成装置、駆動パルス生成方法 |
-
1990
- 1990-11-09 JP JP2305116A patent/JPH04176285A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014233873A (ja) * | 2013-05-31 | 2014-12-15 | 京セラドキュメントソリューションズ株式会社 | 画像処理装置、画像形成装置、駆動パルス生成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04176285A (ja) | 時間軸補正装置 | |
| JPS6374280A (ja) | 時間軸誤差補正装置 | |
| KR940012363A (ko) | 디지탈신호 재생장치 및 그것에 사용하는 집적회로와 디지탈신호 재생방법 | |
| SE427321B (sv) | Anordning for att endra tidbasen hos en informationssignal | |
| US4751575A (en) | Method of timing sampling frequency pulses for digitizing and storing color television signals reproduced from magnetic tape | |
| JPS62188483A (ja) | 時間軸誤差補正装置 | |
| JP2502846B2 (ja) | 時間軸補正装置 | |
| JPH05234266A (ja) | クロックスキュー補正回路 | |
| JPH0741265Y2 (ja) | 時間軸補正回路 | |
| JP3123612B2 (ja) | 時間軸補正装置 | |
| JP3092205B2 (ja) | 時間軸補正装置 | |
| JPH06303568A (ja) | 位相補正回路 | |
| JPH04142191A (ja) | 時間軸補正装置 | |
| KR870008468A (ko) | 시간축 신장 재생장치 | |
| JPH0834582B2 (ja) | 時間軸補正装置 | |
| JPS63272191A (ja) | 時間軸変動補正回路 | |
| JP2897571B2 (ja) | 時間軸補正装置 | |
| JPH088696B2 (ja) | Ｓｃｈ検出装置 | |
| JPH07336649A (ja) | 時間軸変動補正装置 | |
| JPH0446480A (ja) | 時間軸誤差補正装置 | |
| JPH03273791A (ja) | 時間軸補正装置 | |
| JPS5925431B2 (ja) | 時間軸補正装置 | |
| JPH04344794A (ja) | 時間軸補正装置 | |
| JP2000036943A (ja) | 時間軸補正装置及び方法 | |
| JPS6128184B2 (ja) |