JPH07336649A - 時間軸変動補正装置 - Google Patents

Abstract

(57)【要約】 【目的】 １水平期間間隔のみの時間軸変動補正を行う
既存の回路を利用して残留時間軸変動補正が簡単な回路
構成により達成できるようにする。 【構成】 時間軸変動信号作成回路６により入力映像信
号の１水平期間の時間軸変動量に応じて直流電圧レベル
が変化する時間軸変動信号を作成し、ベロシティーエラ
ー信号作成手段によりその時間軸変動信号の前後の１水
平期間の変化からベロシティーエラー信号を得る。そし
て、時間軸合わせ手段１０，１１により時間軸が揃えら
れた時間軸変動信号とベロシティーエラー信号とを加算
手段１６により加算し、位相変調回路１７によりその加
算信号で１水平期間間隔のみの時間軸変動が行われた映
像信号を逆相に位相変調して残留時間軸変動補正を行
う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、時間軸変動を伴った映
像信号の時間軸変動補正を行う時間軸変動補正装置に関
し、特に、映像信号の１水平期間間隔の時間軸変動補正
では補正しきれない残留時間軸変動の補正を行う時間軸
変動補正装置に関する。

【０００２】

【従来の技術】ビデオディスクやビデオテープ等の映像
信号記録媒体から読み出されたＲＦ信号を復調して得ら
れる映像信号には、ディスクの場合はディスクの偏心や
回転ムラに起因して、また、テープの場合はビデオヘッ
ドの回転ムラ等に起因して時間軸変動（タイムベースエ
ラー）が伴ってしまう。その為、映像信号記録媒体の再
生装置においては、前記時間軸変動を補正する時間軸変
動補正装置が設けられている。

【０００３】この時間軸変動補正装置としては、入力映
像信号中のカラーバースト信号、あるいは水平同期信号
に同期したクロックパルスで入力映像信号をＡ／Ｄ変換
器によりデジタルの映像データに変換してメモリに一旦
記憶した後、安定な基準クロックパルスにより前記メモ
リから映像データを読み出し、その映像データをＤ／Ａ
変換器によりアナログの映像信号に戻すことにより映像
信号の水平期間間隔の時間軸変動を補正するものが広く
知られている。

【０００４】また、時間軸変動補正装置としては、前述
した水平期間間隔の主たる時間軸変動補正の他に、その
補正では補正しきれない１水平期間（１Ｈ）内の位相変
動、いわゆるベロシティーエラーの補正を行うベロシテ
ィーエラー補正手段を備えたものが知られている。

【０００５】このようなベロシティーエラー補正手段を
備える時間軸変動補正装置は、例えば特開平４−３５７
７９４号公報に示されている。この公報に示される時間
軸変動補正装置は、時間軸変動を伴った映像信号をその
時間軸変動に応じたクロックパルスによりＡ／Ｄ変換器
でデジタルの映像データに変換してメモリに書き込むよ
うにすると共に、該メモリに書き込まれた映像データを
ベロシティーエラーに基づいて基準クロックを位相変調
したクロックパルスにより読み出すようにして１Ｈ間隔
の時間軸変動補正及びベロシティーエラー補正を行うも
のである。

【０００６】

【発明が解決しようとする課題】しかしながら、前述の
公報の時間軸変動補正装置は、ベロシティーエラー量を
求める為にデジタル信号を用いて演算処理し、基準クロ
ックを位相変調するので、回路規模が大となり、専用の
ＩＣ（集積回路）等の開発を行わなければ実現が困難で
あった。

【０００７】また、時間軸変動補正としては、基準クロ
ックにより読み出しを行うメモリを使用して１Ｈ間隔の
時間軸補正のみを行うことも多いが、このような１Ｈ間
隔のみの時間軸変動補正用の既存のＩＣを使用して製造
コストの上昇を抑えてベロシティーエラー等の残留時間
軸変動の補正をも達成する場合には前述の時間軸変動補
正装置を採用することが出来なかった。

【０００８】本発明は、前述の欠点に鑑み、１Ｈ間隔の
みの時間軸補正を行う既存の回路を利用してその回路で
補正しきれない残留時間軸変動補正が簡単な回路構成に
より達成することを目的とする。

【０００９】

【課題を解決するための手段】本発明は、入力映像信号
の１水平期間の時間軸変動量に応じて直流電圧レベルが
変化する時間軸変動信号を作成する時間軸変動信号作成
回路と、該時間軸変動信号作成回路から出力される時間
軸変動信号の前後の１水平期間の変化から入力映像信号
の１水平期間内に変化した位相変動量を示すベロシティ
ーエラー信号を作成するベロシティーエラー信号作成手
段と、前記時間軸変動信号作成回路から出力される時間
軸変動信号と前記ベロシティーエラー信号作成手段から
出力されるベロシティーエラー信号との時間軸を揃える
時間軸合わせ手段と、該時間軸合わせ手段により時間軸
が揃えられた時間軸変動信号とベロシティーエラー信号
とを加算する加算手段と、前記時間軸変動補正手段から
出力される映像信号を該加算手段から出力される加算信
号にて逆相に位相変調する位相変調回路とを備えて構成
される。

【００１０】また、前記ベロシティーエラー信号作成手
段は、前記時間軸変動信号作成回路から出力される時間
軸変動信号を１水平期間間隔でサンプル・ホールドする
第１サンプル・ホールド回路と、該第１サンプル・ホー
ルド回路によりホールドされる時間軸変動信号と１水平
期間ずれている時間軸変動信号を１水平期間間隔でサン
プル・ホールドする第２サンプル・ホールド回路と、前
記第１サンプル・ホールド回路及び前記第２サンプル・
ホールド回路によりそれぞれホールドされる各時間軸変
動信号の電圧レベル差に応じた差信号を発生する差信号
発生回路と、該差信号発生回路から出力される差信号を
１水平期間間隔で積分する積分回路とから構成され、前
記第１サンプル・ホールド回路及び／または前記第２サ
ンプル・ホールド回路を前記時間軸合わせ手段として利
用し、前記積分回路から出力されるベロシティーエラー
信号と時間軸が揃った時間軸変動信号を得るようにして
構成される。

【００１１】

【作用】入力映像信号の前後の１水平期間の時間軸変動
量に応じて電圧値が変化する時間軸変動信号を作成し、
その時間軸変動信号の差分に応じた差信号を積分するこ
とによりベロシティーエラー信号を得る。そして、時間
軸が揃えられた時間軸変動信号とベロシティーエラー信
号とを加算し、映像信号の１水平期間内に残留する時間
軸変動に対応する残留時間軸変動信号を作成し、その残
留時間軸変動信号により１水平期間間隔のみの時間軸変
動が行われた映像信号を逆相に位相変調して入力映像信
号の時間軸変動補正を行う。

【００１２】また、時間軸変動信号とベロシティーエラ
ー信号と時間軸を揃える為に、ベロシティーエラー信号
作成回路を構成する構成回路から得られる時間軸変動信
号を用いることにより特別に時間軸合わせ手段を必要と
しないようにしている。

【００１３】

【実施例】図１は本発明の一実施例を示す回路ブロック
図で、１はビデオディスクから読み出されたＲＦ信号を
復調して得られる映像信号が入力される入力端子、２は
該入力端子１に入力されるアナログの映像信号をデジタ
ルの映像データに変換するＡ／Ｄ変換器、３は映像デー
タが一旦記憶され、映像信号の１水平期間（１Ｈ）間隔
の時間軸変動を吸収させるタイムベースコレクタ（ＴＢ
Ｃ）用のＴＢＣメモリ、４は該ＴＢＣメモリ３から読み
出された映像データを１Ｈ分遅延させる為のディレイメ
モリ、５は該ディレイメモリ４から読み出された映像デ
ータをアナログの映像信号に戻すＤ／Ａ変換器、６は前
記入力端子１に入力される映像信号の１Ｈ間隔の時間軸
変動量を直流電圧レベルの変化として検出し、その変動
量に応じた直流電圧レベルの時間軸変動信号を発生する
時間軸変動信号作成回路、７は該時間軸変動信号作成回
路６から発生される時間軸変動信号の変化に応じて発振
周波数が可変する発振器により構成され、前記Ａ／Ｄ変
換器２による変換タイミングを設定するクロックパルス
を発生するＡ／Ｄクロック発生回路、８は水晶発振精度
の基準クロックパルスを発生する基準クロック発生回
路、９は前記Ａ／Ｄクロック発生回路７からのクロック
パルスに同期させて前記ＴＢＣメモリ３の書き込みを制
御すると共に、前記基準クロック発生回路８からの基準
クロックパルスに同期させて前記ＴＢＣメモリ３の読み
出しを制御するメモリ制御回路、１０は前記時間軸変動
信号作成回路６からの時間軸変動信号の直流電圧レベル
を所定のタイミングで１Ｈ間保持する第１サンプル・ホ
ールド回路（第１Ｓ／Ｈ回路）、１１は該第１Ｓ／Ｈ回
路１０により保持される時間軸変動信号を所定のタイミ
ングで１Ｈ間保持する第２サンプル・ホールド回路（第
２Ｓ／Ｈ回路）、１２はＴＢＣメモリ３から読み出され
た映像データの水平同期信号を検出する水平同期検出回
路、１３は該水平同期検出回路１２により検出される水
平同期信号を基準にして前記第１Ｓ／Ｈ回路１０及び前
記第２Ｓ／Ｈ回路１１のサンプルタイミングを設定する
タイミングパルスを作成するタイミングパルス作成回
路、１４は前記第１Ｓ／Ｈ回路１０及び前記第２Ｓ／Ｈ
回路１１によりそれぞれ保持されている時間軸が異なる
時間軸変動信号の差分に応じた差信号を発生する差信号
発生回路、１５は該差信号発生回路１４から出力される
差信号を前記第２Ｓ／Ｈ回路１１のサンプルタイミング
間隔で積分し、ベロシティーエラー信号を得る積分回
路、１６は該積分回路１５から出力されるベロシティエ
ラー信号と前記第２Ｓ／Ｈ回路１１から出力される時間
軸変動信号とを加算する加算回路、１７は該加算回路１
６から出力される加算信号によりＤ／Ａ変換器５から出
力される映像信号を逆相に位相変調する位相変調回路で
ある。

【００１４】次に、このように構成される時間軸変動補
正装置について、図２に示す図１の各回路における各種
波形を示す波形図を用いて動作説明を行う。入力端子１
に図２の波形（ａ）（図形化している）に示す映像信号
が入力されると、その映像信号はＡ／Ｄクロック発生回
路７から発生されるクロックパルスに同期してＡ／Ｄ変
換器２によりデジタルの映像データに変換され、その映
像データはメモリ制御回路９に書き込み及び読み出しが
制御されてＴＢＣメモリ３に一旦書き込まれた後に読み
出される。

【００１５】ここで、前記Ａ／Ｄクロック発生回路７
は、映像信号中のカラーバースト信号を利用して時間軸
変動信号作成回路６により作成される時間軸変動信号の
変化に応じて発振周波数が変化されるクロックパルスを
発生し、そのクロックパルスによりＡ／Ｄ変換器２によ
る変換タイミング及びＴＢＣメモリ３の書き込みタイミ
ングが設定される。その為、前記ＴＢＣメモリ３の書き
込みタイミングは、入力端子１に入力される時間軸変動
を伴った映像信号に１Ｈ間隔で同期されている。

【００１６】一方、前記ＴＢＣメモリ３の読み出しタイ
ミングは、基準クロック発生回路８から発生される基準
クロックパルスに同期されているので、映像信号の１Ｈ
間隔の時間軸変動は、前記ＴＢＣメモリ３により吸収さ
れる。

【００１７】ＴＢＣメモリ３から読み出された映像デー
タは、ディレイメモリ４により１Ｈ分遅延され、その
後、Ｄ／Ａ変換器５によりアナログの映像信号に変換さ
れて位相変調回路１７に入力される。この場合、前記位
相変調回路１７に入力される映像信号は、波形（ｂ）に
示す如く、入力映像信号（波形（ａ））から１Ｈ間隔の
時間軸変動分を除去されていると共に、ＴＢＣメモリ３
及びディレイメモリ４による格納時間分を遅延したもの
となる。

【００１８】尚、前記ディレイメモリ４の書き込み及び
読み出しと前記Ｄ／Ａ変換器５の変換動作は、基準クロ
ック発生回路８からの基準クロックパルスに同期されて
行われる。

【００１９】また、入力端子１に図２の波形（ａ）に示
す映像信号が入力されると、その映像信号は時間軸変動
信号作成回路６に入力され、その入力された映像信号が
１Ｈ間隔で有する時間軸変動量に応じて直流電圧レベル
が変化する時間軸変動信号が図２の波形（ｃ）に示す如
く、前記時間軸変動信号作成回路６により作成される。

【００２０】前記時間軸変動信号は、第１Ｓ／Ｈ回路１
０に入力され、該第１Ｓ／Ｈ回路１０によりタイミング
パルス作成回路１３から発生される第１の所定タイミン
グの第１パルスに同期して１Ｈ期間保持される。更に、
該第１Ｓ／Ｈ回路１０により保持された時間軸変動信号
は、第２Ｓ／Ｈ回路１１によりタイミングパルス作成回
路１３から発生される第２の所定タイミングの第２パル
スに同期して１Ｈ期間保持される。

【００２１】ここで、前記タイミングパルス作成回路１
３は、水平同期検出回路１２により検出される水平同期
信号の発生タイミングを基準にして第１パルスを作成
し、その第１パルスを元にして第２パルスを作成してお
り、第１パルスは波形（ｄ）に示す如く、メモリ３によ
り１Ｈ期間間隔の時間軸変動が補正された波形（ｂ）に
示す映像信号の水平同期信号の発生タイミングに一致さ
れ、第２パルスは波形（ｅ）に示す如く、前記第１パル
スよりパルス幅分早く立上がるタイミングに設定されて
いる。その為、第１Ｓ／Ｈ回路１０からは波形（ｆ）の
如きタイミングの時間軸変動信号が発生され、第２Ｓ／
Ｈ回路１１からは波形（ｇ）の如きタイミングの時間軸
変動信号が発生される。

【００２２】前記第１及び第２Ｓ／Ｈ回路１０及び１１
により発生される時間軸が異なる各時間軸変動信号は、
それぞれ差信号発生回路１４に供給され、該差信号発生
回路１４は、波形（ｈ）の如く、それらの出力の電圧レ
ベルの差分を差信号として発生する。この差信号は、Ｄ
／Ａ変換器５から出力される映像信号（波形（ｂ））と
時間的な一致が図られ、第２パルスのパルス幅分を除い
て１Ｈ期間間隔の時間軸変動量に応じた直流電圧レベル
となる。

【００２３】前記差信号は、積分回路１５により積分さ
れ、波形（ｉ）の如く、１Ｈ期間内の時間軸変動信号
（ベロシティーエラー信号）に変換されて加算回路１６
に供給される。

【００２４】一方、前記加算回路１６には、第２Ｓ／Ｈ
回路１１により発生される時間軸変動信号が供給され、
該加算回路１６はこの時間軸変動信号と前記積分回路１
５からのベロシティーエラー信号とを加算する。前記第
２Ｓ／Ｈ回路１１により発生される時間軸変動信号は、
１Ｈ期間間隔の時間軸変動に対応し、かつ前記ベロシテ
ィーエラー信号と時間軸が一致するので、前記加算回路
１６から出力される加算信号は１Ｈ期間内の時間軸変動
（ベロシティーエラー）に１Ｈ期間前の映像信号に残留
する１Ｈ期間間隔の時間軸変動が加味された残留時間軸
変動に対応した波形（ｊ）の如き残留時間軸変動信号と
なる。そして、この残留時間軸変動信号が位相変調回路
１７に供給され、該位相変調回路１７によりＤ／Ａ変換
器５から出力される映像信号（波形（ｂ））は前記残留
時間軸変動信号にて逆相に位置変調され、残留時間軸変
動の補正が行われる。

【００２５】したがって、出力端子１８からは、入力端
子１に入力される映像信号が１Ｈ期間間隔の時間軸変動
の補正が行われ、かつその補正では補正しきれない残留
時間軸変動の補正が行われて導出される。

【００２６】ところで、図１の第１Ｓ／Ｈ回路１０、第
２Ｓ／Ｈ回路１１、タイミングパルス作成回路１３、差
信号発生回路１４及び積分回路１５は、ベロシティーエ
ラー信号を作成するベロシティーエラー信号作成手段を
作成し、前記タイミングパルス作成回路１３を除く各回
路は、例えば図３に示す如く汎用のＯＰアンプを用いて
構成することが出来る。

【００２７】図３において、第１ＯＰアンプ２０、コン
デンサ２１、第１スイッチ２２及び帰還抵抗２３，２４
は第１Ｓ／Ｈ回路１０を構成し、第２ＯＰアンプ２５、
コンデンサ２６及び第２スイッチ２７は第２Ｓ／Ｈ回路
１１を構成している。また、第３ＯＰアンプ２８及び抵
抗２９，３０，３１，３２は差信号発生回路１４を構成
し、第４ＯＰアンプ３３、抵抗３４、コンデンサ３５及
び第３スイッチ３６は積分回路１５を構成している。そ
して、前記第１スイッチ２２は、タイミングパルス作成
回路１３により作成される第１パルスにより閉成され、
前記第２スイッチ２７及び前記第３スイッチ３６はタイ
ミングパルス作成回路１３により作成される第２パルス
により閉成されるように成されている。

【００２８】また、図１の加算回路１６は、図３に示す
如く、第２ＯＰアンプ２５及び第４ＯＰアンプ３３の出
力端子間に接続された抵抗３７及び３８と、該抵抗３７
及び３８の接続点に接続された可変抵抗３９とから構成
されている。前記第２ＯＰアンプ２５から出力される時
間軸変動信号と前記第４ＯＰアンプ３３から出力される
ベロシティーエラー信号とは、抵抗３７及び３８を介し
て加算され、その加算信号が可変抵抗３９を介して時間
軸変動補正が良好に行われるレベルに調整されて位相変
調回路１７に供給されることになる。

【００２９】

【発明の効果】以上述べた如く、本発明に依れば、入力
映像信号の前後の１水平期間の時間軸変動量に応じて電
圧値が変化する時間軸変動信号の差分に応じた差信号を
積分することによりベロシティーエラー信号を得、その
ベロシティーエラー信号を時間軸が揃った時間軸変動信
号と加算した加算信号により１水平期間間隔のみの時間
軸変動補正が行われた映像信号を逆相に位相変調するよ
うにしているので、１水平期間間隔のみの時間軸変動補
正が行われた映像信号の残留時間軸変動補正をアナログ
信号による信号処理で行うことができ、汎用性が高く、
１水平期間間隔のみの時間軸変動補正を行う既存の回路
を利用して残留時間軸変動補正を行うことができる。

【００３０】また、本発明に依れば、時間軸変動信号と
ベロシティーエラー信号と時間軸を揃える為に、ベロシ
ティーエラー信号作成手段を構成する構成回路から得ら
れる時間軸変動信号を用いているので、特別に時間軸合
わせ手段を必要とせず、簡単な回路構成により残留時間
軸変動補正を達成できる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路ブロック図であ
る。

【図２】図１の各回路における各種波形を示す波形図で
ある。

【図３】図１の主要回路の具体例を示す回路図である。

【符号の説明】

２ Ａ／Ｄ変換器 ３ ＴＢＣメモリ ４ ディレイメモリ ５ Ｄ／Ａ変換器 ６ 時間軸変動信号作成回路 １０ 第１Ｓ／Ｈ回路 １１ 第２Ｓ／Ｈ回路 １４ 差信号発生回路 １５ 積分回路 １６ 加算回路 １７ 位相変調回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 入力映像信号の１水平期間間隔の時間軸
   変動を補正する時間軸変動補正手段を備える構成の時間
   軸変動補正装置において、入力映像信号の１水平期間の
   時間軸変動量に応じて直流電圧レベルが変化する時間軸
   変動信号を作成する時間軸変動信号作成回路と、該時間
   軸変動信号作成回路から出力される時間軸変動信号の前
   後の１水平期間の変化から入力映像信号の１水平期間内
   に変化した位相変動量を示すベロシティーエラー信号を
   作成するベロシティーエラー信号作成手段と、前記時間
   軸変動信号作成回路から出力される時間軸変動信号と前
   記ベロシティーエラー信号作成手段から出力されるベロ
   シティーエラー信号との時間軸を揃える時間軸合わせ手
   段と、該時間軸合わせ手段により時間軸が揃えられた時
   間軸変動信号とベロシティーエラー信号とを加算する加
   算手段と、前記時間軸変動補正手段から出力される映像
   信号を該加算手段から出力される加算信号にて逆相に位
   相変調する位相変調回路とを備えたことを特徴とする時
   間軸変動補正装置。
2. 【請求項２】 前記ベロシティーエラー信号作成手段
   は、前記時間軸変動信号作成回路から出力される時間軸
   変動信号を１水平期間間隔でサンプル・ホールドする第
   １サンプル・ホールド回路と、該第１サンプル・ホール
   ド回路によりホールドされる時間軸変動信号と１水平期
   間ずれている時間軸変動信号を１水平期間間隔でサンプ
   ル・ホールドする第２サンプル・ホールド回路と、前記
   第１サンプル・ホールド回路及び前記第２サンプル・ホ
   ールド回路によりそれぞれホールドされる各時間軸変動
   信号の電圧レベル差に応じた差信号を発生する差信号発
   生回路と、該差信号発生回路から出力される差信号を１
   水平期間間隔で積分する積分回路とから構成され、前記
   第１サンプル・ホールド回路及び／または前記第２サン
   プル・ホールド回路を前記時間軸合わせ手段として利用
   し、前記積分回路から出力されるベロシティーエラー信
   号と時間軸が揃った時間軸変動信号を得るようにしたこ
   とを特徴とする請求項１記載の時間軸変動補正装置。