JP2014233873A - 画像処理装置、画像形成装置、駆動パルス生成方法 - Google Patents

Abstract

【課題】画像処理の動作率の変動に影響せずに安定した駆動パルスを生成して出力すること。【解決手段】画像形成装置１０の制御部５は、ディレイチェーン回路５９と、ＬＵＴ部５３と、パルス生成部５６とを有する。ディレイチェーン回路５９は、入力された画素データを順次遅延させて露光走査装置を駆動させる駆動パルスに変換させる複数の遅延素子からなる。パルス生成部５６は、補正信号が入力されたときに校正信号をディレイチェーン回路に順次出力する。補正値検知部５７は、ディレイチェーン回路から出力された２つの出力信号の検知情報（補正値）を検知してＬＵＴ部５３へフィードバックする。ＬＵＴ部５３は、検知情報に基づいて画素データの入力位置を下流側へシフトする。【選択図】図３

Description

本発明は、入力された画素データを順次遅延させて露光走査装置を駆動させる駆動パルスを生成する画像処理装置、画像形成装置、駆動パルス生成方法に関する。

電子写真方式の画像形成装置には、感光体にレーザービームを照射して感光体を露光させる露光走査装置が備えられている。この露光走査装置は、画像信号に応じたレーザービームを感光体の軸方向に走査させて感光体を露光する。このような走査を主走査とも称されており、１回の主走査における走査量は走査ラインと称されている。この場合、前記主走査の開始位置から若干外れた場所に取り付けられたビームディテクターで、走査開始位置に移動するレーザービームを検出し、その検出信号（ＢＤ信号と称する）の検出タイミングを基に感光体上での走査開始のタイミングを取るようにしている（例えば特許文献１参照）。

前記露光走査装置によって走査されるレーザービームは、画像形成装置が備えるＰＷＭ回路から出力される駆動パルスに基づいて生成される。具体的には、入力された画像データに含まれる各画素の濃度に応じたパルス幅の駆動パルスがＰＷＭ回路で作られ、それらの駆動パルスのオン・オフが繰り返えされたパルス信号が露光走査装置に出力されて、前記パルス信号に応じたレーザービームが生成される。したがって、前記レーザービームには、前記走査ラインにおける各画素の濃度の情報が含まれている。なお、１画素あたりの前記駆動パルスのパルス幅（又はデューティー比）が１画素あたりのビーム点灯時間であり、このパルス幅が１画素あたりの濃度情報である。

前記ＰＷＭ回路には、複数の遅延素子によって構成される複数段の遅延回路が設けられている。このＰＷＭ回路は、１画素あたりのビーム点灯時間を決定する前記遅延回路における遅延段数を検出し、その遅延段数に応じて画素データを前記パルス幅に変換している。従来、動作環境によって前記遅延素子における遅延量（遅延素子ごとの遅延能力）が変化するため、前掲の特許文献１では、プリントジョブ間などのように画像処理が行われないタイミングで、前記遅延回路に校正信号を入力させて、走査前の動作環境における遅延回路の遅延量を検出して、前記遅延段数を補正している。

特開２００５−１５３３６６号公報

しかしながら、特許文献１に記載の従来の補正方法は、画像処理が行われないタイミングで遅延量を検出するものであり、画像処理中の動作環境の変動に対応するものではない。具体的には、動作環境の変化によって電源電圧にＩＲドロップ（電源配線上における電圧降下）が生じると、ＩＲドロップの発生にともない前記遅延回路における遅延量も増加するが、従来の補正方法では、このような遅延量の増加分に応じた補正は行われていない。このため、画像形成によって得られる画像の画質が前記ＩＲドロップの影響によって低下するおそれがある。

本発明の目的は、動作環境の変動によって電源電圧にＩＲドロップが生じる場合でもＩＲドロップによる遅延量の変動に影響されずに安定した駆動パルスを生成して出力することが可能な画像処理装置、画像形成装置、及び駆動パルス生成方法を提供することにある。

本発明の一の局面に係る画像処理装置は、遅延回路と、入力部と、出力検知部と、補正部と、を具備する。前記遅延回路は、入力された画素データを順次遅延させて露光走査装置を駆動させる駆動パルスに変換させる複数の遅延素子を有する。この遅延回路において、複数の遅延素子は、最も下流側の最下流遅延素子から最も上流側の最上流遅延素子まで順に配置されている。前記入力部は、前記最下流遅延素子から前記最上流遅延素子までの遅延素子に校正信号を順次入力する。前記出力検知部は、前記入力部から入力された校正信号が遅延されて下流側のいずれか一つの第１遅延素子から出力される２つの出力信号を検知する。前記補正部は、前記出力検知部で検知された２つの出力信号に対応する校正信号が入力された二つの遅延素子のうちの下流側の遅延素子から上流側に位置する第２遅延素子に対する前記画素データの入力位置を下流側へ少なくとも一つシフトする。

本発明の他の局面に係る画像形成装置は、前記画像処理装置を備えて構成されている。

本発明の他の局面に係る駆動パルス生成方法は、画素データに含まれる画素の濃度情報に応じた遅延段数に基づいて遅延回路が備える複数の遅延素子のいずれかに前記画素データを入力して露光走査装置を駆動させる駆動パルスを生成する駆動パルス生成方法である。この駆動パルス生成方法は、第１ステップと、第２ステップと、第３ステップとを備える。前記第１ステップは、前記遅延回路において最も下流側の最下流遅延素子から最も上流側の最上流遅延素子までの遅延素子に校正信号を順次入力する。前記第２ステップは、前記第１ステップで入力された校正信号が遅延されて下流側のいずれか一つの第１遅延素子から出力される２つの出力信号を検知する。前記第３ステップは、前記第２ステップで検知された２つの出力信号に対応する校正信号が入力された二つの遅延素子のうちの下流側の遅延素子から上流側に位置する第２遅延素子に対する前記画素データの入力位置を下流側へ少なくとも一つシフトする。

本発明によれば、動作環境の変動によって電源電圧にＩＲドロップが生じる場合でもＩＲドロップによる遅延量の変動に影響されずに安定した駆動パルスを生成して出力することができる。

本発明の第１実施形態に係る画像形成装置の構成を示す図である。 図１に示す画像形成装置が備えるレーザー露光装置の上面斜視図である。 図１に示す画像形成装置が備える制御部の構成を示すブロック図である。 図３に示す制御部のディレイチェーン回路を示す論理回路図である。 図３に示す制御部で実行される画素データの入力位置の補正を説明するための図である。 図３に示す制御部で実行される補正前後の画素データの入力位置を示すテーブル図である。

以下、添付図面を参照しながら、本発明の実施の形態について説明し、本発明の理解に供する。なお、以下の実施の形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定する性格のものではない。

まず、図１を参照しつつ、本発明の実施形態に係る画像形成装置１０の構成について説明する。

［画像形成装置１０］
図１は、本発明の実施形態に係る画像形成装置１０（本発明の画像形成装置の一例）の構成を示す模式図である。図１に示されるように、画像形成装置１０は、読み取られた原稿の画像データや外部から入力された画像データに基づいて印刷用紙に画像を形成する。画像形成装置１０は、上部にスキャナー１２を備えており、下部に電子写真方式の画像形成部１４を備えている。なお、本発明の実施形態に係る画像形成装置１０の具体例は、入力された画像データに対して画像処理を行う機能を備えており、例えばプリンターや複写機、ファクシミリ、又はこれらの各機能を備えた複合機である。

画像形成部１４は、スキャナー１２で読み取られた画像データや外部から入力されたプリントデータ（印刷ジョブ）に基づいて印刷用紙に画像を形成する。画像形成部１４は、主として、操作表示部１７と、給紙トレイ１６と、搬送ローラー１９と、レーザー露光装置１１（本発明の露光走査装置の一例）と、転写装置１５と、定着装置１８と、これらの動作を制御する制御部５と、を備えている。これらの構成要素は、画像形成部１４の筐体を構成するケーシング２０の内部に配置されている。給紙トレイ１６に複数枚の印刷用紙が保持される。レーザー露光装置１１は、転写装置１５に含まれる感光体１３にレーザービームを照射して露光する。転写装置１５は、給紙トレイ１６から給送された印刷用紙にトナー像を転写する。定着装置１８は、印刷用紙に転写されたトナー像を印刷用紙に定着させる。ケーシング２０の上部とスキャナー１２との間には、前方が開放された排紙スペース２１が形成されている。その排紙スペース２１の下面に排紙トレイ２３が設けられている。給紙トレイ１６から給送された印刷用紙は、ケーシング２０内に設けられた搬送路２０Ａに沿って、搬送ローラー１９によって搬送され、その搬送過程において転写装置１５によって印刷用紙にトナー像が転写される。印刷用紙に転写されたトナー像は、定着装置１８を通過する際に加熱溶融されることによって印刷用紙に定着される。定着装置１８を通過した印刷用紙は、排紙スペース２１に排出されて、排紙トレイ２３に保持される。

図２に示されるように、レーザー露光装置１１は、筐体２５と、半導体レーザー光源２６と、ポリゴンミラー２７と、ｆθレンズ２８と、ビームディテクター２９と、コンデンサレンズ３０と、全反射ミラー３１と、スリット（射出口）３２とを備えている。半導体レーザー光源２６は、レーザービームを発光する。ポリゴンミラー２７は、高速回転してそのレーザービームを反射して主走査方向に走査する。ビームディテクター２９は、レーザービームの有無を検出する。コンデンサレンズ３０は、前記ｆθレンズ１５とともにレーザービームを平行光に変換する。全反射ミラー３１は、コンデンサレンズ１７を通過したレーザービームの光路を直角に変更する。スリット３２は、筐体１２に形成されており、全反射ミラー１９からのレーザービームの光路を感光体１３などの被走査媒体の照射面に案内する射出口である。

レーザー露光装置１１において、ポリゴンミラー２７は、上面視で時計方向（図２の矢印方向）に高速回転している。そのため、半導体レーザー光源２６から出射されたレーザービームは、回転するポリゴンミラー２７により、ｆθレンズ２８の方向に反射される。ｆθレンズ２８を通過したレーザービームは、その後、全反射ミラー３１の図中右端から左端に移動しながら主走査を１ラインごとに行う。これにより、全反射ミラー３１によって反射されたレーザービームは、感光体１３の軸方向と同方向に走査されて感光体１３上を露光する。

また、ポリゴンミラー２７の側面は多角形（図２では例として６角形）をなす反射面により構成されている。そのため、レーザービームはポリゴンミラー２７の時計方向の回転に伴い、全反射ミラー３１に照射される走査領域だけでなく、全反射ミラー３１に照射されない走査領域外にも照射される。このとき、感光体１３への主走査がされる前に走査領域外に設けられたビームディテクター２９にレーザービームが照射されると、そのレーザービームがビームディテクター２９によって検出される。ビームディテクター２９は、レーザービームが照射されることによって、１ラインごとの走査開始のタイミングをとるための、ビームディテクト信号（ＢＤ信号或いは主走査同期信号とも言う。）を発生する。このＢＤ信号は、レーザー露光装置１１によって実際に感光体１３に対してレーザービームの走査が開始される走査開始タイミングを決定するためのものである。ＢＤ信号は、制御部５に送出される。

図１に示される画像形成装置１０は、図示しない情報処理装置に接続されており、その情報処理装置から画像データを含むプリントデータ（印刷ジョブ）が送信されてくる。この場合、制御部５は、後述の画像処理部５２において、画像データを画素ごとの複数の画素データに展開する処理を行う。こうした画素データは、画像処理部５２から後述のＬＵＴ部５３に入力される。

制御部５は、ＣＰＵ、ＲＯＭ、ＲＡＭ、及びＥＥＰＲＯＭなどの制御機器を有するコンピューターである。前記ＣＰＵは、各種の演算処理を実行するプロセッサーである。前記ＲＯＭは、前記ＣＰＵに各種の処理を実行させるための制御プログラムなどの情報が予め記憶される不揮発性の記憶手段である。前記ＲＡＭは揮発性の記憶手段、前記ＥＥＰＲＯＭは不揮発性の記憶手段である。前記ＲＡＭ及び前記ＥＥＰＲＯＭは、前記ＣＰＵが実行する各種の処理の一時記憶メモリー（作業領域）として使用される。

そして、制御部５は、前記ＲＯＭに予め記憶された各種の制御プログラムを前記ＣＰＵを用いて実行することにより画像形成装置１０を統括的に制御する。なお、制御部５は、集積回路（ＡＳＩＣ、ＤＳＰ）などの電子回路で構成されたものであってもよく、画像形成装置１０を統括的に制御するメイン制御部と別に画像形成部１４などを制御するためのエンジン制御部が別途設けられていてもよい。

本実施形態では、制御部５は、入力された画像データを構成する各画素データに含まれる各画素ごとの階調性（濃度情報）に応じた幅の駆動パルスを各画素データごとに生成する。そして、制御部５は、生成された駆動パルスを、図２に示される半導体レーザー光源２６を駆動させるための画像信号（駆動パルス）として、順次、レーザー露光装置１１に送出する。前記駆動パルスを受けたレーザー露光装置１１は、前記駆動パルスのパルス幅に応じた時間だけ半導体レーザー光源２６を変調（オン）して露光し、これにより、一つの画素（ドット）の静電潜像が感光体１３上に形成される。なお、実際にレーザー露光装置１１に送出される画像信号は、各画素に応じた複数の前記駆動パルスが連続するパルス波信号である。

前記駆動パルスを生成するために、制御部５は、図３に示されるように、画像処理部５２、ＬＵＴ部５３、エッジ変換部５４、パルス生成部５６、補正値検出部５７などを備えている。本実施形態では、これらが集積回路（ＡＳＩＣ、ＤＳＰ）などの電子回路で構成されたものとして説明するが、各部の処理が、前記ＣＰＵによって制御プログラムに基づいて実行されるものであってもよい。以下、制御部５が備える各部について詳述する。

画像処理部５２は、入力された画像データを画素ごとの複数の画素データに展開する処理を行う。展開された画素データは、次のＬＵＴ部５３に入力される。ここで、本実施形態では、１走査ライン上における１画素の最大露光時間は、所謂ドットクロックの１周期に相当するものとする。また、ＬＵＴ部５３から補正値検出部５７までの各部を制御するための基本クロックは２５０ＭＨｚとし、前記ドットクロックは、前記基本クロックを分周した５０ＭＨｚを使用するものとする。すなわち、計算上、１画素の最大露光時間は２０ｎｓとなる。

画像処理部５２から出力された各画素データは、ＬＵＴ部（ルックアップテーブル部）５３に供給される。ＬＵＴ部５３は、各画素データが持つ濃度を、画像形成装置１０の特性、特に画像形成時の現像特性に応じた濃度に調整するとともに、調整後の濃度に応じて、駆動パルスの立ち上がりエッジと立ち下がりエッジ位置（パルス幅又はディーティー比）を、後述するディレイチェーン回路５９のディレイ段数（遅延段数）を基に、１ドットクロックあたりのディレイ段数の単位に変換する。つまり、ＬＵＴ部５３は、画素データが持つ濃度を基に、該濃度を示すパルス幅の駆動パルスがディレイチェーン回路５９で生成されるように、ディレイチェーン回路５９において前記画素データを遅延伝搬させるディレイ段数（遅延素子を通過させる数）を算定する。なお、前記ディレイ段数は、画素データをいずれの遅延素子から入力させるかを決定する要素であり、したがって、ＬＵＴ部５３では、画素データの入力位置を決定する処理を行う部分とも言える。

また、ＬＵＴ部５３は、後述する補正値検出部５７で検知された補正値に基づいて、前記ディレイ段数を補正する。当該補正動作の詳細については後述するが、ＬＵＴ部５３は、補正値検出部５７によって検知された後述の２つの出力信号に校正信号が入力された二つの遅延素子のうちの下流側の遅延素子から上流側に位置する遅延素子（第２遅延素子に相当）に対する画素データの入力位置を下流側へ少なくとも一つシフトする。このような補正を実行するＬＵＴ部５３は、本発明の補正部の一例である。

エッジ変換部５４は、入力された複数の画素データに基づいて、１走査ライン上で隣り合う画素同士を比較して、本来連続する画素どうしが、同じ立ち下がりと立ち上がりエッジ位置を持つ場合、それらの画素が連続して繋がる処理などを行う。

パルス生成部５６は、図４に示されるディレイチェーン回路５９（本発明の遅延回路の一例）を有する。ディレイチェーン回路５９は、入力された画素データを順次遅延させてレーザー露光装置１１を駆動させる前記駆動パルスに変換させる複数の遅延素子を有している。各遅延素子は、最も下流側の最下流遅延素子（図４における遅延素子２００＿０）から最も上流側の最上流遅延素子（図４における遅延素子２００＿１２７）まで順に配置された遅延回路である。ディレイチェーン回路５９については後述する。

パルス生成部５６は、画素データに含まれる画素の濃度に応じた前記ディレイ段数（ＬＵＴ部５３から入力されたディレイ段数）に基づいて前記画素データをディレイチェーン回路５９が備えるいずれかの遅延素子２００＿ｎ（ｎ＝０〜１２７）に入力する。また、制御部５の前記ＣＰＵから補正信号が入力されたことを条件に、前記最下流遅延素子２００＿０から前記最上流遅延素子２００＿１２７までの全ての遅延素子に校正信号を順次入力する。以下、前記補正信号がパルス生成部５６に入力された校正信号をディレイチェーン回路５９に出力する処理を実行する動作モードのことを補正モードと称する。

ここで、前記補正信号は、パルス生成部５６に前記校正信号をディレイチェーン回路５９に入力させるコマンド信号であり、パルス生成部５６は、前記補正信号を受けたタイミングで、全ての遅延素子に校正信号を順次出力する。なお、前記補正信号は、ディレイチェーン回路５９が前記駆動パルスの生成に用いられていないタイミング、例えば、画像形成装置１０が待機状態にあるときや、プリントデータとプリントデータとの処理間などのように画像処理が行われていないタイミングで入力される。また、所定枚数の画像形成が行われたことや、所定時間が経過したことなど、一定の条件を満たした場合に前記補正信号がパルス生成部５６に入力されてもよい。

ディレイチェーン回路５９は、前記の入力によって、画素データの濃度に応じたパルス幅を有する駆動パルス（画像信号）をレーザー駆動電圧生成部１１Ａに出力する。前駆駆動パルスは、レーザー駆動電圧生成部１１Ａで半導体レーザー光源２６を発光させる電圧能力と電流能力を有するパルスに変換されてレーザー露光装置１１（図１及び図２参照）に供給され、画素データに応じた露光が行われる。なお、レーザー駆動電圧生成部１１Ａとレーザー露光装置１１は、制御部５に含まれないため、図３では、破線で図示している。もちろん、制御部５にレーザー駆動電圧生成部１１Ａを含ませることも可能である。

補正値検出部５７は、前記補正信号がパルス生成部５６に入力されたタイミングで、前記ディレイ段数を補正するための補正値を検知する。具体的には、補正値検出部５７は、前記補正モードのときに、パルス生成部５６からディレイチェーン回路５９に入力された校正信号がディレイチェーン回路５９の各遅延素子によって遅延されて下流側のいずれか一つの遅延素子（第１遅延素子）から出力される２つの出力信号を検知する。本実施形態では、校正信号が入力されてから基本クロックが経過するまでの間に出力された場合のみその２つの出力信号を検知してＬＵＴ部５３にフィードバックする。詳細には、校正信号がディレイチェーン回路５９の各遅延素子に入力された場合に、一つの遅延素子から２つの出力信号が出力されたときに、その２つの出力信号を検知し、そして、その２つの出力信号を出力した遅延素子と、２つの出力信号を出力に対応する校正信号が入力された入力位置を検知する。これらの検知情報は、前記補正値として、ＬＵＴ部５３にフィードバックされる。なお、前記検知情報は、制御部５の前記ＲＡＭに一時的に保管されてもよく、また、保管されずにリアルタイムにＬＵＴ部５３にフィードバックされてもよい。なお、一つの遅延素子から２つの出力信号が出力される原理については後述する。

本実施形態では、補正値検出部５７は、複数の遅延素子それぞれから出力される複数組の２つの出力信号を検知した場合は、それぞれの検知情報をＬＵＴ部５３にフィードバックする。それぞれの検知情報に基づいてＬＵＴ部５３が後述の補正を行う。

前記補正値がＬＵＴ部５３にフィードバックされると、ＬＵＴ部５３は、ＬＵＴ部５３が利用するドットクロックあたりのディレイ段数を前記補正値に基づいて補正（変更）して、画素データがディレイチェーン回路５９に入力される位置を変更する。このため、動作環境によって、ディレイチェーン回路５９のディレイ速度、つまり基本クロックあたりのディレイ段数が変動しても、上述したように前記補正値をフィードバックさせることにより、ＬＵＴ部５３で利用される前記ディレイ段数が補正（変更）される。つまり、前記ディレイ段数によって特定される画素データの入力位置が補正される。

なお、ディレイチェーン回路５９の入力バッファ２０２に校正信号を入力して補正値を検知し、その補正値に基づいてＬＵＴ部５３が前記ディレイ段数を補正する従来の補正方法を併用してもかまわない。なお、このときの補正値は、ディレイチェーン回路５９に入力されてから基本クロック１周期が経過するまでに通過した遅延素子の数（ディレイ段数）で表される。

本実施形態では、上述したように、ＬＵＴ部５３では、基本クロックあたりの前記補正値（検知情報）がＬＵＴ部５３にフィードバックされるが、ＬＵＴ部５３はドットクロック単位で処理するため、基本クロックあたりの前記校正信号のディレイ段数を、ドットクロックあたりのディレイ段数に置き換える処理を行う。例えば、本実施形態では、図４に示されるように、ディレイチェーン回路５９の総ディレイ段数は１２８であり、動作環境に変動がない場合の遅延時間は、例えば１段あたり０．１ｎｓのものを使用している。従って、２５０ＭＨｚで生成される基本クロックあたりのディレイ段数は４０である。上述したようにドットクロックの周波数は５０ＭＨｚなので、ドットクロックあたりのディレイ段数は２００になる。なお、１ドットクロックの間フルに露光されると最大濃度となるため、最大濃度をディレイ段数単位に置き換えると２００である。また、最小濃度は、ディレイ段数単位に置き換えると０である。

次に、図４を参照して、ディレイチェーン回路５９について説明する。図４は、ディレイチェーン回路５９の論理回路図である。図４の上段には、１２８個のＤ型フリップフロップ（以下フリップフロップ）１００＿０〜１００＿１２７が図示されるように接続されている。特定のフリップフロップを１００＿ｎとする。フリップフロップ１００＿０〜１００＿１２７には、画素データと基本クロックが、それぞれ図示する端子から入力される。また、図示しないクリア端子に信号が入力されるとフリップフロップ１００＿０〜１００＿１２７はクリアされる。なお、フリップリップ１００＿１２７側を上流、フリップリップ１００＿０側を下流と称する。

図４の中段には、１２８個のＥＸ−ＮＯＲ回路２００＿０〜２００＿１２７が図示されるように接続されている。特定のＥＸ−ＮＯＲ回路を２００＿ｎとする。各ＥＸ−ＮＯＲ回路は、本発明の遅延素子の一例である。ＥＸ−ＮＯＲ回路を２００＿ｎの一方の入力端子には、前記フリップフロップ１００＿ｎの出力端子が接続され、他方の入力端子には上流（図４の右隣り）のＥＸ−ＮＯＲ回路２００＿ｎ＋１の出力端子が接続されている。なお、ＥＸ−ＮＯＲ回路２００＿１２７側を上流、ＥＸ−ＮＯＲ回路２００＿０側を下流と称する。

図４の下段には、１２８個のＤ型フリップフロップ（以下フリップフロップ）３００＿０〜３００＿１２７が図示されるように接続されている。特定のフリップフロップを３００＿ｎとする。フリップフロップ３００＿０〜３００＿１２７には、データと基本クロックが、それぞれ図示する端子から入力される。また、図示しないクリア端子に信号が入力されるとフリップフロップ３００＿０〜３００＿１２７はクリアされる。なお、フリップリップ３００＿１２７側を上流、フリップリップ３００＿０側を下流と称する。

ＥＸ−ＮＯＲ回路の上流側には、入力バッファ２０２が設けられ、その出力端子は、ＥＸ−ＮＯＲ回路２００＿１２７の他方の入力端子に接続されている。入力バッファ２０２には、前記ＢＤ信号が入力される。ＥＸ−ＮＯＲ回路の下流側には、出力バッファ２０１が設けられ、その入力端子は、ＥＸ−ＮＯＲ回路２００＿０の出力端子に接続されている。また、出力バッファ２０１の出力端子からは、画素データに基づいてスキャンが行われている場合は、半導体レーザー光源２６を発光させるための駆動パルス（画像信号）が、レーザー駆動電圧生成部１１Ａに出力される。

１２８個のフリップフロップ１００＿０〜１００＿１２７は、パルス生成部５６から画素データを受けて、ＥＸ−ＮＯＲ回路２００＿０〜２００＿１２７に渡すことで所定の遅延を発生させて、出力バッファ２０１から前記駆動パルスを出力させる。また、１２８個のフリップフロップ３００＿０〜３００＿１２７は、入力バッファ２０２に入力される前記ＢＤ信号が、ＥＸ−ＮＯＲ回路２００＿０〜２００＿１２７を上流から下流に向かって遅延伝搬していく状態を読み取り出力する。その出力結果は、後述するＬＵＴ部５３に供給されて、前記ディレイ段数の補正（変更）に使用される。

次に、図５を参照して、このようなディレイチェーン回路５９において、全てのフリップフロップ１００＿０〜１００＿１２７に下流側から上流側へ順番に校正信号を入力して、ＥＸ−ＮＯＲ回路２００＿０〜２００＿１２７に校正信号を遅延させて、フリップフロップ３００＿０〜３００＿１２７から出力されるときの動作について説明する。まず、校正信号が入力される前に、フリップフロップ３００＿０〜３００＿１２７の図示しないクリア端子にクリア信号が与えられてクリアされる。この状態で、フリップフロップ１００＿０〜１００＿１２７に校正信号が順次入力される。

ここで、遅延素子であるＥＸ−ＮＯＲ回路２００＿０〜２００＿１２７は、動作環境の変動により遅延速度が変わる電子デバイスである。具体的には、温度変化などの動作環境の変化によって、ディレイチェーン回路５９に電力を供給する電源配線の電圧（電源電圧）がＩＲドロップ（電圧降下）を生じると、電圧が低下した低下量に比例して遅延量が増加する。つまり、ＩＲドロップが生じた場合に、校正信号の伝搬速度が遅くなり、同じディレイ段数を電波した場合は、遅延量が多くなる。ＩＲドロップに影響して生じる遅延量の変化は微小であるが、これが複数の遅延素子それぞれにおいて生じて累積すると、所定のディレイ段数において１つの遅延素子分の遅延量が生じる場合がある。本実施形態では、ＩＲドロップに起因して生じた遅延量の影響を抑制して、ＬＵＴ部５３で利用される前記ディレイ段数を適切に補正して、補正後のディレイ段数が示す入力位置に画素データを入力させるようにしている。

図５（Ａ）は、フリップフロップ１００＿ｎに校正信号が入力されたときの動作状態を模式的に示す図である。校正信号は、フリップフロップ１００＿ｎに入力されると、下流側のＥＸ−ＮＯＲ回路２００＿ｎを遅延伝搬する。図５（Ａ）では、フリップフロップ１００＿４５に校正信号が入力された場合に、その出力信号がフリップフロップ３００＿０から出力された例を示している。同様に、フリップフロップ１００＿６３に校正信号が入力された場合の出力信号がフリップフロップ３００＿１９から出力され、フリップフロップ１００＿９４に校正信号が入力された場合の出力信号がフリップフロップ３００＿３１から出力され、フリップフロップ１００＿１１０に校正信号が入力された場合の出力信号がフリップフロップ３００＿４５から出力された例を示している。図５（Ａ）に示されるように、ＩＲドロップの影響を受けない場合は、入力される校正信号に対して出力される出力信号は一対一で対応しており、１つの遅延素子から二つの出力信号が出力されることはない。しかしながら、ＩＲドロップの影響によって微小な遅延量が累積されると、例えば、フリップフロップ１００＿６４に校正信号が入力された場合の出力信号がフリップフロップ３００＿１９から出力され、フリップフロップ１００＿９５に校正信号が入力された場合の出力信号がフリップフロップ３００＿４５から出力され、フリップフロップ１００＿１１１に校正信号が入力された場合の出力信号がフリップフロップ３００＿４５から出力されることになる。つまり、フリップフロップ３００＿１９，１００＿３１，１００＿４５から２つの出力信号が出力される。これは、フリップフロップ３００＿１９においては、フリップフロップ１００＿６４に入力された校正信号が遅延素子１つ分遅れて出力されたことを意味している。同様に、フリップフロップ３００＿３１においては、フリップフロップ１００＿９５に入力された校正信号が遅延素子２つ分遅れて出力されたことを意味し、フリップフロップ３００＿４５においては、フリップフロップ１００＿１１１に入力された校正信号が遅延素子３つ分遅れて出力されたことを意味している。

本実施形態では、補正値検出部５７によって、フリップフロップ３００＿１９，３１，４５からの２つの出力信号と、その出力位置とが検知され、その検知情報が補正値としてＬＵＴ部５３にフィードバックされる。そして、これらの補正値を受けたＬＵＴ部５３では、前記２つの出力信号に対応する校正信号が入力された二つの遅延素子の入力位置のうちの下流側の入力位置から上流側に位置する第２遅延素子に対する前記画素データの入力位置を下流側へ少なくとも一つシフトする。具体的には、図５（Ｂ）に示されるように、フリップフロップ３００＿１９に対応するフリップフロップ１００＿６４から１００＿９４までの入力位置を下流側へ一つだけシフトする。遅延が生じているのは、遅延素子一つ分であるため、シフト量を一つとしている。また、フリップフロップ３００＿３１に対応するフリップフロップ１００＿９５から１００＿１１０までの入力位置を下流側へ二つだけシフトする。遅延が生じているのは、遅延素子二つ分であるため、シフト量を二つとしている。また、フリップフロップ３００＿４５に対応するフリップフロップ１００＿１１１から１００＿１２７までの入力位置を下流側へ三つだけシフトする。遅延が生じているのは、遅延素子三つ分であるため、シフト量を三つとしている。なお、補正前の入力位置と補正後の入力位置との関係を図６に示している。図６に示されるように、本実施形態では、フリップフロップ１００＿０から１００＿６３ではＩＲドロップによる遅延が生じていないとして、入力位置のシフトは行っていない。

以上説明した本実施形態の画像形成装置１０においては、制御部５は、以下の方法（駆動パルス生成方法）で画素データを入力する遅延素子を決定する。すなわち、制御部５は、まず、前記補正信号をパルス生成部５６に出力して、パルス生成部５６に、ディレイチェーン回路５９において、フリップフロップ１００＿ｎを介して最も下流側の最下流遅延素子２００＿０から最も上流側の最上流遅延素子２００＿１２７までの遅延素子２００＿ｎに校正信号を順次入力する（第１ステップ）。そして、入力された校正信号が遅延されて下流側のいずれか一つの遅延素子２００＿ｎから出力される２つの出力信号を補正値検出部５７に検知させる（第２ステップ）。そして、検知された二つの出力信号を含む上述の検知情報（２つの出力信号に対応する校正信号が入力された二つの遅延素子の位置など）に基づいて、二つの出力信号に対応する校正信号が入力された入力位置のうち下流側の入力位置から上流側に位置する遅延素子に対する前記画素データの入力位置を下流側へ少なくとも一つシフトする。

これにより、ＩＲドロップの累積による遅延量の影響を受けずに、ＬＵＴ部５３は、前記ディレイ段数を補正して、補正後のディレイ段数が示す入力位置へ画素データの入力位置をシフトさせることができる。その結果、安定した駆動パルスを生成してレーザー駆動電圧生成部１１Ａに出力することが可能となり、前記ＩＲドロップの変動の影響を受けずに安定した高品質の画像を形成することができる。

なお、上述の実施形態では、複数の遅延素子それぞれから二つの出力信号が出力された例について説明したが、これに限られない。少なくとも、一つの遅延素子から二つの出力信号が出力されるようなディレイチェーン回路に対して本発明は適用可能である。もちろん、ディレイチェーン回路の総ディレイ段数は上述した実施例の段数に限定されない。ディレイチェーン回路５９として、総ディレイ段数が１２８のものを例示したが、ディレイ段数が複数のディレイチェーン回路であれば本発明は適用可能である。

なお、上述の実施形態では、本発明の画像形成装置として、制御部５を備えた画像形成装置１０を例示したが、制御部５を備え、入力された画像データに対して画像処理を行う画像処理装置として本発明を捉えることもできる。また、前記画像形成装置又は前記画像処理装置に適用される駆動パルス生成方法であって、画素データに含まれる画素の濃度情報に応じたディレイ段数に基づいてディレイチェーン回路５９が備える複数の遅延素子のいずれかに前記画素データを入力してビーム露光装置１１を駆動させる駆動パルスを生成する駆動パルス生成方法として捉えることもできる。

１０：画像形成装置
５：制御部
１１：レーザー露光装置
２９：ビームディテクター
５２：画像処理部
５３：ＬＵＴ部
５４：エッジ変換部
５６：パルス生成部
５７：補正値検出部
５９：ディレイチェーン回路

Claims (4)

1. 入力された画素データを順次遅延させて露光走査装置を駆動させる駆動パルスに変換させる複数の遅延素子を有し、最も下流側の最下流遅延素子から最も上流側の最上流遅延素子まで順に配置された遅延回路と、
   前記最下流遅延素子から前記最上流遅延素子までの遅延素子に校正信号を順次入力する入力部と、
   前記入力部から入力された校正信号が遅延されて下流側のいずれか一つの第１遅延素子から出力される２つの出力信号を検知する出力検知部と、
   前記出力検知部で検知された２つの出力信号に対応する校正信号が入力された二つの遅延素子のうちの下流側の遅延素子から上流側に位置する第２遅延素子に対する前記画素データの入力位置を下流側へ少なくとも一つシフトする補正部と、を備える画像処理装置。
2. 前記出力検知部が複数の前記第１遅延素子それぞれから出力される複数組の２つの出力信号を検知した場合に、前記補正部は、前記２つの出力信号が出力された前記第１遅延素子の位置に応じた量だけ前記第２遅延素子に対する前記画素データの入力位置を下流側へシフトする請求項１に記載の画像処理装置。
3. 請求項１又は２に記載の画像処理装置を備える画像形成装置。
4. 画素データに含まれる画素の濃度情報に応じた遅延段数に基づいて遅延回路が備える複数の遅延素子のいずれかに前記画素データを入力して露光走査装置を駆動させる駆動パルスを生成する駆動パルス生成方法であって、
   前記遅延回路において最も下流側の最下流遅延素子から最も上流側の最上流遅延素子までの遅延素子に校正信号を順次入力する第１ステップと、
   前記第１ステップで入力された校正信号が遅延されて下流側のいずれか一つの第１遅延素子から出力される２つの出力信号を検知する第２ステップと、
   前記第２ステップで検知された２つの出力信号に対応する校正信号が入力された二つの遅延素子のうちの下流側の遅延素子から上流側に位置する第２遅延素子に対する前記画素データの入力位置を下流側へ少なくとも一つシフトする第３ステップと、を備える駆動パルス生成方法。
   
   
   

Images