JP4956246B2 - 画像形成装置 - Google Patents

Description

本発明は、感光体をレーザ光で走査することにより露光する電子写真プロセスによる画像形成を行う画像形成装置に関する。

従来より、感光体ドラムをレーザ光で主走査方向に走査し、感光体ドラムを回転させつつ主走査方向へのレーザ光の走査を繰り返すことにより副走査方向への走査を行うことで、感光体ドラムを露光し、これを現像して得られたトナー像を用紙に圧接、加熱することにより、用紙に画像を形成する電子写真プロセスを用いた画像形成装置が知られている。

このような電子写真プロセスを用いた画像形成装置では、主走査方向にのびる線を描画する場合には、レーザを連続発光させる時間が延びるので、レーザが安定発光し易くなって線幅が安定するのに対し、副走査方向にのびる線を描画する場合には、レーザ光を線幅分だけ短時間発光させることとなるためレーザの発光が不安定になり易く、充分な発光量が得られなくなるために、主走査方向の線よりも副走査方向の線の方が、線幅が細くなる傾向がある。

副走査方向の線を太くするためには、画像処理によって、メモリに記憶されている画像データに含まれる副走査方向の線を検出し、画像データそのものを副走査方向の線が太くなるように変更すればよい。しかしながら、メモリに記憶されている画像データそのものを画像処理で副走査方向の線が太くなるように変更する場合には、画像処理量が増大するという不都合がある。

そこで、画像処理を用いることなく副走査方向へのびる線の線幅を太くする技術が知られている（例えば、特許文献１参照。）。図１４、図１５は、特許文献１に記載の技術を説明するためのタイミングチャートである。図１４は、副走査方向にのびる線を描画する場合において、主走査方向に走査したレーザ光のオン、オフ状態を示している。この線は、線幅Ａが、画素１０１，１０２，１０３の三画素分の太さであり、通常、画素１０１，１０２，１０３の各領域の中央付近でレーザ光がオンされて、ドット１０４，１０５，１０６が露光される。そうすると、図１４にタイミングチャート１０７で示すように、線幅Ａは、ドット１０４の左端からドット１０６の右端までとなる。

特許文献１に記載の技術では、タイミングチャート１０７で示すドット１０４，１０６の位置を、タイミングチャート１０８で示すように、両側に互いに離れる方向に移動させることにより、副走査方向にのびる線の線幅を線幅Ｂで示すように太くするようになっている。
特開平９−３００６９８号公報

しかしながら、特許文献１に記載の技術では、線幅が一画素の副走査方向にのびる線を描画する場合、図１５に示すように、画素１０２の両側の画素１０１，１０３にはドットが存在しないため、画素１０１，１０３のドット位置を移動させて線幅を太くすることができないという不都合があった。

本発明は、このような事情に鑑みて為された発明であり、副走査方向にのびる線の線幅を、線幅が１ドットの線であっても画像処理により画像データを変更することなく調節することが容易な画像形成装置を提供することを目的とする。

本発明に係る画像形成装置は、感光体と、レーザ光を出力して前記感光体を走査することにより当該感光体を露光させる露光部と、前記露光部による主走査方向への走査期間中において、複数の画素によって画像を表す画像データに基づいて、当該画像データで表される画像の各画素を示すドットを露光させるための前記レーザ光の出力を、オンさせる第１オンタイミングとオフさせる第１オフタイミングとを設定するレーザ出力タイミング設定部と、副走査方向へのびる線状の画像の線幅を調節するための設定値を取得する設定値取得部と、前記レーザ出力タイミング設定部により設定された第１オンタイミングと第１オフタイミングとの時間間隔を、前記設定値取得部により取得された設定値に応じて調節することで得られる新たな第１オンタイミングと第１オフタイミングとを、第２オンタイミングと第２オフタイミングとしてそれぞれ設定するレーザ出力タイミング調節部と、前記露光部による主走査方向への走査期間中において、前記レーザ出力タイミング調節部により設定された第２オンタイミングに応じて前記露光部によってレーザ光の出力をオンさせ、前記レーザ出力タイミング調節部により設定された第２オフタイミングに応じて前記露光部によるレーザ光の出力をオフさせる露光制御部と、前記露光部により露光された感光体を現像して画像を形成する画像形成部と、前記露光部による主走査方向への走査期間中において前記ドットの露光を順次行うための一定の周期であるドット周期を示すドット周期信号を生成するドット周期信号生成部と、周期が、前記ドット周期より短い基本周期に設定された基本周期信号を生成する基本周期信号生成部と、前記設定値取得部により受け付けられた設定値をレーザ光の走査時間に換算し、前記基本周期を予め設定された分割数に等分割したうちの一つを単位時間として、前記走査時間を前記単位時間で除算した商を、設定情報とする制御部とを備え、前記第１オンタイミングは、前記ドット周期の先頭タイミングから当該第１オンタイミングに至るまでの時間を前記単位時間で除算した商に相当する第１オンタイミング換算値として表されており、前記第１オフタイミングは、前記ドット周期の先頭タイミングから当該第１オフタイミングに至るまでの時間を前記単位時間で除算した商に相当する第１オフタイミング換算値として表されており、前記レーザ出力タイミング調節部は、前記第１オンタイミング換算値を、前記第２オンタイミングを示す第２オンタイミング換算値とし、前記第１オフタイミング換算値に前記設定情報を加算することにより、前記第２オフタイミングを示す第２オフタイミング換算値を算出し、前記露光制御部は、前記単位時間だけ信号を遅延させる単位遅延回路が、複数段直列に接続された直列遅延回路と、前記ドット周期の先頭タイミングから前記基本周期信号生成部により生成される基本周期信号の周期毎に、前記レーザ出力タイミング調節部により算出された第２オンタイミング換算値から前記分割数ずつ順次減算していく第１減算回路と、前記第１減算回路による減算の結果得られた数値が前記分割数を下回った場合、前記直列遅延回路における当該数値の個数分の前記単位遅延回路によって、前記レーザ光の出力をオンさせる旨を示す信号を遅延させる第１遅延制御部と、前記ドット周期の先頭タイミングから前記基本周期信号生成部により生成される基本周期信号の周期毎に、前記レーザ出力タイミング調節部により設定された第２オフタイミング換算値から前記分割数ずつ順次減算していく第２減算回路と、前記第２減算回路による減算の結果得られた数値が前記分割数を下回った場合、前記直列遅延回路における当該数値の個数分の前記単位遅延回路によって、前記レーザ光の出力をオフさせる旨を示す信号を遅延させる第２遅延制御部とを備える。

この構成によれば、露光部による主走査方向への走査期間中において、レーザ出力タイミング設定部によって、画像を表す画像データに基づいて、当該画像データで表される画像の各画素を示すドットを露光させるためのレーザ光の出力を、オンさせる第１オンタイミングとオフさせる第１オフタイミングとが設定される。また、設定値取得部によって、副走査方向へのびる線状の画像の線幅を調節するための設定値が取得される。そして、レーザ出力タイミング調節部によって、レーザ出力タイミング設定部により設定された第１オンタイミングと第１オフタイミングとの時間間隔を、設定値取得部により取得された設定値に応じて調節することで得られる新たな第１オンタイミングと第１オフタイミングとが、第２オンタイミングと第２オフタイミングとしてそれぞれ設定される。そして、露光制御部によって、露光部による主走査方向への走査期間中において、第２オンタイミングに応じて露光部によるレーザ光の出力がオンされ、第２オフタイミングに応じて露光部によるレーザ光の出力がオフされる。そうすると、設定値取得部により取得された設定値に応じて、第２オンタイミングと第２オフタイミングとの間の時間間隔、すなわち主走査方向におけるレーザ光の出力がオンされる期間が調節され、副走査方向にのびる線の線幅の露光長さが調節される。そうすると、設定値取得部により取得された設定値に応じて副走査方向にのびる線の線幅、すなわち主走査方向の露光長さが調節されることになるので、画像形成部により感光体が現像されて形成された画像においても、設定値取得部により取得された設定値に応じて副走査方向にのびる線の線幅が調節される。この場合、副走査方向にのびる線の線幅が１ドットの場合でも、当該１ドットの主走査方向の長さ、すなわち線幅を設定値取得部により取得された設定値に応じて調節することができる。また、感光体を露光させるレーザ光のオン、オフタイミングを調節することで、副走査方向にのびる線の線幅を調節することができるので、画像処理による画像データの変更処理を行うことなく、副走査方向にのびる線の線幅を調節することができる。
この構成によれば、基本周期信号生成部によって、ドット周期より短い基本周期を有する基本周期信号が生成される。また、第２オンタイミングは、基本周期を予め設定された分割数に等分割したうちの一つを単位時間として、ドット周期の先頭タイミングから第２オンタイミングに至るまでの時間を前記単位時間で除算した商に相当する第２オンタイミング換算値によって、示される。また、第２オフタイミングは、ドット周期の先頭タイミングから第２オフタイミングに至るまでの時間を前記単位時間で除算した商に相当する第２オフタイミング換算値によって、示される。そして、第１減算回路によって、ドット周期の先頭タイミングから基本周期信号の周期毎に、第２オンタイミング換算値から前記分割数ずつ順次減算されていき、減算の結果得られた数値が前記分割数を下回った場合、当該数値の個数分の単位遅延回路によって、単位時間に当該数値を乗じた時間だけ遅延されてレーザ光の出力をオンさせる旨の信号が出力される。また、第２減算回路によって、ドット周期の先頭タイミングから基本周期信号の周期毎に、第２オフタイミング換算値から前記分割数ずつ順次減算されていき、減算の結果得られた数値が前記分割数を下回った場合、当該数値の個数分の単位遅延回路によって、単位時間に当該数値を乗じた時間だけ遅延されてレーザ光の出力をオフさせる旨の信号が出力される。
この場合、第２オンタイミング換算値及び第２オフタイミング換算値によって示される時間が、まず第１及び第２減算回路によって基本周期の倍数として計時され、さらに基本周期に満たない残り時間が直列遅延回路の遅延時間として生成される。直列遅延回路の遅延時間は、基本周期が所定の分割数に等分割された単位時間の遅延時間を有する単位遅延回路の直列数によって生成されるので、第２オンタイミング換算値及び第２オフタイミング換算値によって示される時間を基本周期より短い単位時間毎の精度で生成することができる結果、第２オンタイミング換算値及び第２オフタイミング換算値をレーザ光の出力をオン、オフさせるタイミングに反映させる精度を向上させることが容易となる。

また、 前記設定値取得部は、副走査方向へのびる線の線幅を増大させるための増大量を示す情報を、前記設定値として取得することが好ましい。

この構成によれば、設定値取得部によって、副走査方向へのびる線の線幅を増大させるための増大量を示す情報が、前記設定値として取得される。また、レーザ出力タイミング調節部によって、第１オンタイミングが第２オンタイミングとして設定されると共に、設定値取得部により取得された設定値により示される増大量が大きいほど、第１オフタイミングに対する第２オフタイミングの遅れ時間が大きくなるように当該第２オフタイミングが設定されて、第２オンタイミングと第２オフタイミングとの間の時間間隔、すなわち主走査方向におけるレーザ光の出力がオンされる期間、すなわち副走査方向にのびる線の線幅の露光長さが調節される。感光体をレーザ光で走査することにより露光する電子写真プロセスによる画像形成を行う画像形成装置では、主走査方向の線よりも副走査方向の線の方が、線幅が細くなる傾向があるから、副走査方向にのびる線の線幅を太くする方向に線幅を調節することができれば、主走査方向の線の線幅と副走査方向の線の線幅との差を低減するように線幅を調節することが可能である。そこで、設定値取得部により取得された設定値により示される増大量が大きいほど、第１オフタイミングに対する第２オフタイミングの遅れ時間が大きくなるように当該第２オフタイミングを設定することで、第２オンタイミングと第２オフタイミングとの間の時間間隔を設定値に応じて増大させるようにすれば、レーザ出力タイミング調節部は、第１オンタイミングを変更して第２オンタイミングを生成する処理が不要となり、さらに、第１オフタイミングに対して第２オフタイミングを進ませる処理も不要となるので、レーザ出力タイミング調節部の構成を簡素化することができる。

また、前記画像データは、前記画像の画素の濃度を示す濃度情報を含み、前記レーザ出力タイミング設定部は、前記濃度情報により示される濃度が濃いほど、当該濃度情報に対応する画素を示すドットについて前記第１オンタイミングと前記第１オフタイミングとの間の時間間隔が大きくなるように、前記第１オンタイミングと前記第１オフタイミングとを設定することが好ましい。

この構成によれば、レーザ出力タイミング設定部によって、画素の濃度が濃いほど、当該画素を示すドットについて第１オンタイミングと第１オフタイミングとの間の時間間隔が大きくなるように、当該第１オンタイミングと第１オフタイミングとが設定される。そうすると、画素の濃度が濃いほど、当該画素を示すドットを描画するための主走査方向におけるレーザ光の出力がオンされる期間が大きくされることで、画素の濃度がドットの長さとして表現される。この場合、画素の濃度が、レーザ出力タイミング設定部によって第１オンタイミングと第１オフタイミングとに反映され、さらにレーザ出力タイミング調節部によって第２オンタイミングと第２オフタイミングとに反映される。

そうすると、第２オンタイミングと第２オフタイミングとには、線幅を調節するための設定値と画素の濃度とが反映されることになる。そして、露光制御部によって、線幅を調節するための設定値と画素の濃度とが反映された第２オンタイミングと第２オフタイミングとに基づいて、露光部によるレーザ光のオン、オフタイミングが制御されて線幅を調節するための設定値と画素の濃度とが反映されたドットの露光が行われる結果、露光制御部を、線幅を調節するための設定値をドットの露光に反映させる処理と、画素の濃度をドットの露光に反映させる処理とに共用することができる。そうすると、線幅を調節するための設定値をドットの露光に反映させるための制御回路と画素の濃度をドットの露光に反映させるための制御回路とをそれぞれ設ける場合と比べて回路を簡素化することが容易となる。そして、第２オンタイミング換算値及び第２オフタイミング換算値には、線幅を調節するための設定値と画素の濃度とが反映されているので、線幅を調節するための設定値と画素の濃度とを、レーザ光の出力をオン、オフさせるタイミングに反映させる精度を向上させることが容易になる結果、線幅を調節するための設定値と画素の濃度とを、ドットに反映させる精度を向上させることが容易になる。

また、前記露光制御部は、前記露光部による前記レーザ光の出力をオンさせる旨の信号を、前記ドット周期信号により示されるドット周期の先頭タイミングから前記レーザ出力タイミング調節部により設定される第２オンタイミングに至るまで遅延させて、当該遅延させた信号に基づいて前記露光部によりレーザ光の出力をオンさせ、前記露光部による前記レーザ光の出力をオフさせる旨の信号を、当該ドット周期の先頭タイミングから前記レーザ出力タイミング調節部により設定される第２オフタイミングに至るまで遅延させて、当該遅延させた信号に基づいて前記露光部によりレーザ光の出力をオフさせることが好ましい。

この構成によれば、ドット周期信号生成部によって、露光部による主走査方向への走査期間中においてドットの露光を順次行うための一定の周期であるドット周期を示すドット周期信号が生成される。また、露光制御部によって、露光部によりレーザ光の出力をオンさせる旨の信号が、ドット周期信号により示されるドット周期の先頭タイミングから第２オンタイミングに至るまで遅延され、露光部によりレーザ光の出力をオフさせる旨の信号が、当該ドット周期の先頭タイミングから第２オフタイミングに至るまで遅延されることで得られた信号に基づいて、露光部によりレーザ光の出力がオン、オフされる。

この場合、線幅を調節するための設定値と画素の濃度とが反映された第２オンタイミング及び第２オフタイミングが、露光制御部によって、露光部によりレーザ光の出力をオン、オフさせる制御信号に変換されるので、線幅を調節するための設定値をレーザ光のオン、オフに反映させる処理と、画素の濃度をレーザ光のオン、オフに反映させる処理とに露光制御部を共用することができる。そうすると、線幅を調節するための設定値をレーザ光のオン、オフに反映させるための制御回路と画素の濃度をレーザ光のオン、オフに反映させるための制御回路とをそれぞれ設ける場合と比べて回路を簡素化することが容易となる。さらに、ドット周期信号を基準として相対的にレーザ光をオン、オフさせるタイミングが得られるので、主走査方向のすべてのドットのタイミングを絶対時間で取り扱う場合と比べて、露光制御部で取り扱う時間の最大値が減少する結果、露光制御部の構成を簡素化することが容易となる。

また、前記単位遅延回路は、ゲート遅延時間が前記単位時間である排他的論理和の論理ゲートであり、前記直列遅延回路は、前記論理ゲートの２つの入力端子のうち一方に、前段の論理ゲートの出力端子が接続されることにより、前記排他的論理和の論理ゲートが複数段直列に接続されており、前記第１遅延制御部は、前記第１減算回路による減算の結果得られた数値が前記分割数を下回った場合、前記直列遅延回路における最終段から数えて当該数値の段数となる前記論理ゲートの２つの入力端子のうち他方へ、前記レーザ光の出力をオンさせるための信号を入力することにより、前記レーザ光の出力をオンさせる旨の信号を遅延させ、前記第２遅延制御部は、前記第２減算回路による減算の結果得られた数値が前記分割数を下回った場合、前記直列遅延回路における最終段から数えて当該数値の段数となる前記論理ゲートへ前記レーザ光の出力をオフさせるための信号を出力することにより当該論理ゲートの出力レベルを反転させることで、前記レーザ光の出力をオフさせる旨の信号を遅延させることが好ましい。

この構成によれば、単位遅延回路は、ゲート遅延時間が単位時間である排他的論理和の論理ゲートによって構成される。また、直列遅延回路は、排他的論理和の論理ゲートの２つの入力端子のうち一方に、前段の論理ゲートの出力端子が接続されることにより、排他的論理和の論理ゲートが複数段直列に接続されて構成される。そして、第１遅延制御部によって、第１減算回路による減算の結果得られた数値が前記分割数を下回った場合、直列遅延回路における最終段から数えて当該数値の段数となる前記論理ゲートの２つの入力端子のうち他方へ、レーザ光の出力をオンさせるための信号が入力されることにより、レーザ光の出力をオンさせる旨の信号が遅延される。さらに、第２遅延制御部によって、第２減算回路による減算の結果得られた数値が前記分割数を下回った場合、直列遅延回路における最終段から数えて当該数値の段数となる論理ゲートへレーザ光の出力をオフさせるための信号が出力されて、当該論理ゲートの出力レベルが反転され、当該論理ゲートの後段の論理ゲートの出力レベルが順次反転することで、レーザ光の出力をオフさせる旨の信号が遅延される。この場合、直列遅延回路における最終段の論理ゲートの出力レベルが反転することで、レーザ光を、オンさせる旨の信号とオフさせる旨の信号とが生成されると共に、直列遅延回路が、第２オンタイミング換算値に応じたオンさせる旨の信号の遅延と、第２オフタイミング換算値に応じたオフさせる旨の信号の遅延とに共用されて用いられるので、オンさせる旨の信号を遅延させるための遅延回路とオフさせる旨の遅延回路とを個別に設ける必要がなく、回路を簡素化することが容易となる。

このような構成の画像形成装置は、露光部による主走査方向への走査期間中において、レーザ出力タイミング設定部によって、画像を表す画像データに基づいて、当該画像データで表される画像の各画素を示すドットを露光させるためのレーザ光の出力を、オンさせる第１オンタイミングとオフさせる第１オフタイミングとが設定される。また、設定値取得部によって、副走査方向へのびる線状の画像の線幅を調節するための設定値が取得される。そして、レーザ出力タイミング調節部によって、レーザ出力タイミング設定部により設定された第１オンタイミングと第１オフタイミングとの時間間隔を、設定値取得部により取得された設定値に応じて調節することで得られる新たな第１オンタイミングと第１オフタイミングとが、第２オンタイミングと第２オフタイミングとしてそれぞれ設定される。そして、露光制御部によって、露光部による主走査方向への走査期間中において、第２オンタイミングに応じて露光部によるレーザ光の出力がオンされ、第２オフタイミングに応じて露光部によるレーザ光の出力がオフされる。そうすると、設定値取得部により取得された設定値に応じて、第２オンタイミングと第２オフタイミングとの間の時間間隔、すなわち主走査方向におけるレーザ光の出力がオンされる期間が調節され、副走査方向にのびる線の線幅の露光長さが調節される。そうすると、設定値取得部により取得された設定値に応じて副走査方向にのびる線の線幅、すなわち主走査方向の露光長さが調節されることになるので、画像形成部により感光体が現像されて形成された画像においても、設定値取得部により取得された設定値に応じて副走査方向にのびる線の線幅が調節される。この場合、副走査方向にのびる線の線幅が１ドットの場合でも、当該１ドットの主走査方向の長さ、すなわち線幅を設定値取得部により取得された設定値に応じて調節することができる。また、感光体を露光させるレーザ光のオン、オフタイミングを調節することで、副走査方向にのびる線の線幅を調節することができるので、画像処理による画像データの変更処理を行うことなく、副走査方向にのびる線の線幅を調節することができる。

以下、本発明に係る実施形態を図面に基づいて説明する。なお、各図において同一の符号を付した構成は、同一の構成であることを示し、その説明を省略する。図１は、本発明の一実施形態に係る画像形成装置の一例であるプリンタの正面断面視の説明図である。なお、画像形成装置は、プリンタに限られず、複写機、ファクシミリ、あるいはこれらを複合した複合機等であってもよい。

図１に示すプリンタ１は、印刷処理に供する用紙Ｐを貯留する用紙貯留部１２と、この用紙貯留部１２に貯留された用紙束Ｐ１から繰り出された１枚ずつの用紙Ｐに対して画像の転写処理を施す画像形成部１３と、この画像形成部１３で転写処理の施された用紙Ｐに対して定着処理を施す定着装置１４と、これら各部の動作を制御する制御部８０とが装置本体１１に内装されると共に、定着装置１４で定着処理の施された用紙Ｐが排紙される排紙部１５が装置本体１１の頂部に設けられて構成されている。

用紙貯留部１２には、用紙カセット１２１が装置本体１１に対して挿脱自在に設けられている。用紙カセット１２１の上流端（図１の右方）には、用紙束Ｐ１から１枚ずつの用紙Ｐを繰り出すピックアップローラ１２２が設けられている。このピックアップローラ１２２の駆動によって用紙カセット１２１から繰り出された用紙Ｐは、給紙搬送路１２３およびこの給紙搬送路１２３の下流端に設けられたレジストローラ対１２４を介して画像形成部１３に給紙されるようになっている。

画像形成部１３は、パーソナルコンピュータ等から、ＬＡＮ（Local Area Network）やＵＳＢ（Universal Serial Bus）等の伝送路を介してプリンタ１へ送信された画像データに基づき用紙Ｐにトナー画像の転写処理を施すものであり、前後方向（図１の紙面と直交する方向）に延びるドラム軸回りに回転可能に設けられた感光体ドラム２０（感光体）の周面に沿うように、当該感光体ドラム２０の直上位置から時計方向に向けて帯電ローラ３０、現像装置５０、転写ローラ６０およびクリーニング装置７０が配設されることによって形成されている。また、画像形成部１３の上方には、露光装置４０（露光部）が配設されている。

感光体ドラム２０は、周面にアモルファスシリコン層が積層されている。かかる感光体ドラム２０は、装置本体１１の略中央部で前後方向（図１の紙面に直交する方向）に延びるドラム軸に同心で一体的に軸支され、図略の駆動手段によって、ドラム軸を中心に時計回りに回転される。

帯電ローラ３０は、時計回りに回転している感光体ドラム２０の周面に一様な電荷を形成させるものであり、周面が感光体ドラム２０の周面と当接しながら従動回転しつつ感光体ドラム２０へ電荷を付与するようになっている。なお、帯電ローラ３０に代えてワイヤからのコロナ放電により感光体ドラム２０の周面に電荷を付与するコロナ放電方式のものを採用してもよい。

露光装置４０は、パーソナルコンピュータ等の外部の機器から送信されてきた画像データに基づき、レーザ光を回転している感光体ドラム２０の周面に照射し、レーザ光が照射された部分で電荷を消去させることによって当該周面に静電潜像を形成させる。

図２は、図１に示す露光装置４０の上面斜視図である。図２に示す露光装置４０は、略箱状の筐体４０１に、レーザ光源４０２、ポリゴンミラー４０３、ビームディテクタ４０４、ｆθレンズ４０５、コンデンサレンズ４０６、全反射ミラー４０７が収納されて構成されている。また、筐体４０１には、全反射ミラー４０７からのレーザ光の光路を感光体ドラム２０の外周面に案内するように形成されたスリット４０８が設けられている。

レーザ光源４０２は、レーザ光をポリゴンミラー４０３へ照射する例えば半導体レーザ装置である。ポリゴンミラー４０３は、多角形（図２では例として６角形）の柱状にされており、その側面が反射面にされている。また、ポリゴンミラー４０３は、図略の駆動機構により時計回りに高速回転されることにより、レーザ光源４０２から照射されたレーザ光を反射して主走査方向に走査する。ビームディテクタ４０４は、例えば光センサであり、ポリゴンミラー４０３により走査されたレーザ光が、ビームディテクタ４０４に照射されたタイミングを示す信号を、制御部８０へ出力する。

ｆθレンズ４０５及びコンデンサレンズ４０６は、ポリゴンミラー４０３により反射されたレーザ光を平行光に変換して全反射ミラー４０７へ供給する。全反射ミラー４０７は、ｆθレンズ４０５及びコンデンサレンズ４０６により平行光にされたレーザ光の光路を曲げて、スリット４０８を介して感光体ドラム２０の外周面に照射する。

このように構成された露光装置４０では、レーザ光源４０２から照射されたレーザ光は、ポリゴンミラー４０３の回転に伴い、ポリゴンミラー４０３の反射面で反射されて、ビームディテクタ４０４に照射され、さらに全反射ミラー４０７の図中右端から左端に移動することで、感光体ドラム２０の主走査方向への１ライン分の走査が行われて露光される。そして、ポリゴンミラー４０３の回転に伴い、このような主走査方向へのレーザ光による走査が繰り返されると共に、感光体ドラム２０が時計回りに回転することで、副走査方向への走査が行われ、感光体ドラム２０の周面が露光されて静電潜像が形成される。

現像装置５０は、感光体ドラム２０の周面に現像剤であるトナーを供給することによって周面の静電潜像を現像し、これによって感光体ドラム２０の周面にトナー像を形成する。転写ローラ６０は、感光体ドラム２０の直下位置に送り込まれた用紙Ｐに対して感光体ドラム２０の周面に形成されているプラスに帯電したトナー像を用紙Ｐに転写させるものであり、トナー像の電荷と逆極性であるマイナスの電荷を用紙Ｐに付与するようになっている。

従って、感光体ドラム２０の直下位置を越えた用紙Ｐは、転写ローラ６０と感光体ドラム２０とによって押圧挟持されつつ、プラスに帯電した感光体ドラム２０周面のトナー像がマイナスに帯電した用紙Ｐの表面に向けて引き剥がされ、これによって用紙Ｐに対し転写処理が施される。

クリーニング装置７０は、転写処理後の感光体ドラム２０の周面に残留しているトナーを取り除いて清浄化する。このクリーニング装置７０によって清浄化された感光体ドラム２０の周面は、次の画像形成処理のために再び帯電ローラ３０へ向かう。

定着装置１４は、画像形成部１３によって転写処理の施された用紙Ｐのトナー像に加熱による定着処理を施すものであり、内部にハロゲンランプ等の通電発熱体が装着されたヒートローラ１４１と、このヒートローラ１４１の下部で周面が対向配置された加圧ローラ１４２とを備えて構成されている。そして、転写処理後の用紙Ｐは、時計回りに駆動回転するヒートローラ１４１と、反時計回りに従動回転している加圧ローラ１４２との間のニップ部を通過することによって、ヒートローラ１４１からの熱を得て定着処理が施される。定着処理の施された用紙Ｐは、排紙搬送路１４３を通って排紙部１５へ排出される。

排紙部１５は、装置本体１１の頂部が凹没されることによって形成され、この凹没した凹部の底部に排紙された用紙Ｐを受ける排紙トレイ１５１が形成されている。

制御部８０は、例えば所定の演算処理を実行するＣＰＵ（Central Processing Unit）と、所定の制御プログラムが記憶されたＲＯＭ（Read Only Memory）と、データを一時的に記憶するＲＡＭ（Random Access Memory）と、これらの周辺回路等とを備えて構成され、ＲＯＭに記憶された制御プログラムを実行することにより、上述のプリンタ１内の各部の動作を制御する。

図３は、図１に示すプリンタ１の電気的構成の一例を示すブロック図である。図１に示すように、プリンタ１は、制御部８０に、通信Ｉ／Ｆ部８１、線幅設定スイッチ８２、画像処理部８３、レーザ光照射制御部８４、露光装置４０、画像形成部１３、及び用紙搬送路１２０が接続されて構成されており、制御部８０からの制御信号に応じて、画像処理部８３、レーザ光照射制御部８４、露光装置４０、画像形成部１３、及び用紙搬送路１２０が動作することで、通信Ｉ／Ｆ部８１によって受信された画像データに基づく画像が、用紙カセット１２１に収納されている用紙Ｐに形成されるようになっている。

通信Ｉ／Ｆ部８１は、例えばＬＡＮやＵＳＢ（Universal Serial Bus）等の伝送路８１１を介して接続されたパーソナルコンピュータ等との間で通信を行う通信インターフェイス回路である。そして、通信Ｉ／Ｆ部８１は、パーソナルコンピュータ等から伝送路８１１を介して送信されてきた印刷指示や、印刷対象となる画像データを受信し、制御部８０で処理可能な信号形式に変換して制御部８０へ出力する。制御部８０は、通信Ｉ／Ｆ部８１から出力された画像データＳ１を、画像処理部８３へ出力して画像処理を行わせる。

線幅設定スイッチ８２は、例えばディップスイッチやロータリスイッチ等の設定スイッチであり、副走査方向にのびる線の線幅を調節するための設定値の設定を受け付けて、制御部８０へ出力する。設定値は、例えば副走査方向へのびる線の線幅を増大させるための増大量を示す情報である。制御部８０は、線幅設定スイッチ８２により受け付けられた設定値を、レーザ光の走査時間に換算し、さらにその走査時間を後述する単位時間ｔｓで除算した商を、設定情報Ｓ３としてレーザ光照射制御部８４へ出力する。

なお、線幅設定スイッチ８２は、例えば図略の操作パネルに取り付けられたテンキーやタッチパネル等の操作入力装置であってもよい。また、線幅設定スイッチ８２は、設定情報Ｓ３を直接設定値として設定可能にされていてもよく、制御部８０は、設定値の換算処理を実行しなくてもよい。この場合、線幅設定スイッチ８２は、設定値取得部の一例に相当している。また、通信Ｉ／Ｆ部８１を用いて、伝送路８１１を介して接続されたパーソナルコンピュータ等から送信されてきた設定値を受け付けるようにしてもよい。この場合、通信Ｉ／Ｆ部８１が、設定値取得部の一例に相当する。

また、設定値取得部は、必ずしもユーザの操作入力や、通信を介して外部から設定値を取得する例に限られない。例えば、用紙Ｐに形成された画像の線幅を検出するセンサを備え、画像形成部１３によって、用紙Ｐに予め設定された既知の線幅で副走査方向にのびる線の画像を形成させて当該線幅をセンサで検出し、センサで検出された線幅と、設定された線幅との差に基づき、設定値を取得するものであってもよい。

用紙搬送路１２０は、ピックアップローラ１２２、給紙搬送路１２３、レジストローラ対１２４、及び排紙搬送路１４３等からなる用紙搬送機構である。

画像処理部８３は、制御部８０から出力された画像データＳ１に、例えばスムージング処理等の画像処理を施す。そして、画像処理が施された画像データの各画素を表す画素データＳ２を、露光装置４０によるレーザ光の走査順に、順次レーザ光照射制御部８４へ出力する。画像処理部８３は、具体的には、デジタルデータ化された画像データに基づく画像に現れるデジタル画像特有のギザギザ感を減少させるために、１画素の最大処理時間、すなわち、露光装置４０によるレーザ光の主走査方向への走査期間中において各画素に対応する各ドットの露光を順次行うための一定の周期であるドット周期の範囲内で、各ドットの位置を左寄せ、中央、右寄せの３位置のうちいずれかに設定し、ドットが連続して画像が形成されたときに、直線や曲線などを構成する各ドットが、連続してスムーズに繋がるようにする。

図４は、画像処理部８３によってスムージング処理が施された画素データＳ２の一例を示す説明図である。図４（ａ）は、画像処理部８３によって左寄せの設定がされた画素データＳ２を示し、図４（ｂ）は、画像処理部８３によって中央に配置する設定がされた画素データＳ２を示し、図４（ｃ）は、画像処理部８３によって右寄せの設定がされた画素データＳ２を示している。

図４に示すように、各画素データＳ２は例えば６ビットで構成されており、そのうち４ビットで当該画素の濃度値を０〜１５の１６段階で示し、残りの２ビットで当該画素を示すドットの寄せ位置の設定がされている。この場合、例えば画素データＳ２の濃度値が「０」であれば、当該画素は白色であることを示しており、当該画素に対応するドットの形成は行われない。また、画素データＳ２の濃度値が「１」〜「１５」であれば、当該濃度値が大きくなるほどレーザ光の主走査方向への走査時間（ドットの長さ）が長くされることで、当該画素の濃度に応じた画像を形成するようになっている。

レーザ光照射制御部８４は、画像処理部８３から出力された画素データＳ２に応じて、各画素の階調性（濃度）に応じたパルス幅を有するレーザ制御信号Ｓ４を、各画素の寄せ位置に応じたタイミングで生成し、露光装置４０へ出力する。露光装置４０は、レーザ光による主走査方向への走査中に、レーザ制御信号Ｓ４のパルス幅に応じた時間、レーザ光源４０２を発光（オン）して感光体ドラム２０を露光し、１つの画素を表すドットの静電潜像を感光体ドラム２０上に形成する。ビームディテクタ４０４は、レーザ光が照射されることによって、１ラインごとの走査開始のタイミングをとるための、ビームディテクト信号ＢＤ（主走査同期信号）をレーザ光照射制御部８４へ出力する。

図５は、レーザ光照射制御部８４の詳細な構成の一例を示すブロック図である。図５に示すレーザ光照射制御部８４は、発振器８４１（基本周期信号生成部）、分周回路８４２（ドット周期信号生成部）、レーザ出力タイミング設定部８４３、ＬＵＴ（Look Up Table）８４４、エッジ変換部８４５、スキュー調整部８４６、レーザ出力タイミング調節部８４７、パルス生成部８４８、ディレイチェーン回路８４９（直列遅延回路）、切替回路８５０、スキュー検出部８５１、及び出力切替回路８５２を備えている。

発振器８４１は、エッジ変換部８４５、スキュー調整部８４６、レーザ出力タイミング調節部８４７、パルス生成部８４８、ディレイチェーン回路８４９、切替回路８５０、スキュー検出部８５１、及び出力切替回路８５２を同期させて動作させるための基本クロック信号ＣＬＫ１（基本周期信号）を生成する発振器で、例えば水晶発振器が用いられる。基本クロック信号ＣＬＫ１は、例えば２５０ＭＨｚに設定されており、基本クロック信号ＣＬＫ１の基本周期ｔ１が４ｎｓｅｃに設定されている。

分周回路８４２は、発振器８４１から出力された基本クロック信号ＣＬＫ１を分周して、露光装置４０による主走査方向への走査期間中において各ドットの露光を順次行うための一定の周期であるドット周期を示すドットクロック信号ＣＬＫ２（ドット周期信号）を生成する。ドットクロック信号ＣＬＫ２は、例えば５０ＭＨｚにされており、ドット周期ｔ２が２０ｎｓｅｃに設定されている。

また、ディレイチェーン回路８４９には、基本周期ｔ１を、予め設定された分割数ｎに等分割した時間である単位時間ｔｓだけ信号を遅延させる単位遅延回路が、複数段直列に、例えば１２８個接続されている。この場合、分割数ｎは例えば４０、単位時間ｔｓは、例えば０．１ｎｓｅｃに設定されている。

ＬＵＴ８４４には、画素データＳ２で示される濃度値と寄せ位置とに応じて、レーザ光をオンさせるべき第１オンタイミングとオフさせるべき第１オフタイミングとを示すデータが対応付けられて記憶されている。また、ＬＵＴ８４４には、第１オンタイミングは、ドット周期ｔ２の先頭タイミングから当該第１オンタイミングに至るまでの時間を単位時間ｔｓで除算した商に相当する第１オンタイミング換算値として表されており、第１オフタイミングは、ドット周期ｔ２の先頭タイミングから当該第１オフタイミングに至るまでの時間を単位時間ｔｓで除算した商に相当する第１オフタイミング換算値として表されている。

レーザ出力タイミング設定部８４３は、ＬＵＴ８４４を参照することによって、画像処理部８３から出力された画素データＳ２に応じて、第１オンタイミング換算値と第１オフタイミング換算値とを設定し、その第１オンタイミング換算値と第１オフタイミング換算値とを示す第１タイミング情報Ｓ２１をエッジ変換部８４５へ出力する。

エッジ変換部８４５は、レーザ出力タイミング設定部８４３から出力された第１タイミング情報Ｓ２１に基づいて、主走査方向のスキャンライン上で隣り合う画素同士が比較され、本来連続するドット同士が、同じ立ち下がりエッジ（レーザ光がオフするタイミング）と立ち上がりエッジ（レーザ光がオフするタイミング）位置を持つ場合、それらのドットが切れ目無く連続して描画されるように、第１タイミング情報Ｓ２１で示される第１オンタイミング換算値及び第１オフタイミング換算値を調整し、タイミング情報Ｓ２２としてスキュー調整部８４６へ出力する。

スキュー調整部８４６は、パルス生成部８４８及びディレイチェーン回路８４９が、例えば２５０ＭＨｚの基本クロック信号ＣＬＫ１と同期して動作しているのに対して、ビームディテクト信号ＢＤのタイミングが基本クロック信号ＣＬＫ１とは非同期であるために生じてしまうタイミングのずれを補正する。具体的には、スキュー検出部８５１から出力されるスキュー値を、タイミング情報Ｓ２２で示される第１オンタイミング換算値及び第１オフタイミング換算値に加算することで、スキューの補正を行い、タイミング情報Ｓ２３としてレーザ出力タイミング調節部８４７へ出力する。

レーザ出力タイミング調節部８４７は、スキュー調整部８４６から出力されたタイミング情報Ｓ２３により示される第１オンタイミング換算値と第１オフタイミング換算値との差を、制御部８０から出力された設定情報Ｓ３に応じて調節することで得られる新たな第１オンタイミング換算値と第１オフタイミング換算値とを、第２オンタイミング換算値と第２オフタイミング換算値としてそれぞれ設定する。

より具体的には、レーザ出力タイミング調節部８４７は、タイミング情報Ｓ２３により示される第１オンタイミング換算値をそのまま第２オンタイミング換算値として設定すると共に、設定情報Ｓ３により示される増大量が大きいほど、タイミング情報Ｓ２３により示される第１オフタイミング換算値に対する第２オフタイミング換算値の増加量が大きくなるように、例えば第１オフタイミング換算値に設定情報Ｓ３を加算することにより、第２オフタイミング換算値を設定する。そして、レーザ出力タイミング調節部８４７は、当該第２オンタイミング換算値及び第２オフタイミング換算値を示す第２タイミング情報Ｓ２４を、パルス生成部８４８へ出力する。

図６は、パルス生成部８４８の構成の一例を示すブロック図である。また、図７は、ディレイチェーン回路８４９の構成の一例を示す回路図である。まず、図７に示すディレイチェーン回路８４９は、１２８個のフリップフロップ回路１００＿１〜１００＿１２８と、１２８個のＥＸ−ＯＲ（排他的論理和）ゲート２００＿１〜２００＿１２８（論理ゲート）と、１２８個のフリップフロップ回路３００＿１〜３００＿１２８とを備えている。ＥＸ−ＯＲゲート２００＿１〜２００＿１２８は、それぞれ、ゲート遅延時間が単位時間ｔｓの単位遅延回路の一例に相当している。以下、総称する場合には添え字を省略した参照符号で示し、個別の構成を指す場合には添え字を付した参照符号で示す。

そして、切替回路８５０の出力信号が入力バッファ２０２を介してＥＸ−ＯＲゲート２００＿１２８の一方の入力端子に入力され、ＥＸ−ＯＲゲート２００＿１〜２００＿１２７の各２つの入力端子のうち一方に、前段のＥＸ−ＯＲゲート２００の出力端子が接続されることにより、ＥＸ−ＯＲゲート２００が１２８段直列に接続されて、直列遅延回路が構成されている。

フリップフロップ回路１００＿１〜１００＿１２８のデータ入力端子には、パルス生成部８４８が接続されている。フリップフロップ回路１００＿１〜１００＿１２８の出力信号は、ＥＸ−ＯＲゲート２００＿１〜２００＿１２８の他方の入力端子へ出力される。ＥＸ−ＯＲゲート２００＿１〜２００＿１２８の出力信号は、フリップフロップ回路３００＿１〜３００＿１２８のデータ入力端子へ出力され、フリップフロップ回路３００＿１〜３００＿１２８の出力信号は、スキュー検出部８５１へ出力される。フリップフロップ回路１００＿１〜１００＿１２８、及びフリップフロップ回路３００＿１〜３００＿１２８のクロック入力端子には、基本クロック信号ＣＬＫ１が入力されている。そして、ＥＸ−ＯＲゲート２００＿１〜２００＿１２８の直列遅延回路における最終段のＥＸ−ＯＲゲート２００＿１の出力信号が、レーザ制御信号Ｓ４として露光装置４０へ出力される。

フリップフロップ回路１００＿１〜１００＿１２８、ＥＸ−ＯＲゲート２００＿１〜２００＿１２８、及びフリップフロップ回路３００＿１〜３００＿１２８の各添え字は、直列遅延回路における最終段から数えた段数に対応している。

図６に示すパルス生成部８４８は、第１減算回路４８１、第１遅延制御部４８２、第２減算回路４８３、第２遅延制御部４８４、第３減算回路４８５、第３遅延制御部４８６、第４減算回路４８７、及び第４遅延制御部４８８を備えている。

第１減算回路４８１は、レーザ出力タイミング調節部８４７から、ドットクロック信号ＣＬＫ２と同期して第２タイミング情報Ｓ２４が出力されると、第２オンタイミング換算値がセットされ、ドット周期の先頭タイミングから基本クロック信号ＣＬＫ１の周期毎に、第２オンタイミング換算値から分割数ｎずつ順次減算し、その減算結果を第１遅延制御部４８２へ出力する。

第１遅延制御部４８２は、例えば比較回路を用いて構成されており、第１減算回路４８１による減算の結果得られた数値が分割数ｎを下回った場合、当該数値の段数（添え字）に該当するフリップフロップ回路１００のデータ入力信号を、ハイレベルに変化させる。

第２減算回路４８３は、レーザ出力タイミング調節部８４７から、ドットクロック信号ＣＬＫ２と同期して第２タイミング情報Ｓ２４が出力されると、第２オフタイミング換算値がセットされ、ドット周期の先頭タイミングから基本クロック信号ＣＬＫ１の周期毎に、第２オフタイミング換算値から分割数ｎずつ順次減算し、その減算結果を第２遅延制御部４８４へ出力する。

第２遅延制御部４８４は、例えば比較回路を用いて構成されており、第２減算回路４８３による減算の結果得られた数値が分割数ｎを下回った場合、当該数値の段数（添え字）に該当するフリップフロップ回路１００のデータ入力信号を、ハイレベルに変化させる。

第３減算回路４８５、第３遅延制御部４８６、第４減算回路４８７、及び第４遅延制御部４８８は、第１減算回路４８１、第１遅延制御部４８２、第２減算回路４８３、及び第２遅延制御部４８４と並行して動作することで、連続する２つの画素のドットを走査するためのタイミングを、並行して生成可能にするためのものである。第３減算回路４８５、第３遅延制御部４８６、第４減算回路４８７、及び第４遅延制御部４８８は、第１減算回路４８１、第１遅延制御部４８２、第２減算回路４８３、及び第２遅延制御部４８４と同様に構成されているため、その説明を省略する。この場合、パルス生成部８４８とディレイチェーン回路８４９とが、露光制御部の一例に相当している。

スキュー検出部８５１は、フリップフロップ回路３００＿１〜３００＿１２８の出力信号に基づいて、基本周期ｔ１あたりのＥＸ−ＯＲゲート２００の遅延段数、すなわち分割数ｎの校正値を検出してＬＵＴ８４４やパルス生成部８４８へ出力したり、ビームディテクト信号ＢＤのタイミングと基本クロック信号ＣＬＫ１とのタイミングのずれ（スキュー）を検出してスキュー調整部８４６へ出力したりする。

次に、上述のように構成されたプリンタ１の動作について説明する。まず、通信Ｉ／Ｆ部８１によって、伝送路８１１を介して接続されたパーソナルコンピュータ等から受信された画像データＳ１が、制御部８０によって、画像処理部８３へ出力される。そして、画像処理部８３によって、画像データＳ１に例えばスムージング処理等の画像処理が施され、図４に示すように各画素の濃度と寄せ位置とを示す画素データＳ２が生成され、レーザ光照射制御部８４へ出力される。

また、画素データＳ２に基づくレーザ光の走査に先立ち、スキュー検出部８５１によるスキュー値の検出がスキャンラインごとの先頭タイミングで行われ、スキュー調整部８４６へ出力される。

次に、レーザ光照射制御部８４におけるレーザ出力タイミング設定部８４３によって、ＬＵＴ８４４を用いて画像処理部８３から出力された画素データＳ２に応じて、第１オンタイミング換算値と第１オフタイミング換算値とが設定され、その第１オンタイミング換算値と第１オフタイミング換算値とを示す第１タイミング情報Ｓ２１がエッジ変換部８４５へ出力される。

図８は、ＬＵＴ８４４の内容を説明するための説明図である。図８（ａ）は、左寄せの変換テーブルを示し、図８（ｂ）は、中央配置の変換テーブルを示し、図８（ｃ）は、右寄せの変換テーブルを示している。図８において、レーザ光をオンさせる第１オンタイミングが第１オンタイミング換算値として示されており、レーザ光をオフさせる第１オフタイミングが第１オフタイミング換算値として示されている。

この場合、濃度値が大きいほど、第１オンタイミング換算値と第１オフタイミング換算値との差が大きくなるようにされている。第１オンタイミング換算値と第１オフタイミング換算値との差が大きければ、レーザ光による走査時間が長くなり、画像形成されるドットの大きさが増大されることで、画素の濃度が表現されるようになっている。

この場合、ドット周期ｔ２の最初から最後まで、レーザ光をオンさせることが、画素の濃度を最大にすることになるから、ＬＵＴ８４４では、ディレイチェーン回路８４９によって、ドット周期ｔ２分の遅延を生じさせるために必要なＥＸ−ＯＲゲート２００の数、すなわちドット周期ｔ２あたりの遅延段数が、濃度値の最大値１５と対応するように、濃度値と遅延段数との対応関係が設定され、第１オンタイミング換算値と第１オフタイミング換算値との差が濃度値に対応する遅延段数となるように、第１オンタイミング換算値と第１オフタイミング換算値とが設定されている。

ドット周期ｔ２は２０ｎｓｅｃ、ＥＸ−ＯＲゲート２００のゲート遅延時間、すなわち単位時間ｔｓは０．１ｎｓｅｃであるから、最大濃度１５は、遅延段数単位で表すと２００である。また、最小濃度０は、遅延段数単位で表すと０である。

まず、図８（ａ）に示す左よせ画素データの変換について説明する。ＬＵＴ８４４は、プリンタ１の特性に応じて換算値が設定されるが、説明を簡単にするため、ここでは、濃度値は直線補完されて第１オンタイミング換算値と第１オフタイミング換算値とに変換されるものとする。上述したドット周期ｔ２あたりの総遅延段数２００を最大濃度１５に対応させると、図８（ａ）に示すように、濃度ｄは、左寄せであるため、第１オンタイミング換算値が０で、第１オフタイミング換算値は、２００×ｄ／１５（小数点以下四捨五入）で表せる。なお、濃度１５の第１オフタイミング換算値は、本来２００であるが、後続する画素の第１オンタイミング換算値が０の場合、レーザ発光を制御するレーザ制御信号Ｓ４の立ち下がりと立ち上がりとがほぼ同時に発生し、ノイズや画素の切れ目が発生する場合がある。そのため、第１オフタイミング換算値が２００の場合は、第１オフタイミング換算値として、例えばソフトウェア或いはハードウェアで構成されるＬＵＴ８４４が扱える最大値を付与する。この例では、その最大値を４０９５に設定している。

次に、図８（ｂ）に示す中央配置の画素データの変換について説明する。基本的には、は、第１オンタイミング換算値が、最大濃度幅、すなわち総遅延段数２００の前半分１００の中央値となるように、かつ、第１オフタイミング換算値が、後ろ半分１００の中央値となるように、第１オンタイミング換算値及び第１オフタイミング換算値が設定される。

第１オフタイミング換算値が２００になる場合、４０９５に変更することは前記したとおりである。濃度ｄの第１オンタイミング換算値は、１００−１００×ｄ／１５（小数点以下四捨五入）で、また、第１オフタイミング換算値は、１００＋１００×ｄ／１５（小数点以下四捨五入）で表される。

さらに、図８（ｃ）に示す右寄せの画素データの変換について説明する。基本的には、左寄せの基点を左右逆にしたものになる。濃度ｄの第１オンタイミング換算値は、２００−２００×ｄ／１５（小数点以下四捨五入）の位置となり、第１オフタイミング換算値は、全ての濃度において２００となり、上記した理由で４０９５に変更される。なお、符号ｄ１〜ｄ３を附したデータは、以降の説明に使用するデータの例を示している。

ここで、基本周期ｔ１は４ｎｓｅｃであり、ドット周期ｔ２の５倍になっている。そこで、レーザ出力タイミング設定部８４３は、スキュー検出部８５１から出力された分割数ｎ（基本周期ｔ１あたりのＥＸ−ＯＲゲート２００の遅延段数）の校正値に５倍の倍率を乗じて得られた値を、ドット周期ｔ２あたりの遅延段数として用いて第１オンタイミング換算値と第１オフタイミング換算値とを新たにＬＵＴ８４４に設定することで、ＬＵＴ８４４の値を構成するようになっている。

次に、エッジ変換部８４５の動作について説明する。図９は、エッジ変換部８４５及びスキュー調整部８４６の動作を説明するための説明図である。図９（ａ）は、隣り合う画素データが連続する場合において、レーザ制御信号Ｓ４に切れ目が生じる例を示す図である。レーザ制御信号Ｓ４は、ローレベルでレーザ光源４０２が消灯し、ハイレベルでレーザ光源４０２が発光するようになっている。図９（ａ）において、ｇａｐ１やｇａｐ２として示すように、注目画素の第１オフタイミング換算値が２００（レーザ出力タイミング設定部８４３で４０９５に変換するのは、２００であることを示すフラッグである）で、次の画素データの第１オフタイミング換算値が０の場合、２つの画素データは本来連続する。

しかし、注目画素の第１オフタイミング換算値が２００で、次の画素の第１オンタイミング換算値が０の場合、そのまま第１オフタイミング換算値と第１オンタイミング換算値とに基づいてレーザ制御信号Ｓ４を生成すると、ディレイチェーン回路８４９でレーザ制御信号Ｓ４における画素の境界で、レーザ制御信号Ｓ４に切れ目が発生する可能性がある。

そのため、エッジ変換部８４５では、ディレイチェーン回路８４９でレーザ制御信号Ｓ４に切れ目が発生しないように、以下の手順で変換を行う。すなわち、前画素の第１オフタイミング換算値が終端（４０９５）で、注目画素の第１オンタイミング換算値が先端（０）のとき、注目画素の第１オンタイミング換算値を８１９１に変更する。これ以外で、前画素の第１オンタイミング換算値が４０９５の場合には、注目画素の立ち上がりエッジ位置を２００に置き換える。また、後画素の第１オフタイミング換算値が先端（０）で、注目画素の第１オフタイミング換算値が４０９５のとき、注目画素の第１オフタイミング換算値を８１９１に置き換える。これ以外で、後画素の第１オフタイミング換算値が４０９５の場合には、注目画素の第１オンタイミング換算値を２００に置き換える。

図９（ｂ）は、図８で示した画素データｄ１、ｄ２、ｄ３が、画素１、画素２、画素３としてエッジ変換部８４５に入力されるときの第１オンタイミング換算値と第１オフタイミング換算値とを示す説明図である。図９（ｃ）は、エッジ変換部８４５が、上記したエッジ変換の手順に従って、図９（ｂ）の画素データをエッジ変換した（置き換える）後の画素データを示す説明図である。

次に、スキュー調整部８４６の動作について説明する。スキュー調整のためのスキュー値が如何にして生成されるかは後述する。スキュー調整部８４６では、スキュー検出部８５１で検出されたスキュー値がフィードバックされて、図示しない演算回路で、それぞれの画素データの第１オンタイミング換算値と第１オフタイミング換算値とに一律に加算される。但し、それらの値が８１９１の場合は加算されない。図９（ｄ）は、エッジ変換部８４５から出力された図９（ｃ）に示す画素データに、上記したスキュー値がスキュー調整部８４６で加算された例を示す説明図である。この例では、遅延段数単位で１０のスキュー値が加算されて、補正された画素データを示している。このようにして補正された第１オンタイミング換算値と第１オフタイミング換算値とが、タイミング情報Ｓ２３としてレーザ出力タイミング調節部８４７へ出力される。

次に、レーザ出力タイミング調節部８４７の動作について説明する。図１０は、レーザ出力タイミング調節部８４７の動作を説明するための説明図である。レーザ出力タイミング調節部８４７は、スキュー調整部８４６から出力されたタイミング情報Ｓ２３に含まれる第１オンタイミング換算値をそのまま第２オンタイミング換算値とし、第１オフタイミング換算値に、値が８１９１のもの以外に、制御部８０から出力された設定情報Ｓ３を加算して第２オフタイミング換算値とし、このようにして得られた第２オンタイミング換算値と第２オフタイミング換算値とを第２タイミング情報Ｓ２４としてパルス生成部８４８へ出力する。

なお、レーザ出力タイミング調節部８４７は、第２オンタイミング換算値と第２オフタイミング換算値との差を、第１オンタイミング換算値と第１オフタイミング換算値との差よりも設定情報Ｓ３だけ増大させるものであればよく、例えば設定情報Ｓ３の１／２の値を、第１オンタイミング換算値から減算して第２オンタイミング換算値とし、設定情報Ｓ３の１／２の値を、第１オフタイミング換算値に加算することで第２オフタイミング換算値としてもよい。

次に、レーザ出力タイミング調節部８４７から出力された第２タイミング情報Ｓ２４に基づいて、パルス生成部８４８及びディレイチェーン回路８４９によって、レーザ制御信号Ｓ４が生成され、図略のレーザ駆動電圧生成回路によって、レーザ制御信号Ｓ４に応じてレーザ光源４０２を発光させるための電圧、電流が生成され、レーザ光源４０２へ供給される。

図１１は、線幅設定スイッチ８２によって、設定値の入力が行われなかった場合、すなわち設定情報Ｓ３が「０」であった場合のパルス生成部８４８及びディレイチェーン回路８４９の動作の一例を示すタイミングチャートである。この場合、レーザ出力タイミング調節部８４７から出力される第２タイミング情報Ｓ２４における第２オンタイミング換算値、第２オフタイミング換算値は、図９（ｄ）に示す第１オンタイミング換算値、第１オフタイミング換算値と等しい。

そうすると、まず、ドットクロック信号ＣＬＫ２の立ち上がりと同期して、レーザ出力タイミング調節部８４７から出力された画素１の第２オンタイミング換算値「１４３」、及び第２オフタイミング換算値「２１０」が、第１減算回路４８１、及び第２減算回路４８３にセットされる。また、フリップフロップ回路１００＿１〜１００＿１２８は、事前にクリアされる。そして、第１減算回路４８１、第２減算回路４８３によって、基本クロック信号ＣＬＫ１の立ち上がりタイミングと同期して、分割数ｎ「４０」ずつ順次減算され、その減算結果が第１遅延制御部４８２、第２遅延制御部４８４へそれぞれ出力される。

そして、基本クロック信号ＣＬＫ１の３つめのクロックの立ち上がりタイミングで、第１減算回路４８１の減算値が２３となり、分割数ｎ「４０」より小さくなると、第１遅延制御部４８２によって、減算値「２３」に対応するディレイチェーン回路８４９のフリップフロップ回路１００＿２３のデータ入力信号がハイレベルにされ、次の基本クロック信号ＣＬＫ１の立ち上がりタイミング（タイミングＴ１）でＥＸ−ＯＲゲート２００＿２３の一方の入力信号がハイレベルにされる。

入力バッファ２０２には、切替回路８５０からローレベルの信号が入力されており、ＥＸ−ＯＲゲート２００＿１〜２００＿１２８の出力レベルは予めローレベルにされているので、ＥＸ−ＯＲゲート２００＿２３の一方の入力信号がハイレベルにされると、ＥＸ−ＯＲゲート２００＿２３の出力信号が反転してハイレベルになって、以降のＥＸ−ＯＲゲート２００＿２２〜２００＿１の出力レベルが順次ハイレベルに変化する結果、タイミングＴ１からＥＸ−ＯＲゲート２００＿２３〜２００＿１のゲート遅延時間、すなわち単位時間ｔｓ×２３の時間が経過した後にレーザ制御信号Ｓ４が立ち上がる。

一方、第２減算回路４８３の減算値は、基本クロック信号ＣＬＫ１の５つめのクロックの立ち上がりタイミングで１０となり、分割数ｎ「４０」より小さくなると、第２遅延制御部４８４によって、減算値「１０」に対応するディレイチェーン回路８４９のフリップフロップ回路１００＿１０のデータ入力信号がハイレベルにされ、次の基本クロック信号ＣＬＫ１の立ち上がりタイミング（タイミングＴ２）でＥＸ−ＯＲゲート２００＿１０の一方の入力信号がハイレベルにされる。そうすると、ＥＸ−ＯＲゲート２００＿１０〜２００＿１の出力レベルが順次反転してローレベルに変化する結果、タイミングＴ２からＥＸ−ＯＲゲート２００＿１０〜２００＿１のゲート遅延時間、すなわち単位時間ｔｓ×１０の時間が経過した後にレーザ制御信号Ｓ４が立ち下がる。

一方、次の画素２の第２オンタイミング換算値「１９７」、及び第２オフタイミング換算値「８１９１」が、ドットクロック信号ＣＬＫ２の次の立ち上がり（タイミングＴ３）と同期して、第３減算回路４８５、及び第４減算回路４８７にそれぞれセットされる。以降、第３減算回路４８５、第３遅延制御部４８６、第４減算回路４８７、第４遅延制御部４８８、及びディレイチェーン回路８４９によって、第１減算回路４８１、第１遅延制御部４８２、第２減算回路４８３、及び第２遅延制御部４８４の場合と同様の動作によって、画素２に対応するレーザ制御信号Ｓ４のパルス信号が、タイミングＴ４から単位時間ｔｓ×３７の時間が経過した後に立ち上がり、タイミングＴ５から単位時間ｔｓ×２３の時間が経過した後に立ち下がる。このようにして得られたレーザ制御信号Ｓ４に応じて、レーザ光源４０２が発光することで、画像データＳ１に応じてドットが形成される。

図１２は、線幅設定スイッチ８２によって、設定値の入力が行われ、例えば設定情報Ｓ３が「１００」であった場合のパルス生成部８４８及びディレイチェーン回路８４９の動作の一例を示すタイミングチャートである。この場合、レーザ出力タイミング調節部８４７から出力される第２タイミング情報Ｓ２４は、例えば図１０に示すようになっている。

そうすると、まず、画素１におけるレーザ制御信号Ｓ４の立ち上がりタイミングは、図１１に示す場合と同様に、タイミングＴ１から単位時間ｔｓ×２３の時間が経過したタイミングとなる。一方、画素１における第２オフタイミング換算値は、図１１に示す場合における第２オフタイミング換算値「２１０」に、設定情報Ｓ３「１００」が加算されて「３１０」にされており、この「３１０」が第２減算回路４８３で減算される。そうすると、設定情報Ｓ３「１００」は、基本クロック信号ＣＬＫ１の基本周期ｔ１×２＋単位時間ｔｓ×２０に相当するから、図１１におけるタイミングＴ２より２クロック遅いタイミングＴ６から、図１１に示す場合よりもＥＸ−ＯＲゲート２００の１０個分遅延時間が大きい単位時間ｔｓ×３０の時間が経過したタイミングで、レーザ制御信号Ｓ４が立ち下がる。

そうすると、レーザ制御信号Ｓ４におけるハイレベルの期間が、線幅設定スイッチ８２によって設定が受け付けられた設定値に応じて単位時間ｔｓ×１００の時間だけ延長される。従って、１ドットの主走査方向におけるレーザ光の走査長さが増大されるので、当該ドットに隣接するドットの有無にかかわらず、副走査方向にのびる線の線幅が１ドットであっても画像データＳ１を変更することなく、副走査方向にのびる線の線幅を、線幅設定スイッチ８２によって設定が受け付けられた設定値に応じて太くして、主走査方向の線幅と副走査方向の線幅との差異を低減することが容易となる。

これにより、例えばプリンタ１の工場からの出荷時にテストパターンを印字させた結果、主走査方向にのびる線より、副走査方向にのびる線が細く画像形成される場合や、プリンタ１の経年劣化等による特性変化に伴って、主走査方向にのびる線より副走査方向にのびる線が細く画像形成される場合等に、作業者やユーザが、副走査方向にのびる線を太くさせるように線幅設定スイッチ８２の設定値を調節したり、あるいは画像形成装置の機種毎に固有の特性に応じて実験的に求められた設定値を、工場からの出荷時に線幅設定スイッチ８２で設定したりすることで、制御部８０によって、線幅設定スイッチ８２により受け付けられた設定値がレーザ光の走査時間に換算され、さらにその走査時間を単位時間ｔｓで除算した商が設定情報Ｓ３としてレーザ光照射制御部８４へ出力される。そして、レーザ出力タイミング調節部８４７によって、第１オフタイミング換算値に設定情報Ｓ３が加算されることで、画素に対応するドットの主走査方向の露光時間が増大される結果、副走査方向にのびる線の線幅を太くして、主走査方向の線と副走査方向の線との間での線幅の差異を低減し、画像品質を向上させることが容易となる。この場合、画像処理部８３によって、画像形成しようとする画像データを、副走査方向の線を太くするような画像処理によって変更する必要がなく、レーザ出力タイミング調節部８４７による設定情報Ｓ３の加算処理によって、副走査方向の線を太くすることができるので、処理を簡素化することができる。

次に、スキュー検出部８５１の動作について説明する。図１３は、スキュー検出部８５１によるスキュー値の検出動作を説明するためのタイミングチャートで、（ａ）はビームディテクト信号ＢＤが基本クロック信号ＣＬＫ１の立ち上がりタイミングより３０遅延段数分遅れている例で、（ｂ）はビームディテクト信号ＢＤが基本クロック信号ＣＬＫ１の立ち上がりタイミングより２０遅延段数分遅れている例である。

ビームディテクト信号ＢＤと基本クロック信号ＣＬＫ１とのずれをラインごとのスキャン開始前に検出してフィードバックするため、まず図７に示すフリップフロップ回路３００＿１〜３００＿１２８がクリアされる。続いて、図５に示す切替回路８５０によって、ビームディテクト信号ＢＤが選択され、図７に示す入力バッファ２０２にビームディテクト信号ＢＤが入力される準備が整う。

図１０（ａ）の上段から、基本クロック信号ＣＬＫ１、ビームディテクタ４０４から出力されるビームディテクト信号ＢＤ、出力バッファ２０１から出力されるビームディテクト信号ＢＤ、スキュー検出部８５１によるフリップフロップ回路３００＿１〜３００＿１２８の出力状態の検出値、そのフリップフロップ回路３００の出力状態に基づくスキュー値、画像信号がそれぞれ図示されている。

まず、時間Ｔ１ａで、入力バッファ２０２を介して、ビームディテクタ４０４からのビームディテクト信号ＢＤが最上流のＥＸ−ＯＲゲート２００＿１２８に入力される。その後、ビームディテクト信号ＢＤは、下流に向けてＥＸ−ＯＲゲート２００＿ｎを遅延伝搬する。そのため、刻々と変化するＥＸ−ＯＲゲート２００＿ｎの出力を受けて、フリップフロップ回路３００＿ｎに入力される基本クロック信号ＣＬＫ１の立ち上がりごとに、フリップフロップ回路３００＿ｎの出力がスキュー検出部８５１によって検出される。つまり、時間Ｔ２ａで最初の検出が行われるが、その時、ビームディテクト信号ＢＤは、既にＥＸ−ＯＲゲート２００を上流から１０遅延段数進んでいるため、フリップフロップ回路３００＿１２８〜３００＿１１９までハイレベルが検出される（残り段数１１８）。図１３（ａ）では単に１１８と数値で示す。

基本クロック信号ＣＬＫ１あたりの遅延段数は４０であるため、次の基本クロック信号ＣＬＫ１で、フリップフロップ回路３００＿１２８〜フリップフロップ回路３００＿７９までハイレベルと検出される（残り段数７８）。同様に、時間Ｔ３ａの基本クロック信号ＣＬＫ１で、フリップフロップ回路３００＿１２８〜フリップフロップ回路３００＿３９までハイレベルと検出される（残り段数３８）。更に遅延が伝搬し、残り段数３８ディレイ分経過した時間Ｔ４ａで、出力バッファ２０１からビームディテクト信号ＢＤが出力される。その後、時間Ｔ５ａの基本クロック信号ＣＬＫ１で、フリップフロップ回路３００＿１までハイレベルと検出される。

この例では、フィードバックされるスキュー値は、全てのフリップフロップ回路３００＿１２８〜３００＿１がハイレベルになる直前に、スキュー検出部８５１が検出した値、すなわち、遅延段数３８になる。また、この値は、スキュー検出部８５１が検出する値が０になる１つ前の基本クロック信号ＣＬＫ１で検出された値でもある。更に、この値は、基本クロック信号ＣＬＫ１で検出されたフリップフロップ回路３００＿ｎのｎ、或いは残り段数が、基本クロック信号ＣＬＫ１あたりのディレイ段数未満（この例では４０未満）になった値でもある。

その後、スキュー検出部８５１が検出する値が０になる時間Ｔ５ａから基本クロック信号ＣＬＫ１の１クロック分（遅延段数４０）遅れた、時間Ｔ６ａから、画素データに基づいたデータ出力が開始されるわけであるが、前記したように画素データの立ち上がりと立ち下がりエッジ位置は、それぞれスキュー値が加算されているため、時間Ｔ６ａからスキュー値分（この例では３８）遅れた時間Ｔ７ａから、実質的にデータ出力が開始されることになる。また、スキュー値を検出しているときは、出力バッファ２０１から遅延したビームディテクト信号ＢＤが出力されているため、時間Ｔ７ａで画像信号が同じ出力バッファから出力されるまでに、全てのフリップフロップ回路１００＿１〜１００＿１２８をクリアして、ＥＸ−ＯＲゲート２００＿１〜２００＿１２８の出力をローレベルにし、更にフリップフロップ回路３００＿１〜３００＿１２８もクリアしておく。

図１３（ｂ）の例では、ビームディテクト信号ＢＤが基本クロック信号ＣＬＫ１より２０遅延段数分遅れている。時間Ｔ１ｂで、入力バッファ２０２を介して、ビームディテクト信号ＢＤが最上流のＥＸ−ＯＲゲート２００＿１２８に入力される。その後、ビームディテクト信号ＢＤは、下流に向けてＥＸ−ＯＲゲート２００＿ｎを遅延伝搬する。そのため、刻々と変化するＥＸ−ＯＲゲート２００＿ｎの出力を受けて、フリップフロップ回路３００＿ｎに入力される基本クロック信号ＣＬＫ１の立ち上がりごとに、フリップフロップ回路３００＿ｎの出力がスキュー検出部８５１によって検出される。つまり、時間Ｔ２ｂで最初の検出が行われるが、その時、ビームディテクト信号ＢＤは、既にＥＸ−ＯＲゲート２００を上流から２０遅延段数進んでいるため、フリップフロップ回路３００＿１２８〜フリップフロップ回路３００＿１０９までハイレベルが検出される（残り段数１０８）。図では単に１０８と数値で示す。

基本クロック信号ＣＬＫ１の１周期あたりの遅延段数は４０であるため、次の基本クロック信号ＣＬＫ１で、フリップフロップ回路３００＿１２８〜フリップフロップ回路３００＿６９までハイレベルと検出される（残り段数６８）。同様に、時間Ｔ３ｂの基本クロック信号ＣＬＫ１によって、フリップフロップ回路３００＿１２８〜フリップフロップ回路３００＿２９までハイレベルと検出される（残り段数２８）。更に遅延が伝搬し、残り段数２８ディレイ分経過した時間Ｔ４ｂで、出力バッファ２０１からビームディテクト信号ＢＤが出力される。その後、時間Ｔ５ｂの基本クロック信号ＣＬＫ１で、フリップフロップ回路３００＿１までハイレベルと検出される。

この例では、フィードバックされるスキュー値は、全てのフリップフロップ回路３００＿１２８〜３００＿１がハイレベルになる直前に、スキュー検出部８５１が検出した値、すなわち、遅延段数２８になる。また、この値は、スキュー検出部８５１が検出する値が０になる１つ前の基本クロック信号ＣＬＫ１で検出された値でもある。更に、この値は、基本クロック信号ＣＬＫ１で検出されたフリップフロップ回路３００＿ｎのｎ、或いは残り段数が、基本クロック信号ＣＬＫ１あたりのディレイ段数未満（この例では４０未満）になった値でもある。

その後、スキュー検出部８５１が検出する値が０になる時間Ｔ５ｂから基本クロック信号ＣＬＫ１の１クロック分（遅延段数４０）遅れた、時間Ｔ６ｂから、画素データに基づいたデータ出力が開始されるわけであるが、前記したように画素データの立ち上がりと立ち下がりエッジ位置は、それぞれスキュー値が加算されているため、時間Ｔ６ｂからスキュー値分（この例では２８）遅れた時間Ｔ７ｂから、実質的にデータ出力が開始されることになる。また、スキュー値を検出しているときは、出力バッファ２０１から遅延したビームディテクト信号ＢＤが出力されているため、時間Ｔ７ｂで画像信号が同じ出力バッファから出力されるまでに、全てのフリップフロップ１００＿１〜１００＿１２８をクリアして、ＥＸ−ＯＲゲート２００＿１〜２００＿１２８をクリアし、更に、フリップフロップ回路３００＿１〜３００＿１２８もクリアしておく。

上記の説明から明らかなように、図１３（ａ）、（ｂ）の例とも、時間Ｔ４ａ或いはＴ４ｂのビームディテクト信号ＢＤが出力バッファ２０１から出力される時点から、常に８０遅延段数分遅れて、時間Ｔ７ａ或いはＴ７ｂのデータ出力開始が行われる。或いは、時間Ｔ１ａ又はＴ１ｂのビームディテクト信号ＢＤの立ち上がりから、常に一定の遅延段数分経過してから、時間Ｔ４ａ又はＴ４ｂのパルス出力が行われる。そのため、前述したように、ビームディテクト信号ＢＤから画像信号出力開始までの時間がスキャンラインごとに変動せず、画質劣化の少ない半導体レーザの制御を行うことができる。

上記ＬＵＴ８４４からスキュー検出部８５１までの制御では、１基本クロック信号ＣＬＫ１あたりのディレイ段数を４０として説明したが、同じディレイチェーン回路８４９を使用していても、温度や電源の変動によっては、ディレイチェーン回路８４９の遅延速度が変化する場合も考えられる。その場合も、画素の濃度の変動やスキャンラインの開始タイミングのずれとなって影響が現れるが、ビームディテクト信号ＢＤと基本クロック信号ＣＬＫ１のずれのように、スキャンラインごとに発生するものではないため、画質に与える影響は大きくない。しかし、高速或いは高解像度の画像形成装置では、その影響が無視できなくなる。そのため、本実施例では、以下のような方法によって、動作環境の変動によって発生する１基本クロック信号ＣＬＫ１あたりのディレイ段数、すなわち分割数ｎの補正を行う。

プリンタ１の制御において、プリントジョブごと、或いはプリントページごとに、遅延段数校正を行う。校正を行う場合、図５に示した切替回路８５０で、入力信号として、校正信号を選択する。選択された校正信号は、図７のＥＸ−ＯＲゲート３００＿１２８から下流に向かって遅延伝搬していく。スキュー検出部８５１の説明と同様に、基本クロックごとに、スキュー検出部８５１がフリップフロップ回路３００＿１２８〜３００＿１の状態を検出し、逐次基本クロック信号ＣＬＫ１あたりの遅延段数（分割数ｎ）を取得する。最後に、それらの平均を計算して、ＬＵＴ８４４にフィードバックする分割数ｎとする。

実際には、図５に示すように、スキュー検出部８５１の出力側に出力切替回路２９を設け、スキュー値を検出する場合は、スキュー調整部８４６へのフィードバックを有効とし、基本クロックあたりの遅延段数を検出する場合は、ＬＵＴ８４４へのフィードバックを有効とする制御を行う。

これにより、動作環境の変動によって発生する１基本クロック信号ＣＬＫ１あたりのディレイ段数を補正することができるので、動作環境の変動によるレーザ光の走査タイミングへの影響を低減することができる。

本発明の一実施形態に係る画像形成装置の一例であるプリンタの正面断面視の説明図である。 図１に示す露光装置の上面斜視図である。 図１に示すプリンタの電気的構成の一例を示すブロック図である。 図３に示す画像処理部によってスムージング処理が施された画素データの一例を示す説明図である。（ａ）は、画像処理部によって左寄せの設定がされた画素データを示し、（ｂ）は、画像処理部によって中央に配置する設定がされた画素データを示し、（ｃ）は、画像処理部によって右寄せの設定がされた画素データを示している。 図３に示すレーザ光照射制御部の詳細な構成の一例を示すブロック図である。 図５に示すパルス生成部の構成の一例を示すブロック図である。 図５に示すディレイチェーン回路の構成の一例を示す回路図である。 図５に示すＬＵＴの内容を説明するための説明図である。（ａ）は左寄せの変換テーブルを示し、（ｂ）は中央配置の変換テーブルを示し、（ｃ）は右寄せの変換テーブルを示している。 図５に示すエッジ変換部及びスキュー調整部の動作を説明するための説明図である。 図５に示すレーザ出力タイミング調節部の動作を説明するための説明図である。 図５に示すパルス生成部及びディレイチェーン回路の動作の一例を示すタイミングチャートである。 図５に示すパルス生成部及びディレイチェーン回路の動作の一例を示すタイミングチャートである。 図５に示すスキュー検出部によるスキュー値の検出動作を説明するためのタイミングチャートである。（ａ）はビームディテクト信号が基本クロック信号の立ち上がりタイミングより３０遅延段数分遅れている例で、（ｂ）はビームディテクト信号が基本クロック信号の立ち上がりタイミングより２０遅延段数分遅れている例である。 背景技術を説明するための説明図である。 背景技術を説明するための説明図である。

符号の説明

１ プリンタ
１３ 画像形成部
１４ 定着装置
２０ 感光体ドラム
２９ 出力切替回路
３０ 帯電ローラ
４０ 露光装置
５０ 現像装置
８０ 制御部
８１ 通信Ｉ／Ｆ部
８２ 線幅設定スイッチ
８３ 画像処理部
８４ レーザ光照射制御部
１００，３００ フリップフロップ回路
２００ ＥＸ−ＯＲゲート
４０２ レーザ光源
４０３ ポリゴンミラー
４０４ ビームディテクタ
４０５ ｆθレンズ
４０６ コンデンサレンズ
４０７ 全反射ミラー
４０８ スリット
４８１ 第１減算回路
４８２ 第１遅延制御部
４８３ 第２減算回路
４８４ 第２遅延制御部
４８５ 第３減算回路
４８６ 第３遅延制御部
４８７ 第４減算回路
４８８ 第４遅延制御部
８４１ 発振器
８４２ 分周回路
８４３ レーザ出力タイミング設定部
８４５ エッジ変換部
８４６ スキュー調整部
８４７ レーザ出力タイミング調節部
８４８ パルス生成部
８４９ ディレイチェーン回路
８５０ 切替回路
８５１ スキュー検出部
８５２ 出力切替回路
ＣＬＫ１ 基本クロック信号
ＣＬＫ２ ドットクロック信号
Ｓ１ 画像データ
Ｓ２１ 第１タイミング情報
Ｓ２４ 第２タイミング情報
Ｓ３ 設定情報
Ｓ４ レーザ制御信号
ｎ 分割数
ｔ１ 基本周期
ｔ２ ドット周期
ｔｓ 単位時間

Claims (5)

1. 感光体と、
   レーザ光を出力して前記感光体を走査することにより当該感光体を露光させる露光部と、
   前記露光部による主走査方向への走査期間中において、複数の画素によって画像を表す画像データに基づいて、当該画像データで表される画像の各画素を示すドットを露光させるための前記レーザ光の出力を、オンさせる第１オンタイミングとオフさせる第１オフタイミングとを設定するレーザ出力タイミング設定部と、
   副走査方向へのびる線状の画像の線幅を調節するための設定値を取得する設定値取得部と、
   前記レーザ出力タイミング設定部により設定された第１オンタイミングと第１オフタイミングとの時間間隔を、前記設定値取得部により取得された設定値に応じて調節することで得られる新たな第１オンタイミングと第１オフタイミングとを、第２オンタイミングと第２オフタイミングとしてそれぞれ設定するレーザ出力タイミング調節部と、
   前記露光部による主走査方向への走査期間中において、前記レーザ出力タイミング調節部により設定された第２オンタイミングに応じて前記露光部によってレーザ光の出力をオンさせ、前記レーザ出力タイミング調節部により設定された第２オフタイミングに応じて前記露光部によるレーザ光の出力をオフさせる露光制御部と、
   前記露光部により露光された感光体を現像して画像を形成する画像形成部と、
   前記露光部による主走査方向への走査期間中において前記ドットの露光を順次行うための一定の周期であるドット周期を示すドット周期信号を生成するドット周期信号生成部と、
   周期が、前記ドット周期より短い基本周期に設定された基本周期信号を生成する基本周期信号生成部と、
   前記設定値取得部により受け付けられた設定値をレーザ光の走査時間に換算し、前記基本周期を予め設定された分割数に等分割したうちの一つを単位時間として、前記走査時間を前記単位時間で除算した商を、設定情報とする制御部とを備え、
   前記第１オンタイミングは、前記ドット周期の先頭タイミングから当該第１オンタイミングに至るまでの時間を前記単位時間で除算した商に相当する第１オンタイミング換算値として表されており、
   前記第１オフタイミングは、前記ドット周期の先頭タイミングから当該第１オフタイミングに至るまでの時間を前記単位時間で除算した商に相当する第１オフタイミング換算値として表されており、
   前記レーザ出力タイミング調節部は、
   前記第１オンタイミング換算値を、前記第２オンタイミングを示す第２オンタイミング換算値とし、前記第１オフタイミング換算値に前記設定情報を加算することにより、前記第２オフタイミングを示す第２オフタイミング換算値を算出し、
   前記露光制御部は、
   前記単位時間だけ信号を遅延させる単位遅延回路が、複数段直列に接続された直列遅延回路と、
   前記ドット周期の先頭タイミングから前記基本周期信号生成部により生成される基本周期信号の周期毎に、前記レーザ出力タイミング調節部により算出された第２オンタイミング換算値から前記分割数ずつ順次減算していく第１減算回路と、
   前記第１減算回路による減算の結果得られた数値が前記分割数を下回った場合、前記直列遅延回路における当該数値の個数分の前記単位遅延回路によって、前記レーザ光の出力をオンさせる旨を示す信号を遅延させる第１遅延制御部と、
   前記ドット周期の先頭タイミングから前記基本周期信号生成部により生成される基本周期信号の周期毎に、前記レーザ出力タイミング調節部により設定された第２オフタイミング換算値から前記分割数ずつ順次減算していく第２減算回路と、
   前記第２減算回路による減算の結果得られた数値が前記分割数を下回った場合、前記直列遅延回路における当該数値の個数分の前記単位遅延回路によって、前記レーザ光の出力をオフさせる旨を示す信号を遅延させる第２遅延制御部と
   を備えることを特徴とする画像形成装置。
2. 前記設定値取得部は、副走査方向へのびる線の線幅を増大させるための増大量を示す情報を、前記設定値として取得すること
   を特徴とする請求項１記載の画像形成装置。
3. 前記画像データは、前記画像の画素の濃度を示す濃度情報を含み、
   前記レーザ出力タイミング設定部は、前記濃度情報により示される濃度が濃いほど、当該濃度情報に対応する画素を示すドットについて前記第１オンタイミングと前記第１オフタイミングとの間の時間間隔が大きくなるように、前記第１オンタイミングと前記第１オフタイミングとを設定すること
   を特徴とする請求項１又は２記載の画像形成装置。
4. 前記露光制御部は、
   前記露光部による前記レーザ光の出力をオンさせる旨の信号を、前記ドット周期信号により示されるドット周期の先頭タイミングから前記レーザ出力タイミング調節部により設定される第２オンタイミングに至るまで遅延させて、当該遅延させた信号に基づいて前記露光部によりレーザ光の出力をオンさせ、
   前記露光部による前記レーザ光の出力をオフさせる旨の信号を、当該ドット周期の先頭タイミングから前記レーザ出力タイミング調節部により設定される第２オフタイミングに至るまで遅延させて、当該遅延させた信号に基づいて前記露光部によりレーザ光の出力をオフさせること
   を特徴とする請求項３記載の画像形成装置。
5. 前記単位遅延回路は、ゲート遅延時間が前記単位時間である排他的論理和の論理ゲートであり、
   前記直列遅延回路は、前記論理ゲートの２つの入力端子のうち一方に、前段の論理ゲートの出力端子が接続されることにより、前記排他的論理和の論理ゲートが複数段直列に接続されており、
   前記第１遅延制御部は、前記第１減算回路による減算の結果得られた数値が前記分割数を下回った場合、前記直列遅延回路における最終段から数えて当該数値の段数となる前記論理ゲートの２つの入力端子のうち他方へ、前記レーザ光の出力をオンさせるための信号を入力することにより、前記レーザ光の出力をオンさせる旨の信号を遅延させ、
   前記第２遅延制御部は、前記第２減算回路による減算の結果得られた数値が前記分割数を下回った場合、前記直列遅延回路における最終段から数えて当該数値の段数となる前記論理ゲートへ前記レーザ光の出力をオフさせるための信号を出力することにより当該論理ゲートの出力レベルを反転させることで、前記レーザ光の出力をオフさせる旨の信号を遅延させること
   を特徴とする請求項１〜４のいずれか１項に記載の画像形成装置。

Images